CN116053191B - 一种绝缘体上硅衬底及其制备方法 - Google Patents
一种绝缘体上硅衬底及其制备方法 Download PDFInfo
- Publication number
- CN116053191B CN116053191B CN202211652413.9A CN202211652413A CN116053191B CN 116053191 B CN116053191 B CN 116053191B CN 202211652413 A CN202211652413 A CN 202211652413A CN 116053191 B CN116053191 B CN 116053191B
- Authority
- CN
- China
- Prior art keywords
- silicon
- semiconductor wafer
- layer
- oxide layer
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 130
- 239000012212 insulator Substances 0.000 title claims abstract description 65
- 238000002360 preparation method Methods 0.000 title abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 116
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 116
- 239000010703 silicon Substances 0.000 claims abstract description 116
- 239000004065 semiconductor Substances 0.000 claims abstract description 107
- 238000000137 annealing Methods 0.000 claims abstract description 75
- 238000005498 polishing Methods 0.000 claims abstract description 67
- 239000001301 oxygen Substances 0.000 claims abstract description 58
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 58
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 56
- 230000007547 defect Effects 0.000 claims abstract description 54
- 239000000126 substance Substances 0.000 claims abstract description 51
- 238000000227 grinding Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000002347 injection Methods 0.000 claims abstract description 13
- 239000007924 injection Substances 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 58
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 21
- 239000002245 particle Substances 0.000 claims description 21
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 239000002002 slurry Substances 0.000 claims description 15
- 239000000243 solution Substances 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 abstract description 15
- 238000005260 corrosion Methods 0.000 abstract description 15
- 239000003513 alkali Substances 0.000 abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 10
- 238000002513 implantation Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000004857 zone melting Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本申请公开了一种绝缘体上硅衬底及其制备方法，包括：提供第一半导体晶圆，第一半导体晶圆包括第一氧化层和第一衬底硅层，第一氧化层通过注氧隔离形成，提供第二半导体晶圆；将第一半导体晶圆和第二半导体晶圆键合形成第三半导体晶圆，进行第一次退火；对第一衬底硅层进行机械研磨减薄；对第一衬底硅层进行化学机械抛光，抛光至第一氧化层表面；进行第二次退火；采用化学腐蚀剂将第一氧化层进行腐蚀去除，得到绝缘体上硅衬底。本申请采用化学机械抛光代替碱腐蚀，避免硅岛缺陷被碱腐蚀后延伸至氧化层下方形成表面缺陷，增加第二次退火并通入氧气，对硅岛缺陷进行氧化便于后续去除，得到低缺陷密度的绝缘体上硅衬底。
Description
技术领域
本申请涉及集成电路材料技术领域，具体涉及一种绝缘体上硅衬底及其制备方法。
背景技术
绝缘体上硅衬底作为一种工程衬底晶圆，是在常规抛光片晶圆的基础上，通过特有的技术手段，引入一层被称为埋氧层的均匀分布的氧化层，成为顶层器件硅层/埋氧层/支撑衬底硅层的一种三明治结构的半导体材料。绝缘体上硅衬底具有了体硅所无法比拟的优点：可以实现集成电路中元器件的物理上的完全隔离，彻底消除了体硅互补型金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)电路中的寄生闩锁效应；因其在功耗，运行速度，抗辐照以及器件集成度方面具有明显的优势，备受人们的关注。近些年，随着工艺技术的不断进步，在绝缘体上硅衬底的制备方面都得到了快速的发展。
注氧隔离技术(Separation by Implanted Oxygen，SIMOX)制备的晶圆的顶层器件硅层厚度与埋氧层厚度非常均匀，但因氧离子注入工艺限制，顶层器件硅层厚度无法超过300nm，埋氧层厚度无法超过240nm，而且在埋氧层中，常常会发现一些不连续的硅岛缺陷，使得埋氧层较常规热氧化的耐击穿电压要差很多，顶层器件硅层中也因离子注入过程产生大量晶格损伤，这些晶格损伤未得到及时修复而呈现位错缺陷，因而限制了注氧隔离技术的产品应用和技术发展。
常规的注氧键合工艺基于氧离子注入形成初始绝缘体上硅衬底材料后，再与另一片支撑半导体晶圆衬底进行键合和减薄，利用注入埋氧层的腐蚀选择性，实现单晶硅层转移至支撑硅晶圆衬底上。但是在氧离子注入过程中，其氧离子注入形成的埋氧层本身连续性和致密性较常规热氧化层要差，容易产生一些类似“硅岛”的硅通道，这些硅通道在选择性腐蚀过程中被移除，就形成空洞(Pinhole)，进而影响到埋氧层下面的器件硅层并产生腐蚀坑，影响了绝缘体上硅衬底的晶体质量，产生器件漏电和失效风险。
发明内容
本申请提供一种绝缘体上硅衬底及其制备方法，解决了目前采用注氧键合工艺所制备的绝缘体上硅衬底顶硅层缺陷密度大的问题。
根据本申请第一实施例中的绝缘体上硅衬底的制备方法，包括：
提供第一半导体晶圆，第一半导体晶圆包括第一单晶硅层，第一氧化层和第一衬底硅层，第一氧化层位于第一单晶硅层和第一衬底硅层之间，其中，第一氧化层通过注氧隔离形成；
提供第二半导体晶圆，第二半导体晶圆包括第二衬底硅层以及位于第二衬底硅层上的第二氧化层；
将第一半导体晶圆和第二半导体晶圆键合形成第三半导体晶圆，对第三半导体晶圆进行第一次退火；
对第一衬底硅层进行机械研磨，减薄第一衬底硅层；
对第一衬底硅层进行化学机械抛光，抛光至第一氧化层表面；
对第三半导体晶圆进行第二次退火，在第二次退火的过程中通入氩气和氧气；
采用化学腐蚀剂将第一氧化层进行腐蚀去除，得到绝缘体上硅衬底。
可选的，在本申请的其它实施例中，将第一半导体晶圆置于第二半导体晶圆上，并将第一半导体晶圆的第一单晶硅层和第二半导体晶圆的第二氧化层相接触，进行键合，形成第三半导体晶圆。
可选的，在本申请的其它实施例中，第二氧化层为采用干氧氧化或湿氧氧化形成的热氧化层。
可选的，在本申请的其它实施例中，第一次退火的温度低于第二次退火的温度。
可选的，在本申请的其它实施例中，在第一次退火中，退火温度为300℃～700℃，退火时间为2小时～4小时。
可选的，在本申请的其它实施例中，在第二次退火中，退火温度为800℃～1200℃，退火时间为4小时～6小时，氧气的分压比例为3％～20％。可选的，在本申请的其它实施例中，第一次退火后，第三半导体晶圆的键合力大于等于1.5J/㎡；第二次退火后，第三半导体晶圆的键合力大于等于2J/㎡。
可选的，在本申请的其它实施例中，机械研磨减薄的时间为t1 min，化学机械抛光的时间为t2 min，满足：10≤t1+t2≤20。
可选的，在本申请的其它实施例中，机械研磨减薄的时间为t1 min，化学机械抛光的时间为t2 min，满足：5≤t1≤10且5≤t2≤10。
可选的，在本申请的其它实施例中，进行机械研磨的步骤中，减薄第一衬底硅层后，得到的第一衬底硅层的厚度为5～10μm。
可选的，在本申请的其它实施例中，机械研磨减薄之后，得到减薄后的第一衬底硅层，减薄后的第一衬底硅层包括预留损伤层。
可选的，在本申请的其它实施例中，化学机械抛光的步骤中，先去除预留损伤层，再抛光至第一氧化层表面时停止。
可选的，在本申请的其它实施例中，预留损伤层的厚度为3～5μm。
可选的，在本申请的其它实施例中，化学机械抛光所采用的浆料的pH值大于等于10.5，浆料的粒径小于等于50nm。
可选的，在本申请的其它实施例中，化学机械抛光的温度为20℃～40℃，化学机械抛光的去除速率为0.5μm/min～1μm/min。
可选的，在本申请的其它实施例中，化学腐蚀剂包括氢氟酸溶液，氢氟酸溶液的浓度为3％～20％，氢氟酸溶液的温度为20℃～40℃。
根据本申请第二实施例中的绝缘体上硅衬底，绝缘体上硅衬底由上述的制备方法制得，绝缘体上硅衬底包括从上往下依次排列的顶硅层、氧化层和衬底硅层，顶硅层的表面缺陷的颗粒数小于等于5颗。
可选的，在本申请的其它实施例中，氧化层的厚度为20～4000nm。
根据本申请实施例的绝缘体上硅衬底的制备方法，至少具有如下技术效果：
1)本申请采用化学机械抛光工艺代替碱腐蚀工艺，来对键合后的第三半导体晶圆研磨减薄后的第一衬底硅层进行去除并自动停止在作为阻挡层的第一氧化层表面，避免了被碱腐蚀后空洞缺陷延伸至第一氧化层下方，从而减少第一氧化层下方第一单晶硅层的表面缺陷；
2)本申请引入第二次退火，采用高温退火的方式，在退火过程中通入氧气将硅岛缺陷全部氧化成可以被氢氟酸腐蚀去除的二氧化硅，最终获得低缺陷密度的绝缘体上硅衬底材料。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的绝缘体上硅衬底的制备方法流程图；
图2是传统的注氧键合工艺示意图；
图3是本申请的注氧键合工艺示意图；
图4是第一半导体晶圆的示意图；
图5是第二半导体晶圆的示意图；
图6是步骤S2所得到的半导体晶圆的示意图；
图7是步骤S3所得到的半导体晶圆的示意图；
图8是步骤S4所得到的半导体晶圆的示意图；
图9是步骤S5所得到的半导体晶圆的示意图；
图10是步骤S6所得到的半导体晶圆的示意图；
图11是本申请实施例的绝缘体上硅衬底的结构示意图；
图12是本申请实施例的绝缘体上硅衬底表面缺陷示意图；
图13是传统的注氧键合工艺制得的绝缘体上硅衬底表面缺陷示意图。
图中标记分别表示为：1-第一半导体晶圆、11-第一单晶硅层、12-第一氧化层、13-第一衬底硅层、2-第二半导体晶圆、21-第二氧化层、22-第二衬底硅层、3-第三半导体晶圆、41-顶硅层、42-氧化层、43-衬底硅层、51-硅岛缺陷、52-通道、53-腐蚀坑。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供一种绝缘体上硅衬底及其制备方法。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参阅图1，本申请实施例提供一种绝缘体上硅衬底及其制备方法，包括：
步骤S1：提供第一半导体晶圆1，第一半导体晶圆1包括第一单晶硅层11，第一氧化层12和第一衬底硅层13，第一氧化层12位于第一单晶硅层11和第一衬底硅层13之间；提供第二半导体晶圆2，第二半导体晶圆2包括第二衬底硅层22以及位于第二衬底硅层22上的第二氧化层21，其中，第一氧化层12通过注氧隔离形成，第一氧化层12中存在未被氧化的硅，第一氧化层12包括氧化硅和氧化硅之间的未被氧化的硅，使得第一氧化层12中氧化硅不连续；
步骤S2：将第一半导体晶圆1和第二半导体晶圆2键合形成第三半导体晶圆3，对第三半导体晶圆3进行第一次退火；第一次退火的目的是初步提升键合力，本次退火温度较低是为了控制热预算，通过较低的第一次退火温度降低热预算；
步骤S3：对第一衬底硅层13进行机械研磨，减薄第一衬底硅层13；在化学机械抛光之前加入机械研磨步骤，减少了减薄的总时长；同时，减薄第一衬底硅层13的过程中会带来损伤，在减薄过程中需要控制减薄的厚度，预留损伤层，该损伤层通过后续的化学机械抛光步骤去除；
步骤S4：对第一衬底硅层13进行化学机械抛光(Chemical MechanicalPolishing，CMP)，抛光至第一氧化层12表面时自动停止；该步骤中，化学机械抛光先去除上述预留损伤层，再抛光至第一氧化层12表面时自动停止，以暴露出第一氧化层12，在第二次退火中将第一氧化层12中依然存在的硅完全氧化，形成连续的氧化层；
步骤S5：对第三半导体晶圆3进行第二次退火，在第二次退火的过程中通入氩气和氧气；第二次退火的目的一方面是进一步提升键合力，另一方面第二次退火的温度进行严格控制，在高于第一次退火温度的情况下，合理控制第二次退火的温度和时间，进一步控制热预算，此外，经过第二次退火，前述的第一氧化层12中依然存在的不连续氧化层已经完全氧化；
步骤S6：采用化学腐蚀剂将第一氧化层12进行腐蚀去除，得到绝缘体上硅衬底；在化学腐蚀剂去除第一氧化层12时，经过后续缺陷颗粒的验证，化学腐蚀剂将第一氧化层12进行腐蚀去除过程中已无空洞和通道52。
需要说明的是，上述步骤均为必要步骤，且先后顺序不可改变。
本申请采用的是注氧键合技术制备绝缘体上硅衬底。采用注氧隔离技术制备晶圆，向晶圆中注入氧原子，然后经过高温退火，使氧原子与周围的硅原子发生反应，生成一层二氧化硅。此项技术的难点是控制氧离子注入的深度与厚度。而且在氧化层中，常常会发现一些不连续的硅岛缺陷51。由于该硅岛缺陷51的存在，通常后续不会再进行键合步骤，或者，即使采用键合技术，也会忽视/无法解决注氧隔离技术中产生的氧化层硅岛缺陷51问题。
本申请采用注氧键合技术，通过采用CMP技术代替传统的碱腐蚀工艺；本申请对键合后的第三半导体晶圆3先进行机械研磨，再进行化学机械抛光，自动停止在作为阻挡层的第一氧化层12表面，减少了化学机械研磨的时间；同时，在化学机械研磨之后，暴露出第一氧化层12，通过第二次退火实现第一氧化层12的完全氧化，避免形成空洞导致碱腐蚀后空洞延伸成通道52至第一氧化层12下方，从而减少第一氧化层12下方第一单晶硅层11的表面缺陷。
本申请提供经过注氧隔离的第一半导体晶圆1，以及第二半导体晶圆2，对第一半导体晶圆1和第二半导体晶圆2进行键合，通过第一次退火提升键合力。由于仅采用CMP技术会使减薄第一衬底硅层13的效率降低，本申请先采用机械研磨对第一衬底硅层13进行部分减薄，再采用CMP技术抛光至第一氧化层12表面以去除机械研磨带来的预留损伤层，并且暴露出第一氧化层12。由于此时第一氧化层12中仍存在硅岛缺陷51，之后，通过第二次退火，并同时通入氧气，将硅岛缺陷51全部氧化成可以被氢氟酸腐蚀去除的二氧化硅，最终获得低缺陷密度的绝缘体上硅衬底材料。
请参阅图2，常规的注氧键合工艺基于氧离子注入形成初始绝缘体上硅衬底材料后，再与另一片支撑半导体晶圆衬底进行键合和减薄，利用注入氧化层的腐蚀选择性，实现单晶硅层转移至支撑半导体晶圆衬底上。但是在氧离子注入过程中，由于氧离子对硅表面的轰击作用产生颗粒，这些颗粒又会产生Mask阻挡效应，硅未完全氧化成氧化硅，在该氧化层中夹杂部分硅，使得注入层中产生不连续的氧化层，即在氧化层之间存在空洞的前身，即硅岛缺陷51；常规的注氧键合工艺使用选择性化学腐蚀液(四甲基氢氧化铵或氢氧化钾)工艺去除第一氧化层12上的残余的第一衬底硅层13，第一氧化层12中的硅岛缺陷51会被碱腐蚀掉形成空洞，碱液会透过该空洞，空洞连通从而形成碱腐蚀液可渗入的通道52，通道52在第一氧化层12和第一单晶硅层11都存在，使得第一氧化层12下方的第一单晶硅层11形成腐蚀坑53，碱液腐蚀性越强，腐蚀坑53越深。
请参阅图3，本申请采用选择性化学机械抛光代替选择性化学腐蚀，去除第一氧化层12上的残余的第一衬底硅层13，由于化学机械抛光至第一氧化层12表面时自动停止，并且，化学机械抛光所用的浆料腐蚀能力远小于碱腐蚀液，因此对下方第一单晶硅层11造成的腐蚀坑53远小于常规注氧键合工艺的腐蚀坑53。同时，本申请在化学机械抛光后引入第二次退火步骤，在第二次退火时通入氧气在高温下对硅岛缺陷51进行氧化从而转变成二氧化硅成分，以便可以通过后续的氢氟酸腐蚀去除，从而形成低缺陷密度的绝缘体上硅衬底。
在步骤S1中，如图4和图5所示，提供第一半导体晶圆1和第二半导体晶圆2。第一半导体晶圆1由注氧隔离形成，选用离子注入工艺在硅片中形成第一氧化层12。由注氧隔离技术制备的第一半导体晶圆1的第一单晶硅层11和第一氧化层12的厚度非常均匀，但因氧离子工艺限制，无法大范围调节第一氧化层12的厚度。并且其中第一氧化层12中因注入过程表面局部区域被颗粒屏蔽，产生不连续的氧化层，这些不连续的氧化层中就存在大量的硅岛缺陷51。第二半导体晶圆2在常规直拉单晶的衬底晶圆或者区熔单晶的衬底晶圆基础上，表面生长一层热氧化层，采用干氧氧化或湿氧氧化形成的热氧化层，该热氧化层的致密性和连续性较第一氧化层12好，且第二氧化层21的厚度可在大范围内调节。干氧氧化只使用纯氧气，所以氧化层的生长速度较慢，主要用于形成薄膜，且可形成具有良好导电性的氧化物。湿氧氧化同时使用氧气和高溶解性的水蒸气。所以，氧化层生长速度快，会形成较厚的氧化层。但与干氧氧化相比，湿氧氧化形成的氧化层密度低。通常，在相同温度和时间下，通过湿氧氧化获得的氧化层比使用干氧氧化获得的氧化层要厚大约5至10倍。第二氧化层21的厚度可在20～4000nm之间。通过本申请的方法将第一半导体晶圆1和第二半导体晶圆2注氧键合形成绝缘体上硅衬底，不仅氧化层厚度可调，顶硅层较为均匀，而且通过本申请的方法可以显著减少顶硅层的表面缺陷。
在步骤S2中，将第一半导体晶圆1置于第二半导体晶圆2上，并将第一半导体晶圆1的第一单晶硅层11和第二半导体晶圆2的第二氧化层21相接触，进行键合，得到如图6所示的第三半导体晶圆3。为了确保第一半导体晶圆1与第二半导体晶圆2有足够的键合强度，以防止在后续减薄过程中第一半导体晶圆1脱落，进行第一次退火，同时为了降低热预算，因此第一次退火温度在相对较低的范围。
在本申请的一些实施例中，第一次退火的温度低于第二次退火的温度。第一次退火温度可以在300℃～700℃之间，退火温度也可以为400℃～600℃，退火温度还可以为500℃；第一次退火时间可以为2～4小时，也可以为3小时。
在本申请的一些实施例中，第一次退火后，第三半导体晶圆3的键合力大于等于1.5J/㎡。通过进行第一次退火，增加第三半导体晶圆3的键合力，以防止在后续减薄过程中第一半导体晶圆1脱落。
在步骤S3中，将键合后的第三半导体晶圆3进行机械研磨，得到如图7所示的半导体晶圆。先采用目数<800目的粗砂轮进行一次研磨，然后采用目数>3000目的精砂轮进行二次研磨。在步骤S4中，将研磨后的第三半导体晶圆3进行选择性化学机械抛光，得到如图8所示的半导体晶圆。当抛光至第一氧化层12时，由于该浆料只会抛光去除硅，而不会对氧化硅抛光去除，因此会自动停止在第一氧化层12的表面。并且，化学机械抛光所用的浆料腐蚀能力远小于常规工艺中使用的碱腐蚀液，因此对下方第一单晶硅层11造成的腐蚀坑53远小于常规注氧键合工艺的腐蚀坑53。
在本申请的一些实施例中，机械研磨减薄的时间为t1 min，化学机械抛光的时间为t2 min，满足：10≤t1+t2≤20。在本申请的一些实施例中，12≤t1+t2≤18。在本申请的一些实施例中，14≤t1+t2≤16。
在本申请的一些实施例中，机械研磨减薄的时间为t1 min，所述化学机械抛光的时间为t2 min，满足：5≤t1≤10且5≤t2≤10。例如，t1可以为6、7、8、9或其中任意两个值组成的范围；t2可以为6、7、8、9或其中任意两个值组成的范围。在本申请的一些实施例中，6≤t1≤9且6≤t2≤9。在本申请的一些实施例中，7≤t1≤8且7≤t2≤8。
在本申请的一些实施例中，化学机械抛光的去除速率为0.5μm/min～1μm/min，也可以为0.6μm/min～0.8μm/min。
在本申请的一些实施例中，进行机械研磨的步骤中，减薄第一衬底硅层后，得到的第一衬底硅层的厚度可以为5～10μm，也可以为6～9μm，还可以为7～8μm。
在本申请的一些实施例中，机械研磨减薄之后，得到减薄后的第一衬底硅层，减薄后的第一衬底硅层包括预留损伤层。
在本申请的一些实施例中，化学机械抛光的步骤中，先去除预留损伤层，再抛光至第一氧化层表面时停止。
在本申请的一些实施例中，预留损伤层的厚度为3～5μm，还可以为4μm。
由于直接使用CMP技术对第一衬底硅层的效率较低，CMP的速率大约为0.5μm/min～1μm/min，制备一个几百微米的晶圆，需耗费几百分钟。因此，为了提升效率，先采用机械研磨对第一衬底硅层13进行部分减薄，但在机械研磨时会引入预留损伤层。之后，再采用CMP技术抛光至第一氧化层12表面以去除机械研磨带来的预留损伤层，并且暴露出第一氧化层12。通过机械研磨和CMP技术的配合使用，不仅可以提升减薄效率，节省绝缘体上硅衬底的制备时间，还可以保证硅层的去除量。并且，通过控制预留损伤层和机械研磨减薄后的第一衬底硅层13的厚度，使得机械研磨不会对第一氧化层12造成损伤，保证了第一氧化层12的完整性。
进一步的，化学机械抛光所采用的浆料的pH值大于等于10.5，也可以大于等于11；浆料的粒径小于等于50nm，也可以小于等于45nm，还可以小于等于40nm。当浆料的PH值和粒径在上述范围内时，浆料对硅去除的选择性较好，从而减少对下方第一氧化层12的影响，进一步减少表面缺陷的形成。
进一步的，化学机械抛光的温度可以为20℃～40℃，也可以为30℃。
在步骤S5中，将抛光后的第三半导体晶圆3放入退火炉，进行第二次退火，得到如图9所示的半导体晶圆；第二次退火既能提高键合强度，更重要的是通过通入氧气在高温下对硅岛缺陷51进行氧化从而转变成二氧化硅成分，以便可以通过后续的氢氟酸腐蚀去除。
在本申请的一些实施例中，，第二次退火中，退火温度可以为800℃～1200℃，也可以为900℃～1100℃，还可以为1000℃；第二次退火时间可以为4～6小时，也可以为5小时；退火过程中，升温速率为2～4℃/分钟，降温速率为3～5℃/分钟。退火过程通入氩气和氧气，其中氧气分压比例可以为3％～20％，也可以为5％～15％，还可以为10％～13％。
在本申请的一些实施例中，第二次退火后，第三半导体晶圆的键合力大于等于2J/㎡。第二次退火既能对第一氧化层12中的硅岛缺陷51进行氧化，还能提升键合力。
在第一次退火的基础上又增加了第二次退火，不仅仅进一步提升了第三半导体晶圆3的键合强度，同时，分两次退火，能够在一定程度上降低退火的温度和退火的时间，从而降低热预算。
在步骤S6中，采用稀释的HF溶液对退火后的第一氧化层12进行腐蚀去除，最终得到如图10所示半导体晶圆。为了避免背面第二氧化层21被腐蚀去除，采用单片式旋转腐蚀的方式，将HF溶液旋涂于第一氧化层12表面去除该离子注入层。
在本申请的一些实施例中，HF浓度可以为3％～20％，也可以为5％～15％，还可以为10％～13％。半导体晶圆的旋转速度为300～2000RPM/min。HF溶液采用冰机进行控温，温度范围可以在20℃～40℃之间，也可以为30℃。
由于本申请采用化学机械抛光代替选择性化学腐蚀，去除第一氧化层12上的残余的第一衬底硅层13，因此对下方第一单晶硅层11造成的腐蚀坑53远小于常规注氧键合工艺的腐蚀坑53。并且，通过化学机械抛光来对键合后的第三半导体晶圆3研磨减薄后的第一衬底硅层13进行去除并自动停止在作为阻挡层的第一氧化层12表面，从而暴露出第一氧化层12，便于后续第二次退火将不连续的氧化层完全氧化。在此基础上，通过第二次退火，采用高温退火的方式，在退火过程中通入氧气将硅岛缺陷51全部氧化成可以被氢氟酸腐蚀去除的二氧化硅。之后，通过化学腐蚀剂例如氢氟酸，可以完整的去除第一氧化层12以及其中的硅岛缺陷51，最终获得低表面缺陷密度的绝缘体上硅衬底材料。通过检测顶硅层上的缺陷颗粒数来验证低缺陷密度的效果。
请参阅图11，本申请实施例还提供一种绝缘体上硅衬底，绝缘体上硅衬底由上述的制备方法制得，绝缘体上硅衬底包括从上往下依次排列的顶硅层41、氧化层42和衬底硅层43，顶硅层41的表面缺陷的颗粒数小于等于5颗(颗粒直径≥0.12μm)。采用上述的制备方法制得的绝缘体上硅衬底，顶硅层41的表面缺陷的颗粒数显著减少。
进一步的，氧化层42的厚度可以为20nm～4000nm，也可以为50nm～3000nm，还可以为1000nm～2000nm。采用上述方法制备的绝缘体上硅衬底，不仅表面缺陷减少，而且氧化层42的厚度可以在较大范围内调节。
下面结合具体实施例进行说明。
实施例1
本实施例提供绝缘体上硅衬底的制备方法，包括如下步骤：
1)提供一片注氧隔离的SIMOX晶圆作为第一半导体晶圆1，第一半导体晶圆1包括第一单晶硅层11，第一氧化层12和第一衬底硅层13；提供第二半导体晶圆2，该第二半导体晶圆2在常规直拉单晶的衬底晶圆或者区熔单晶的衬底晶圆基础上，表面生长一层热氧化层；
2)将该第一半导体晶圆1与另一片作为支撑衬底的第二半导体晶圆2进行键合形成第三半导体晶圆3，将键合后的第三半导体晶圆3进行第一次退火；
3)通过机械研磨进行减薄至目标厚度；
4)随后对第三半导体晶圆3进行化学机械抛光，抛光至第一氧化层12表面后自动停止，化学机械抛光的浆料pH值为11，浆料粒径为50nm；
5)进行第二次退火，退火氧分压为3％；
6)接下来采用稀释HF溶液将第一氧化层12进行腐蚀去除，从而获得低缺陷密度的绝缘体上硅材料，HF溶液的浓度为3％，HF溶液的温度为20℃。
实施例2～12的制备方法同实施例1，区别在于，条件参数设置不同，详见表1。
将实施例的制备方法制得的绝缘体上硅衬底与传统的注氧键合工艺所制得的绝缘体上硅衬底表面缺陷颗粒数进行比较，结果如图12和图13所示，可见，采用本申请的制备方法制得的绝缘体上硅衬底表面缺陷颗粒数显著减少。
对实施例1～12所制得的绝缘体上硅衬底的表面缺陷颗粒数进行比较，结果如表1所示。
表1
由表1可知，除实施例5和实施例8之外，其它实施例的表面缺陷颗粒数均小于等于5颗，说明采用本申请的制备方法制得的绝缘体上硅衬底表面缺陷颗粒数显著减少。而实施例5和实施例8的化学机械抛光浆料pH值不在本申请的范围内，说明化学机械抛光浆料pH值会影响最终表面缺陷的数量，如果pH值过低，抛光去除的选择性就会变差，因此化学机械抛光浆料pH值需控制在本申请范围内。
本申请通过采用化学机械抛光代替碱腐蚀，避免硅岛缺陷51被碱腐蚀后延伸至氧化层下方，并且增加第二次退火并通入氧气，对硅岛缺陷51进行氧化便于后续去除，从而得到低缺陷密度的绝缘体上硅衬底。
以上对本申请所提供的一种绝缘体上硅衬底及其制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (16)
1.一种绝缘体上硅衬底的制备方法，其特征在于，包括：
提供第一半导体晶圆（1），所述第一半导体晶圆（1）包括第一单晶硅层（11）、第一氧化层（12）和第一衬底硅层（13），所述第一氧化层（12）位于所述第一单晶硅层（11）和第一衬底硅层（13）之间，其中，所述第一氧化层（12）通过注氧隔离形成；
提供第二半导体晶圆（2），所述第二半导体晶圆（2）包括第二衬底硅层（22）以及位于所述第二衬底硅层（22）上的第二氧化层（21）；
将所述第一半导体晶圆（1）和所述第二半导体晶圆（2）键合，以形成第三半导体晶圆（3），对所述第三半导体晶圆（3）进行第一次退火，所述第一次退火温度为300~700℃；
对所述第一衬底硅层（13）进行机械研磨，减薄所述第一衬底硅层（13）；
对所述第一衬底硅层（13）进行化学机械抛光，所述化学机械抛光所采用的浆料的pH值大于等于10.5，所述化学机械抛光所采用的浆料的粒径小于等于50nm，抛光至所述第一氧化层（12）表面；
对所述第三半导体晶圆（3）进行第二次退火，所述第一次退火的温度低于第二次退火的温度且所述第二次退火温度为1000℃～1200℃，在所述第二次退火的过程中通入氩气和氧气，所述氧气分压比例为3%~20%，通过所述第二次退火对所述第一氧化层中的硅岛缺陷进行氧化；
采用化学腐蚀剂将所述第一氧化层（12）进行腐蚀去除，得到所述绝缘体上硅衬底。
2.根据权利要求1所述的绝缘体上硅衬底的制备方法，其特征在于，将所述第一半导体晶圆（1）和所述第二半导体晶圆（2）键合形成第三半导体晶圆（3）的步骤中，包括将所述第一半导体晶圆（1）置于所述第二半导体晶圆（2）上，并将所述第一单晶硅层（11）和所述第二氧化层（21）接触，以键合形成所述第三半导体晶圆（3）。
3.根据权利要求1所述的绝缘体上硅衬底的制备方法，其特征在于，所述第二氧化层（21）为采用干氧氧化或湿氧氧化形成的热氧化层。
4.根据权利要求1所述的绝缘体上硅衬底的制备方法，其特征在于，在所述第一次退火中，退火时间为2小时~4小时。
5.根据权利要求1所述的绝缘体上硅衬底的制备方法，其特征在于，在所述第二次退火中，退火时间为4小时~6小时。
6.根据权利要求1所述的绝缘体上硅衬底的制备方法，其特征在于，所述第一次退火后，所述第三半导体晶圆（3）的键合力大于等于1.5J/㎡；所述第二次退火后，所述第三半导体晶圆（3）的键合力大于等于2J/㎡。
7.根据权利要求1所述的绝缘体上硅衬底的制备方法，其特征在于，所述机械研磨减薄的时间为t1 min，所述化学机械抛光的时间为t2 min，满足：10≤t1+t2≤20。
8.根据权利要求1所述的绝缘体上硅衬底的制备方法，其特征在于，所述机械研磨减薄的时间为t1 min，所述化学机械抛光的时间为t2 min，满足：5≤t1≤10且5≤t2≤10。
9.根据权利要求1所述的绝缘体上硅衬底的制备方法，其特征在于，所述进行机械研磨的步骤中，减薄所述第一衬底硅层（13）后，得到的第一衬底硅层（13）的厚度为5~10μm。
10.根据权利要求1所述的绝缘体上硅衬底的制备方法，其特征在于，所述机械研磨减薄之后，得到减薄后的第一衬底硅层（13），所述减薄后的第一衬底硅层（13）包括预留损伤层。
11.根据权利要求10所述的绝缘体上硅衬底的制备方法，其特征在于，所述化学机械抛光的步骤中，先去除所述预留损伤层，再抛光至所述第一氧化层（12）表面时停止。
12.根据权利要求11所述的绝缘体上硅衬底的制备方法，其特征在于，所述预留损伤层的厚度为3~5μm。
13.根据权利要求1所述的绝缘体上硅衬底的制备方法，其特征在于，所述化学机械抛光的温度为20℃~40℃，所述化学机械抛光的去除速率为0.5μm/min~1μm/min。
14.根据权利要求1所述的绝缘体上硅衬底的制备方法，其特征在于，所述化学腐蚀剂包括氢氟酸溶液，所述氢氟酸溶液的浓度为3%~20%，所述氢氟酸溶液的温度为20℃~40℃。
15.一种绝缘体上硅衬底，其特征在于，所述绝缘体上硅衬底由权利要求1~14中任一项所述的制备方法制得，所述绝缘体上硅衬底包括顶硅层（41）、氧化层（42）和衬底硅层（43），所述氧化层（42）设于所述顶硅层（41）和所述衬底硅层（43）之间，所述顶硅层（41）的表面缺陷的颗粒数小于等于5颗；颗粒直径≥0.12μm。
16.根据权利要求15所述的绝缘体上硅衬底，其特征在于，所述氧化层（42）的厚度为20~4000nm。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211652413.9A CN116053191B (zh) | 2022-12-21 | 2022-12-21 | 一种绝缘体上硅衬底及其制备方法 |
| PCT/CN2022/143560 WO2024130781A1 (zh) | 2022-12-21 | 2022-12-29 | 一种绝缘体上硅衬底及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211652413.9A CN116053191B (zh) | 2022-12-21 | 2022-12-21 | 一种绝缘体上硅衬底及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116053191A CN116053191A (zh) | 2023-05-02 |
| CN116053191B true CN116053191B (zh) | 2024-02-09 |
Family
ID=86130435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211652413.9A Active CN116053191B (zh) | 2022-12-21 | 2022-12-21 | 一种绝缘体上硅衬底及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116053191B (zh) |
| WO (1) | WO2024130781A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1989620A (zh) * | 2004-05-28 | 2007-06-27 | 株式会社上睦可 | Soi基板及其制造方法 |
| CN101494177A (zh) * | 2008-01-23 | 2009-07-29 | 胜高股份有限公司 | 用于生产键合晶片的方法 |
| CN103400797A (zh) * | 2013-08-15 | 2013-11-20 | 上海新傲科技股份有限公司 | 带有空腔的半导体衬底的制备方法 |
| CN113421849A (zh) * | 2021-06-09 | 2021-09-21 | 中环领先半导体材料有限公司 | 一种带绝缘埋层的硅衬底的制备工艺 |
-
2022
- 2022-12-21 CN CN202211652413.9A patent/CN116053191B/zh active Active
- 2022-12-29 WO PCT/CN2022/143560 patent/WO2024130781A1/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1989620A (zh) * | 2004-05-28 | 2007-06-27 | 株式会社上睦可 | Soi基板及其制造方法 |
| CN101494177A (zh) * | 2008-01-23 | 2009-07-29 | 胜高股份有限公司 | 用于生产键合晶片的方法 |
| CN103400797A (zh) * | 2013-08-15 | 2013-11-20 | 上海新傲科技股份有限公司 | 带有空腔的半导体衬底的制备方法 |
| CN113421849A (zh) * | 2021-06-09 | 2021-09-21 | 中环领先半导体材料有限公司 | 一种带绝缘埋层的硅衬底的制备工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116053191A (zh) | 2023-05-02 |
| WO2024130781A1 (zh) | 2024-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3697106B2 (ja) | 半導体基板の作製方法及び半導体薄膜の作製方法 | |
| US6054363A (en) | Method of manufacturing semiconductor article | |
| JP3762144B2 (ja) | Ｓｏｉ基板の作製方法 | |
| US6426270B1 (en) | Substrate processing method and method of manufacturing semiconductor substrate | |
| JP3352340B2 (ja) | 半導体基体とその製造方法 | |
| CA2233115C (en) | Semiconductor substrate and method of manufacturing the same | |
| KR100348513B1 (ko) | 반도체기판의 제작방법 | |
| US20080315349A1 (en) | Method for Manufacturing Bonded Wafer and Bonded Wafer | |
| WO2000024059A1 (fr) | Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede | |
| JP2000294470A (ja) | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 | |
| JP2009032972A (ja) | 貼り合わせウエーハの製造方法 | |
| WO2002084738A1 (fr) | Plaquette de silicium sur isolant et procede de fabrication associe | |
| JP2006173568A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2901031B2 (ja) | 半導体基材及びその作製方法 | |
| JP2910001B2 (ja) | 半導体基材及びその作製方法 | |
| JP2003347176A (ja) | 貼り合わせウェーハの製造方法 | |
| CN116053191B (zh) | 一种绝缘体上硅衬底及其制备方法 | |
| WO2003046994A1 (fr) | Procede de fabrication d'une tranche collee | |
| JP4147578B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JPH10326883A (ja) | 基板及びその作製方法 | |
| JP3293767B2 (ja) | 半導体部材の製造方法 | |
| JP2004055750A (ja) | Ｓｏｉウェーハの製造方法 | |
| CN110739214A (zh) | 一种减少注入损伤制备soi的方法 | |
| JPH04346418A (ja) | 半導体基材の作製方法 | |
| JP4529036B2 (ja) | 半導体用薄膜ウェハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 214203 Dongfeng Avenue, Yixing Economic and Technological Development Zone, Wuxi City, Jiangsu Province Applicant after: Zhonghuan Leading Semiconductor Technology Co.,Ltd. Address before: 214203 Dongfeng Avenue, Yixing Economic and Technological Development Zone, Wuxi City, Jiangsu Province Applicant before: Zhonghuan leading semiconductor materials Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |