JP2901031B2 - 半導体基材及びその作製方法 - Google Patents
半導体基材及びその作製方法Info
- Publication number
- JP2901031B2 JP2901031B2 JP4038458A JP3845892A JP2901031B2 JP 2901031 B2 JP2901031 B2 JP 2901031B2 JP 4038458 A JP4038458 A JP 4038458A JP 3845892 A JP3845892 A JP 3845892A JP 2901031 B2 JP2901031 B2 JP 2901031B2
- Authority
- JP
- Japan
- Prior art keywords
- porous
- semiconductor substrate
- layer
- heat treatment
- producing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/139—Manufacture or treatment of devices covered by this subclass using temporary substrates
Landscapes
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体基材及びその作
製方法に関し、特に、誘電体分離あるいは、絶縁物上の
単結晶半導体層に作成された電子デバイス、集積回路に
適する光透過性半導体基材及びその作製方法に好適に用
いられるものである。
製方法に関し、特に、誘電体分離あるいは、絶縁物上の
単結晶半導体層に作成された電子デバイス、集積回路に
適する光透過性半導体基材及びその作製方法に好適に用
いられるものである。
【０００２】
【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、シリコン オン インシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基板では到達しえない数々の優位点をＳＯＩ技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、ＳＯＩ技術を利用することで、 ．誘電体分離が容易で高集積化が可能、 ．対放射線耐性に優れている、 ．浮遊容量が低減され高速化が可能、 ．ウエル工程が省略できる、 ．ラッチアップを防止できる、 ．薄膜化による完全空乏型電界効果トランジスタが可
能、等の優位点が得られる。
は、シリコン オン インシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基板では到達しえない数々の優位点をＳＯＩ技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、ＳＯＩ技術を利用することで、 ．誘電体分離が容易で高集積化が可能、 ．対放射線耐性に優れている、 ．浮遊容量が低減され高速化が可能、 ．ウエル工程が省略できる、 ．ラッチアップを防止できる、 ．薄膜化による完全空乏型電界効果トランジスタが可
能、等の優位点が得られる。
【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば、Ｓｐｅｃｉａｌ Ｉｓｓｕｅ：“Ｓｉｎｇｌｅ−
ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ ｎｏｎ−ｓｉ
ｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏｒｓ”；
ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，Ｊｏｕｒ
ｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏｌ
ｕｍｅ ６３，ｎｏ３，ｐｐ ４２９〜５９０（１９８
３）にまとめられている。
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば、Ｓｐｅｃｉａｌ Ｉｓｓｕｅ：“Ｓｉｎｇｌｅ−
ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ ｎｏｎ−ｓｉ
ｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏｒｓ”；
ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，Ｊｏｕｒ
ｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏｌ
ｕｍｅ ６３，ｎｏ３，ｐｐ ４２９〜５９０（１９８
３）にまとめられている。
【０００４】また、古くは、単結晶サファイア基板上
に、ＳｉをＣＶＤ法（化学気相法）で、ヘテロエピタキ
シーさせて形成するＳＯＳ（シリコン オン サファイ
ア）が知られており、最も成熟したＳＯＩ技術として一
応の成功を収めはしたが、Ｓｉ層と下地サファイア基板
界面の格子不整合により大量の結晶欠陥、サファイア基
板からのアルミニュームのＳｉ層への混入、そして何よ
りも基板の高価格と大面積化への遅れにより、その応用
の広がりが妨げられている。比較的近年には、サファイ
ア基板を使用せずにＳＯＩ構造を実現しようという試み
が行われている。この試みは、次の二つに大別される。 （１）Ｓｉ単結晶基板を表面酸化後に、窓を開けてＳｉ
基板を部分的に表出させ、その部分をシードとして横方
向へエピタキシャル成長させ、ＳｉＯ2 上へＳｉ単結晶
層を形成する（この場合には、ＳｉＯ2 上にＳｉ層の堆
積をともなう。）。 （２）Ｓｉ単結晶基板そのものを活性層として使用し、
その下部にＳｉＯ2 を形成する（この方法は、Ｓｉ層の
堆積をともなわない。）。
に、ＳｉをＣＶＤ法（化学気相法）で、ヘテロエピタキ
シーさせて形成するＳＯＳ（シリコン オン サファイ
ア）が知られており、最も成熟したＳＯＩ技術として一
応の成功を収めはしたが、Ｓｉ層と下地サファイア基板
界面の格子不整合により大量の結晶欠陥、サファイア基
板からのアルミニュームのＳｉ層への混入、そして何よ
りも基板の高価格と大面積化への遅れにより、その応用
の広がりが妨げられている。比較的近年には、サファイ
ア基板を使用せずにＳＯＩ構造を実現しようという試み
が行われている。この試みは、次の二つに大別される。 （１）Ｓｉ単結晶基板を表面酸化後に、窓を開けてＳｉ
基板を部分的に表出させ、その部分をシードとして横方
向へエピタキシャル成長させ、ＳｉＯ2 上へＳｉ単結晶
層を形成する（この場合には、ＳｉＯ2 上にＳｉ層の堆
積をともなう。）。 （２）Ｓｉ単結晶基板そのものを活性層として使用し、
その下部にＳｉＯ2 を形成する（この方法は、Ｓｉ層の
堆積をともなわない。）。
【０００５】
【発明が解決しようとする課題】上記（１）を実現する
手段として、ＣＶＤ法により、直接、単結晶層Ｓｉを横
方向エピタキシャル成長させる方法、非晶質Ｓｉを堆積
して、熱処理により固相横方向エピタキシャル成長させ
る方法、非晶質あるいは、多結晶Ｓｉ層に電子線、レー
ザー光等のエネルギービームを収束して照射し、溶融再
結晶により単結晶層をＳｉＯ2 上に成長させる方法、そ
して、棒状ヒーターにより帯状に溶融領域を走査する方
法（Ｚｏｎｅ ｍｅｌｔｉｎｇ ｒｅｃｒｙｓｔａｌｌ
ｉｚａｔｉｏｎ）が知られている。これらの方法にはそ
れぞれ一長一短があるが、その制御性、生産性、均一
性、品質に多大の問題を残しており、いまだに、工業的
に実用化したものはない。たとえば、ＣＶＤ法は平坦薄
膜化するには、犠牲酸化が必要となり、固相成長法では
その結晶性が悪い。また、ビームアニール法では、収束
ビーム走査による処理時間と、ビームの重なり具合、焦
点調整などの制御性に問題がある。このうち、Ｚｏｎｅ
Ｍｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏ
ｎ法がもっとも成熟しており、比較的大規模な集積回路
も試作されてはいるが、依然として、亜粒界等の結晶欠
陥は多数残留しており、少数キャリヤーデバイスを作成
するにいたってない。
手段として、ＣＶＤ法により、直接、単結晶層Ｓｉを横
方向エピタキシャル成長させる方法、非晶質Ｓｉを堆積
して、熱処理により固相横方向エピタキシャル成長させ
る方法、非晶質あるいは、多結晶Ｓｉ層に電子線、レー
ザー光等のエネルギービームを収束して照射し、溶融再
結晶により単結晶層をＳｉＯ2 上に成長させる方法、そ
して、棒状ヒーターにより帯状に溶融領域を走査する方
法（Ｚｏｎｅ ｍｅｌｔｉｎｇ ｒｅｃｒｙｓｔａｌｌ
ｉｚａｔｉｏｎ）が知られている。これらの方法にはそ
れぞれ一長一短があるが、その制御性、生産性、均一
性、品質に多大の問題を残しており、いまだに、工業的
に実用化したものはない。たとえば、ＣＶＤ法は平坦薄
膜化するには、犠牲酸化が必要となり、固相成長法では
その結晶性が悪い。また、ビームアニール法では、収束
ビーム走査による処理時間と、ビームの重なり具合、焦
点調整などの制御性に問題がある。このうち、Ｚｏｎｅ
Ｍｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏ
ｎ法がもっとも成熟しており、比較的大規模な集積回路
も試作されてはいるが、依然として、亜粒界等の結晶欠
陥は多数残留しており、少数キャリヤーデバイスを作成
するにいたってない。
【０００６】上記（２）の方法であるＳｉ基板をエピタ
キシャル成長の種子として用いない方法に於ては、次の
３種類の方法が挙げられる。 ．Ｖ型の溝が表面に異方性エッチングされたＳｉ単結
晶基板に酸化膜を形成し、該酸化膜上に多結晶Ｓｉ層を
Ｓｉ基板と同じ程厚く堆積した後、Ｓｉ基板の裏面から
研磨によって、厚い多結晶Ｓｉ層上にＶ溝に囲まれて誘
電分離されたＳｉ単結晶領域を形成する方法である。こ
の方法に於ては、結晶性は、良好であるが、多結晶Ｓｉ
を数百ミクロンも厚く堆積する工程と、単結晶Ｓｉ基板
を裏面より研磨して分離したＳｉ活性層のみを残す工程
とを要するために、制御性、及び生産性の点から問題が
ある。 ．サイモックス（ＳＩＭＯＸ：Ｓｅｐｅｒａｔｉｏｎ
ｂｙ ｉｏｎ ｉｍｐｌａｎｔｅｄ ｏｘｙｇｅｎ）
と称されるＳｉ単結晶基板中に酸素のイオン注入により
ＳｉＯ2 層を形成する方法であり、Ｓｉプロセスと整合
性が良いため現在もっとも成熟した方法である。しかし
ながら、ＳｉＯ2 層形成をするためには、酸素イオンを
１０18ｉｏｎｓ／ｃｍ2 以上も注入する必要があり、そ
の注入時間は長大であり、生産性は高いとはいえず、ま
た、ウエハーコストは高い。更に、結晶欠陥は多く残存
し、工業的に見て少数キャリヤーデバイスを作製できる
充分な品質に至っていない。 ．多孔質Ｓｉの酸化による誘電体分離によりＳＯＩ構
造を形成する方法である。この方法は、Ｐ型Ｓｉ単結晶
基板表面にＮ型Ｓｉ層をプロトンイオン注入、（イマイ
他、Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏｌ ６
３，５４７（１９８３）参照）、もしくは、エピタキシ
ャル成長とパターニングによって島状に形成し、表面よ
りＳｉ島を囲むようにＨＦ溶液中の陽極化成法によりＰ
型Ｓｉ基板のみを多孔質化したのち、増速酸化によりＮ
型Ｓｉ島を誘電体分離する方法である。本方法では、分
離されているＳｉ領域は、デバイス工程のまえに決定さ
れており、デバイス設計の自由度を制限する場合がある
という問題点がある。
キシャル成長の種子として用いない方法に於ては、次の
３種類の方法が挙げられる。 ．Ｖ型の溝が表面に異方性エッチングされたＳｉ単結
晶基板に酸化膜を形成し、該酸化膜上に多結晶Ｓｉ層を
Ｓｉ基板と同じ程厚く堆積した後、Ｓｉ基板の裏面から
研磨によって、厚い多結晶Ｓｉ層上にＶ溝に囲まれて誘
電分離されたＳｉ単結晶領域を形成する方法である。こ
の方法に於ては、結晶性は、良好であるが、多結晶Ｓｉ
を数百ミクロンも厚く堆積する工程と、単結晶Ｓｉ基板
を裏面より研磨して分離したＳｉ活性層のみを残す工程
とを要するために、制御性、及び生産性の点から問題が
ある。 ．サイモックス（ＳＩＭＯＸ：Ｓｅｐｅｒａｔｉｏｎ
ｂｙ ｉｏｎ ｉｍｐｌａｎｔｅｄ ｏｘｙｇｅｎ）
と称されるＳｉ単結晶基板中に酸素のイオン注入により
ＳｉＯ2 層を形成する方法であり、Ｓｉプロセスと整合
性が良いため現在もっとも成熟した方法である。しかし
ながら、ＳｉＯ2 層形成をするためには、酸素イオンを
１０18ｉｏｎｓ／ｃｍ2 以上も注入する必要があり、そ
の注入時間は長大であり、生産性は高いとはいえず、ま
た、ウエハーコストは高い。更に、結晶欠陥は多く残存
し、工業的に見て少数キャリヤーデバイスを作製できる
充分な品質に至っていない。 ．多孔質Ｓｉの酸化による誘電体分離によりＳＯＩ構
造を形成する方法である。この方法は、Ｐ型Ｓｉ単結晶
基板表面にＮ型Ｓｉ層をプロトンイオン注入、（イマイ
他、Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏｌ ６
３，５４７（１９８３）参照）、もしくは、エピタキシ
ャル成長とパターニングによって島状に形成し、表面よ
りＳｉ島を囲むようにＨＦ溶液中の陽極化成法によりＰ
型Ｓｉ基板のみを多孔質化したのち、増速酸化によりＮ
型Ｓｉ島を誘電体分離する方法である。本方法では、分
離されているＳｉ領域は、デバイス工程のまえに決定さ
れており、デバイス設計の自由度を制限する場合がある
という問題点がある。
【０００７】本発明は、上記したような問題点及び上記
したような要求に応える半導体基材及びその作製方法を
提供することを目的とする。また、本発明は、絶縁層
（酸化層）上に結晶性が単結晶ウエハー並に優れたＳｉ
を得るうえで、生産性、均一性、制御性、コストの面に
おいて卓越した半導体基材及びその作製方法を提供する
ことを目的とする。
したような要求に応える半導体基材及びその作製方法を
提供することを目的とする。また、本発明は、絶縁層
（酸化層）上に結晶性が単結晶ウエハー並に優れたＳｉ
を得るうえで、生産性、均一性、制御性、コストの面に
おいて卓越した半導体基材及びその作製方法を提供する
ことを目的とする。
【０００８】更に本発明は、従来のＳＯＩ構造の利点を
実現し、応用可能な半導体基材及びその作製方法を提供
することも目的とする。また、本発明は、ＳＯＩ構造の
大規模集積回路を作製する際にも、高価なＳＯＳや、Ｓ
ＩＭＯＸの代替足り得る半導体基材及びその作製方法を
提供することを目的とする。
実現し、応用可能な半導体基材及びその作製方法を提供
することも目的とする。また、本発明は、ＳＯＩ構造の
大規模集積回路を作製する際にも、高価なＳＯＳや、Ｓ
ＩＭＯＸの代替足り得る半導体基材及びその作製方法を
提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の半導体基材の作
製方法は、多孔質単結晶半導体層を有する基材を、非酸
化性雰囲気又は真空中で、前記多孔質単結晶半導体層の
融点以下の温度で熱処理することにより、前記多孔質単
結晶半導体層の表面に、非多孔質単結晶半導体層を形成
することを特徴とする。
製方法は、多孔質単結晶半導体層を有する基材を、非酸
化性雰囲気又は真空中で、前記多孔質単結晶半導体層の
融点以下の温度で熱処理することにより、前記多孔質単
結晶半導体層の表面に、非多孔質単結晶半導体層を形成
することを特徴とする。
【００１０】本発明の半導体基材の作製方法は、多孔質
単結晶半導体層を有する第１の基材を、非酸化性雰囲気
又は真空中で、前記多孔質単結晶半導体層の融点以下の
温度で熱処理することにより、前記多孔質単結晶半導体
層の表面に、非多孔質単結晶半導体層を形成する工程、
前記非多孔質単結晶半導体層が形成された第１の基材と
第２の基材とを酸化層を介して、且つ前記非多孔質単結
晶半導体層が内側に位置する多層構造体が得られるよう
に貼り合わせる工程、及び前記多層構造体から前記多孔
質単結晶半導体層を除去する工程、とを有することを特
徴とする。
単結晶半導体層を有する第１の基材を、非酸化性雰囲気
又は真空中で、前記多孔質単結晶半導体層の融点以下の
温度で熱処理することにより、前記多孔質単結晶半導体
層の表面に、非多孔質単結晶半導体層を形成する工程、
前記非多孔質単結晶半導体層が形成された第１の基材と
第２の基材とを酸化層を介して、且つ前記非多孔質単結
晶半導体層が内側に位置する多層構造体が得られるよう
に貼り合わせる工程、及び前記多層構造体から前記多孔
質単結晶半導体層を除去する工程、とを有することを特
徴とする。
【００１１】本発明の半導体基材は上記の本発明の半導
体基材の作製方法により作製されたものである。
体基材の作製方法により作製されたものである。
【００１２】
【作用】本発明は、多孔質単結晶半導体層を有する基材
を、非酸化性雰囲気又は真空中で、前記多孔質単結晶半
導体層の融点以下の温度で熱処理することにより、前記
多孔質単結晶半導体層の表面に、非多孔質単結晶半導体
層を形成することで、半導体層を形成するためのソース
ガス（半導体材料がシリコンの場合はシラン等）を用い
ることなく、結晶性の良好な非多孔質単結晶半導体層を
基材の多孔質単結晶半導体層の表面に形成するものであ
る。
を、非酸化性雰囲気又は真空中で、前記多孔質単結晶半
導体層の融点以下の温度で熱処理することにより、前記
多孔質単結晶半導体層の表面に、非多孔質単結晶半導体
層を形成することで、半導体層を形成するためのソース
ガス（半導体材料がシリコンの場合はシラン等）を用い
ることなく、結晶性の良好な非多孔質単結晶半導体層を
基材の多孔質単結晶半導体層の表面に形成するものであ
る。
【００１３】また本発明は、さらに、上記のように非多
孔質単結晶半導体層が形成された基材（第１の基材）と
他の基材（第２の基材）とを酸化層を介して、且つ前記
非多 孔質単結晶半導体層が内側に位置する多層構造体が
得られるように貼り合わせ、前記多層構造体から前記多
孔質単結晶半導体層を除去することで、酸化層上に良質
な単結晶構造を有する、大面積に渡り均一平坦な、欠陥
の著しく少ない単結晶半導体層を形成するものである。
孔質単結晶半導体層が形成された基材（第１の基材）と
他の基材（第２の基材）とを酸化層を介して、且つ前記
非多 孔質単結晶半導体層が内側に位置する多層構造体が
得られるように貼り合わせ、前記多層構造体から前記多
孔質単結晶半導体層を除去することで、酸化層上に良質
な単結晶構造を有する、大面積に渡り均一平坦な、欠陥
の著しく少ない単結晶半導体層を形成するものである。
【００１４】
【実施態様例】以下、本発明の実施態様例について図を
参照して説明する。図１は、本発明の半導体基材の作製
方法の一実施態様例の工程を説明する模式的断面図であ
る。
参照して説明する。図１は、本発明の半導体基材の作製
方法の一実施態様例の工程を説明する模式的断面図であ
る。
【００１５】図１（ａ）に示すように、先ず、Ｓｉ単結
晶基板を用意して、多孔質化する。多孔質化は、全部で
もよいし、表面側のみ、あるいは、表面と裏面の両方で
もよい。続いて、融点以下の温度において、非酸化性雰
囲気、ないし真空中の熱処理を行ない、多孔質化したＳ
ｉ単結晶基板１の表面層を薄膜非多孔質単結晶層２にす
る。
晶基板を用意して、多孔質化する。多孔質化は、全部で
もよいし、表面側のみ、あるいは、表面と裏面の両方で
もよい。続いて、融点以下の温度において、非酸化性雰
囲気、ないし真空中の熱処理を行ない、多孔質化したＳ
ｉ単結晶基板１の表面層を薄膜非多孔質単結晶層２にす
る。
【００１６】Ｓｉ単結晶基板は、ＨＦ溶液を用いた陽極
化成法によって、多孔質化させる。この多孔質Ｓｉ層
は、単結晶Ｓｉの密度２．３３ｇ／ｃｍ3 に比べて、そ
の密度をＨＦ溶液濃度を５０〜２０％に変化させること
で密度１．１〜０．６ｇ／ｃｍ3 の範囲に変化させるこ
とができる。この多孔質層は、下記の理由により、Ｐ型
Ｓｉ基板に形成されやすい。この多孔質Ｓｉ層は、透過
電子顕微鏡による観察によれば、平均約６００オングス
トローム程度の径の孔が形成される。
化成法によって、多孔質化させる。この多孔質Ｓｉ層
は、単結晶Ｓｉの密度２．３３ｇ／ｃｍ3 に比べて、そ
の密度をＨＦ溶液濃度を５０〜２０％に変化させること
で密度１．１〜０．６ｇ／ｃｍ3 の範囲に変化させるこ
とができる。この多孔質層は、下記の理由により、Ｐ型
Ｓｉ基板に形成されやすい。この多孔質Ｓｉ層は、透過
電子顕微鏡による観察によれば、平均約６００オングス
トローム程度の径の孔が形成される。
【００１７】多孔質Ｓｉは、Ｕｈｌｉｒ等によって１９
５６年に半導体の電解研磨の研究過程に於て発見された
（Ａ．Ｕｈｌｉｒ，Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ．
Ｊ．，ｖｏｌ ３５，ｐ．３３３（１９５６））。ま
た、ウナガミ等は、陽極化成におけるＳｉの溶解反応を
研究し、ＨＦ溶液中のＳｉの陽極反応には正孔が必要で
あり、その反応は、次のようであると報告している
（Ｔ．ウナガミ：Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏ
ｃ．，ｖｏｌ．１２７，ｐ．４７６（１９８０））。
５６年に半導体の電解研磨の研究過程に於て発見された
（Ａ．Ｕｈｌｉｒ，Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ．
Ｊ．，ｖｏｌ ３５，ｐ．３３３（１９５６））。ま
た、ウナガミ等は、陽極化成におけるＳｉの溶解反応を
研究し、ＨＦ溶液中のＳｉの陽極反応には正孔が必要で
あり、その反応は、次のようであると報告している
（Ｔ．ウナガミ：Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏ
ｃ．，ｖｏｌ．１２７，ｐ．４７６（１９８０））。
【００１８】 Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+ → ＳｉＦ2 ＋２Ｈ+ ＋ｎｅ- ＳｉＦ2 ＋２ＨＦ → ＳｉＦ4 ＋Ｈ2 ＳｉＦ4 ＋２ＨＦ → Ｈ2 ＳｉＦ6 又は、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ → ＳｉＦ4 ＋４Ｈ+ ＋λｅ- ＳｉＦ4 ＋２ＨＦ → Ｈ2 ＳｉＦ6 ここでｅ+ 及び、ｅ- はそれぞれ、正孔と電子を表して
いる。また、ｎ及びλは夫々シリコン１原子が溶解する
ために必要な正孔の数であり、ｎ＞２又は、λ＞４なる
条件が満たされた場合に多孔質シリコンが形成されると
している。
いる。また、ｎ及びλは夫々シリコン１原子が溶解する
ために必要な正孔の数であり、ｎ＞２又は、λ＞４なる
条件が満たされた場合に多孔質シリコンが形成されると
している。
【００１９】以上のことから、正孔の存在するＰ型シリ
コンは、多孔質化されやすい。この多孔質化に於ける、
選択性は長野ら及び、イマイによって実証されている
（長野、中島、安野、大中、梶原；電子通信学会技術研
究報告、ｖｏｌ ７９，ＳＳＤ７９−９５４９（１９７
９）、Ｋ．イマイ；Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃ
ｔｒｏｎｉｃｓ ｖｏｌ ２４，１５９（１９８
１））。このように正孔の存在するＰ型シリコンは多孔
質化されやすく、選択的にＰ型シリコンを多孔質するこ
とができる。
コンは、多孔質化されやすい。この多孔質化に於ける、
選択性は長野ら及び、イマイによって実証されている
（長野、中島、安野、大中、梶原；電子通信学会技術研
究報告、ｖｏｌ ７９，ＳＳＤ７９−９５４９（１９７
９）、Ｋ．イマイ；Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃ
ｔｒｏｎｉｃｓ ｖｏｌ ２４，１５９（１９８
１））。このように正孔の存在するＰ型シリコンは多孔
質化されやすく、選択的にＰ型シリコンを多孔質するこ
とができる。
【００２０】一方、高濃度Ｎ型シリコンも多孔質化する
という報告（Ｒ．Ｐ．Ｈｏｌｍｓｔｏｒｍ，Ｉ．Ｊ．
Ｙ．Ｃｈｉ Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．ｖｏｌ．
４２，３８６（１９８３））もあり、Ｐ、Ｎにこだわら
ず、多孔質化を実現できる基板を選ぶことが重要であ
る。
という報告（Ｒ．Ｐ．Ｈｏｌｍｓｔｏｒｍ，Ｉ．Ｊ．
Ｙ．Ｃｈｉ Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．ｖｏｌ．
４２，３８６（１９８３））もあり、Ｐ、Ｎにこだわら
ず、多孔質化を実現できる基板を選ぶことが重要であ
る。
【００２１】多孔質Ｓｉ層には、透過電子顕微鏡による
観察によれば、平均約６００オングストローム程度の径
の孔が形成されており、その密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れている。また、多孔質層はその内部に大量の空隙が形
成されている為に、密度が半分以下に減少する。その結
果、体積に比べて表面積が飛躍的に増大するため、その
化学エッチング速度は、通常の単結晶層のエッチング速
度に比べて、著しく増速される。
観察によれば、平均約６００オングストローム程度の径
の孔が形成されており、その密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れている。また、多孔質層はその内部に大量の空隙が形
成されている為に、密度が半分以下に減少する。その結
果、体積に比べて表面積が飛躍的に増大するため、その
化学エッチング速度は、通常の単結晶層のエッチング速
度に比べて、著しく増速される。
【００２２】各多孔質Ｓｉをエッチングする方法として
は、 ．ＮａＯＨ水溶液で多孔質Ｓｉをエッチングする
（Ｇ．Ｂｏｎｃｈｉｌ，Ｒ．Ｈｅｒｉｎｏ，Ｋ．Ｂａｒ
ｌａ，ａｎｄ Ｊ．Ｃ．Ｐｆｉｓｔｅｒ，Ｊ．Ｅｌｅｃ
ｔｒｏｃｈｅｍ．Ｓｏｃ．，ｖｏｌ．１３０，ｎｏ．
７，１６１１（１９８３））。 ．単結晶Ｓｉをエッチングすることが可能なエッチン
グ液で多孔質Ｓｉをエッチングする。が知られている。
は、 ．ＮａＯＨ水溶液で多孔質Ｓｉをエッチングする
（Ｇ．Ｂｏｎｃｈｉｌ，Ｒ．Ｈｅｒｉｎｏ，Ｋ．Ｂａｒ
ｌａ，ａｎｄ Ｊ．Ｃ．Ｐｆｉｓｔｅｒ，Ｊ．Ｅｌｅｃ
ｔｒｏｃｈｅｍ．Ｓｏｃ．，ｖｏｌ．１３０，ｎｏ．
７，１６１１（１９８３））。 ．単結晶Ｓｉをエッチングすることが可能なエッチン
グ液で多孔質Ｓｉをエッチングする。が知られている。
【００２３】上記の方法は、通常、フッ硝酸系のエッ
チング液が用いられるが、このときのＳｉのエッチング
過程は、 Ｓｉ＋２Ｏ → ＳｉＯ2 ＳｉＯ2 ＋４ＨＦ → ＳｉＦ4 ＋Ｈ2 Ｏ に示される様に、Ｓｉが硝酸で酸化され、ＳｉＯ2 に変
質し、そのＳｉＯ2 をフッ酸でエッチングすることによ
りＳｉのエッチングが進む。
チング液が用いられるが、このときのＳｉのエッチング
過程は、 Ｓｉ＋２Ｏ → ＳｉＯ2 ＳｉＯ2 ＋４ＨＦ → ＳｉＦ4 ＋Ｈ2 Ｏ に示される様に、Ｓｉが硝酸で酸化され、ＳｉＯ2 に変
質し、そのＳｉＯ2 をフッ酸でエッチングすることによ
りＳｉのエッチングが進む。
【００２４】同様に結晶Ｓｉをエッチングする方法とし
ては、上記フッ硝酸系エッチング液の他に、 エチレンジアミン系 ＫＯＨ系 ヒドラジン系 などがある。
ては、上記フッ硝酸系エッチング液の他に、 エチレンジアミン系 ＫＯＨ系 ヒドラジン系 などがある。
【００２５】その他の重要な多孔質Ｓｉの選択エッチン
グ方法は、結晶Ｓｉに対してはエッチング作用を持たな
い弗酸、あるいはバッファード弗酸を用いるものであ
る。このエッチングにおいては、さらに酸化剤として作
用する過酸化水素を添加しても良い。過酸化水素は、酸
化剤として作用し、過酸化水素の比率を変えることによ
り反応速度を制御することが可能である。また、表面活
性剤として作用するアルコールを添加してもよい。アル
コールは、表面活性剤として作用し、エッチングによる
反応生成気体の気泡を瞬時にエッチング表面から除去
し、均一に、かつ効率良く多孔質Ｓｉの選択エッチング
が可能となる。
グ方法は、結晶Ｓｉに対してはエッチング作用を持たな
い弗酸、あるいはバッファード弗酸を用いるものであ
る。このエッチングにおいては、さらに酸化剤として作
用する過酸化水素を添加しても良い。過酸化水素は、酸
化剤として作用し、過酸化水素の比率を変えることによ
り反応速度を制御することが可能である。また、表面活
性剤として作用するアルコールを添加してもよい。アル
コールは、表面活性剤として作用し、エッチングによる
反応生成気体の気泡を瞬時にエッチング表面から除去
し、均一に、かつ効率良く多孔質Ｓｉの選択エッチング
が可能となる。
【００２６】図２に、多孔質Ｓｉと非多孔質である単結
晶Ｓｉをバッファード弗酸とアルコールと過酸化水素水
との混合液に撹はんすることなしに浸潤したときのエッ
チングされた多孔質Ｓｉと単結晶Ｓｉの厚みのエッチン
グ時間依存性を示す。具体的に多孔質化及びエッチング
工程について説明する。
晶Ｓｉをバッファード弗酸とアルコールと過酸化水素水
との混合液に撹はんすることなしに浸潤したときのエッ
チングされた多孔質Ｓｉと単結晶Ｓｉの厚みのエッチン
グ時間依存性を示す。具体的に多孔質化及びエッチング
工程について説明する。
【００２７】多孔質Ｓｉは単結晶Ｓｉを陽極化成によっ
て作成し、その条件を以下にしめす。陽極化成によって
形成する多孔質Ｓｉの出発材料は、単結晶Ｓｉに限定さ
れるものではなく、他の結晶構造のＳｉでも可能であ
る。 印加電圧： ２．６（Ｖ） 電流密度： ３０（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１ 時間： ２．４（時間） 多孔質Ｓｉの厚み： ３００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） 上記条件により作成した多孔質Ｓｉを室温においてバッ
ファード弗酸（４．５％ＨＦ＋３６％ＮＨ4 Ｆ＋Ｈ
2 Ｏ）とアルコールと３０％過酸化水素水との混合液
（１０：６：５０）（白丸）に撹はんすることなしに浸
潤した。のちに、該多孔質Ｓｉの厚みの減少を測定し
た。多孔質Ｓｉは急速にエッチングされ、４０分ほどで
８３μｍ、更に、１２０分経過させると１４０μｍも、
高度の表面性を有して、均一にエッチングされた。エッ
チング速度は溶液濃度及び、温度に依存する。
て作成し、その条件を以下にしめす。陽極化成によって
形成する多孔質Ｓｉの出発材料は、単結晶Ｓｉに限定さ
れるものではなく、他の結晶構造のＳｉでも可能であ
る。 印加電圧： ２．６（Ｖ） 電流密度： ３０（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１ 時間： ２．４（時間） 多孔質Ｓｉの厚み： ３００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） 上記条件により作成した多孔質Ｓｉを室温においてバッ
ファード弗酸（４．５％ＨＦ＋３６％ＮＨ4 Ｆ＋Ｈ
2 Ｏ）とアルコールと３０％過酸化水素水との混合液
（１０：６：５０）（白丸）に撹はんすることなしに浸
潤した。のちに、該多孔質Ｓｉの厚みの減少を測定し
た。多孔質Ｓｉは急速にエッチングされ、４０分ほどで
８３μｍ、更に、１２０分経過させると１４０μｍも、
高度の表面性を有して、均一にエッチングされた。エッ
チング速度は溶液濃度及び、温度に依存する。
【００２８】既に述べたように、特に、アルコールを添
加することによって、エッチングによる反応生成気体の
気泡を、瞬時にエッチング表面から、撹はんすることな
く、除去でき、均一にかつ効率よく多孔質Ｓｉをエッチ
ングすることができる。また特に、過酸化水素水を添加
することによって、Ｓｉの酸化を増速し、反応速度を無
添加にくらべて増速することが可能となり、更に過酸化
水素水の比率を変えることにより、その反応速度を制御
することができる。
加することによって、エッチングによる反応生成気体の
気泡を、瞬時にエッチング表面から、撹はんすることな
く、除去でき、均一にかつ効率よく多孔質Ｓｉをエッチ
ングすることができる。また特に、過酸化水素水を添加
することによって、Ｓｉの酸化を増速し、反応速度を無
添加にくらべて増速することが可能となり、更に過酸化
水素水の比率を変えることにより、その反応速度を制御
することができる。
【００２９】また、５００μｍ厚の非多孔質Ｓｉを室温
においてバッファード弗酸（４．５％ＨＦ＋３６％ＮＨ
4 Ｆ＋Ｈ2 Ｏ）とアルコールと３０％過酸化水素水との
混合液（１０：６：５０）（黒丸）に撹はんすることな
しに浸潤した。のちに、非多孔質Ｓｉの厚みの減少を測
定した。非多孔質Ｓｉは、１２０分経過した後にも、１
００オングストローム以下しかエッチングされなかっ
た。
においてバッファード弗酸（４．５％ＨＦ＋３６％ＮＨ
4 Ｆ＋Ｈ2 Ｏ）とアルコールと３０％過酸化水素水との
混合液（１０：６：５０）（黒丸）に撹はんすることな
しに浸潤した。のちに、非多孔質Ｓｉの厚みの減少を測
定した。非多孔質Ｓｉは、１２０分経過した後にも、１
００オングストローム以下しかエッチングされなかっ
た。
【００３０】以上説明したエッチング液によるエッチン
グ後の多孔質Ｓｉと非多孔質Ｓｉを水洗し、その表面を
二次イオンにより微量分析したところ何等不純物は検出
されなかった。本発明に用いられるアルコールはエチル
アルコールのほか、イソプロピルアルコールなど製造工
程等に実用上差し支えなく、さらに上記アルコール添加
効果を望むことのできるアルコールを用いることができ
る。
グ後の多孔質Ｓｉと非多孔質Ｓｉを水洗し、その表面を
二次イオンにより微量分析したところ何等不純物は検出
されなかった。本発明に用いられるアルコールはエチル
アルコールのほか、イソプロピルアルコールなど製造工
程等に実用上差し支えなく、さらに上記アルコール添加
効果を望むことのできるアルコールを用いることができ
る。
【００３１】本発明者は多孔質層の熱処理による構造の
変化を雰囲気等をかえて詳細に高分解能走査型電子顕微
鏡等を用いて、観察したところ、非酸化性雰囲気、ない
しは、真空中での熱処理により多孔質の表面の孔の数
が、条件によりその進行に差異はあるが、例えば、図３
に示すように、時間とともに減少し、ついには消失して
いまい、その結果、平滑な表面を有する単結晶薄層が形
成されることを知見するに至った。これは、陽極化成処
理より形成された多孔質化したＳｉ基板の表面、及び、
その近傍部分が、熱処理される結果、その表面エネルギ
ーを下げるべく、孔を消失し、表面を平滑化するために
非多孔質単結晶薄層が形成される。
変化を雰囲気等をかえて詳細に高分解能走査型電子顕微
鏡等を用いて、観察したところ、非酸化性雰囲気、ない
しは、真空中での熱処理により多孔質の表面の孔の数
が、条件によりその進行に差異はあるが、例えば、図３
に示すように、時間とともに減少し、ついには消失して
いまい、その結果、平滑な表面を有する単結晶薄層が形
成されることを知見するに至った。これは、陽極化成処
理より形成された多孔質化したＳｉ基板の表面、及び、
その近傍部分が、熱処理される結果、その表面エネルギ
ーを下げるべく、孔を消失し、表面を平滑化するために
非多孔質単結晶薄層が形成される。
【００３２】この表面の平滑な非多孔質単結晶層は、基
板の方位を継承した単結晶層であることが、ＲＨＥＥＤ
や電子線チャネリングパターンにより確認された。本現
象は、温度が上昇、圧力の低下に伴い、促進される。こ
こでいう非酸化性の雰囲気とは、熱処理中に多孔質層表
面に酸化層が形成されない雰囲気をいい、より好ましく
は、還元性の雰囲気がよく、例えば水素を含む雰囲気、
ないしは、水素雰囲気が挙げられる。熱処理の温度は、
雰囲気の組成、圧力により異なるが、概ね、３００℃以
上、より好ましくは５００℃以上、融点以下である。ま
た、圧力は、還元性が強いほど高い圧力でも平滑化が促
進されるが、概ね大気圧以下、より好ましくは、２００
Ｔｏｒｒ以下で、下限は特にない。又超高真空は特に必
要としない。また、本発明でいう、真空中とは、反応槽
に漏れがない状態で雰囲気ガスを導入せず、１×１０-3
Ｔｏｒｒ以下、より好ましくは、１×１０-5Ｔｏｒｒ以
下の圧力に保ったものをいう。
板の方位を継承した単結晶層であることが、ＲＨＥＥＤ
や電子線チャネリングパターンにより確認された。本現
象は、温度が上昇、圧力の低下に伴い、促進される。こ
こでいう非酸化性の雰囲気とは、熱処理中に多孔質層表
面に酸化層が形成されない雰囲気をいい、より好ましく
は、還元性の雰囲気がよく、例えば水素を含む雰囲気、
ないしは、水素雰囲気が挙げられる。熱処理の温度は、
雰囲気の組成、圧力により異なるが、概ね、３００℃以
上、より好ましくは５００℃以上、融点以下である。ま
た、圧力は、還元性が強いほど高い圧力でも平滑化が促
進されるが、概ね大気圧以下、より好ましくは、２００
Ｔｏｒｒ以下で、下限は特にない。又超高真空は特に必
要としない。また、本発明でいう、真空中とは、反応槽
に漏れがない状態で雰囲気ガスを導入せず、１×１０-3
Ｔｏｒｒ以下、より好ましくは、１×１０-5Ｔｏｒｒ以
下の圧力に保ったものをいう。
【００３３】また、本現象は多孔質表面が清浄な状態で
熱処理することでその進行が開始するのであって、多孔
質化したＳｉ基板表面に自然酸化膜が形成されている場
合には、熱処理に先立って、これを弗酸によるエッチン
グ等で除去しておくことにより、表面の平滑化がより促
進される。
熱処理することでその進行が開始するのであって、多孔
質化したＳｉ基板表面に自然酸化膜が形成されている場
合には、熱処理に先立って、これを弗酸によるエッチン
グ等で除去しておくことにより、表面の平滑化がより促
進される。
【００３４】図１（ｂ）に示すように、もう一つのＳｉ
基板３を用意して、表面に酸化層４を形成した後、多孔
質Ｓｉ基板上１の単結晶Ｓｉ層２の表面に、酸化層４を
表面に持つＳｉ基板３を貼りつける。この貼り付け工程
は、洗浄した表面同士を密着させ、その後酸素雰囲気あ
るいは、窒素雰囲気中で加熱する。
基板３を用意して、表面に酸化層４を形成した後、多孔
質Ｓｉ基板上１の単結晶Ｓｉ層２の表面に、酸化層４を
表面に持つＳｉ基板３を貼りつける。この貼り付け工程
は、洗浄した表面同士を密着させ、その後酸素雰囲気あ
るいは、窒素雰囲気中で加熱する。
【００３５】前記貼り合わせ工程に先立って、非多孔質
単結晶シリコン層２表面に酸化層６を形成してＳｉ基板
と貼り合わせてもよい。酸化層６は、最終的な活性層で
ある単結晶シリコン層２の界面準位を低減させるために
形成する。この場合、もう一つのＳｉ基板の表面には酸
化層を形成してあってもよいし、なくてもよい。
単結晶シリコン層２表面に酸化層６を形成してＳｉ基板
と貼り合わせてもよい。酸化層６は、最終的な活性層で
ある単結晶シリコン層２の界面準位を低減させるために
形成する。この場合、もう一つのＳｉ基板の表面には酸
化層を形成してあってもよいし、なくてもよい。
【００３６】図１（ｃ）に示すように、必要に応じて、
エッチング防止膜として、Ｓｉ3 Ｎ4 層５を堆積して、
貼り合せた２枚のシリコンウエハー全体を被覆して、多
孔質シリコン基板の多孔質表面上のＳｉ3 Ｎ4 層を除去
する。他のエッチング防止膜としてＳｉ3 Ｎ4 層の代わ
りに、アピエゾンワックスを用いても良い。この後に、
多孔質Ｓｉ基板１を全部エッチングしてＳｉＯ2 上に薄
膜化した単結晶シリコン層２を残存させ形成する。
エッチング防止膜として、Ｓｉ3 Ｎ4 層５を堆積して、
貼り合せた２枚のシリコンウエハー全体を被覆して、多
孔質シリコン基板の多孔質表面上のＳｉ3 Ｎ4 層を除去
する。他のエッチング防止膜としてＳｉ3 Ｎ4 層の代わ
りに、アピエゾンワックスを用いても良い。この後に、
多孔質Ｓｉ基板１を全部エッチングしてＳｉＯ2 上に薄
膜化した単結晶シリコン層２を残存させ形成する。
【００３７】また、前記エッチングに先立って、多孔質
Ｓｉ基板１を裏面側から、研削、ないしは、研磨等の機
械加工によりあらかじめ薄層化しておいてもよい。特に
Ｓｉ基板を全部多孔質化しない場合には、多孔質層が露
出するまで、機械加工により薄層化することが好まし
い。
Ｓｉ基板１を裏面側から、研削、ないしは、研磨等の機
械加工によりあらかじめ薄層化しておいてもよい。特に
Ｓｉ基板を全部多孔質化しない場合には、多孔質層が露
出するまで、機械加工により薄層化することが好まし
い。
【００３８】図１（ｃ）には本発明で得られる半導体基
材が示される。すなわち、図１（ｂ）に於けるエッチン
グ防止膜としてのＳｉ3 Ｎ4 層５を除去することによっ
て、ＳｉＯ2 を介した絶縁物基板３上に結晶性がシリコ
ンウエハーと同等な単結晶Ｓｉ層２が平坦に、しかも均
一に薄層化されて、ウエハー全域に、大面積に形成され
る。この後、必要に応じて、単結晶Ｓｉ層より、エピタ
キシャル成長を行なって、単結晶薄層の厚さをましても
よい。この成長法は、ＣＶＤ法、スパッタ法、液相成長
法、固相成長法等いづれの方法でも構わない。
材が示される。すなわち、図１（ｂ）に於けるエッチン
グ防止膜としてのＳｉ3 Ｎ4 層５を除去することによっ
て、ＳｉＯ2 を介した絶縁物基板３上に結晶性がシリコ
ンウエハーと同等な単結晶Ｓｉ層２が平坦に、しかも均
一に薄層化されて、ウエハー全域に、大面積に形成され
る。この後、必要に応じて、単結晶Ｓｉ層より、エピタ
キシャル成長を行なって、単結晶薄層の厚さをましても
よい。この成長法は、ＣＶＤ法、スパッタ法、液相成長
法、固相成長法等いづれの方法でも構わない。
【００３９】こうして得られた半導体基材は、絶縁分離
された電子素子作製という点から見ても好適に使用する
ことができる。
された電子素子作製という点から見ても好適に使用する
ことができる。
【００４０】
【実施例】以下、具体的な実施例によって本発明を説明
する。 （実施例１） ２００ミクロンの厚みを持ったＰ型（１００）単結晶Ｓ
ｉ基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、５ｍＡ／ｃｍ2 であった。こ
の時の多孔質化速度は、０．９μｍ／ｍｉｎ．であり２
００ミクロンの厚みを持ったＰ型（１００）Ｓｉ基板全
体は、２２３分で多孔質化された。
する。 （実施例１） ２００ミクロンの厚みを持ったＰ型（１００）単結晶Ｓ
ｉ基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、５ｍＡ／ｃｍ2 であった。こ
の時の多孔質化速度は、０．９μｍ／ｍｉｎ．であり２
００ミクロンの厚みを持ったＰ型（１００）Ｓｉ基板全
体は、２２３分で多孔質化された。
【００４１】該多孔質化されたＳｉ基板を水素雰囲気中
で熱処理して、表面に平滑な層を得た。熱処理条件は以
下のとおりとした。 温度： ９５０℃ 圧力： ８０Ｔｏｒｒ 時間： ２５分 この表面の平滑な層を高分解能走査型電子顕微鏡、ＲＨ
ＥＥＤにより観察したところ、基板と同方位の厚さ２０
ｎｍの単結晶薄層が形成されていた。
で熱処理して、表面に平滑な層を得た。熱処理条件は以
下のとおりとした。 温度： ９５０℃ 圧力： ８０Ｔｏｒｒ 時間： ２５分 この表面の平滑な層を高分解能走査型電子顕微鏡、ＲＨ
ＥＥＤにより観察したところ、基板と同方位の厚さ２０
ｎｍの単結晶薄層が形成されていた。
【００４２】次に、この単結晶薄層の表面に、表面に５
０００オングストロームの酸化層を形成したもう一方の
Ｓｉ基板を重ねあわせ、酸素雰囲気中で８００℃、０．
５時間加熱することにより、両者のＳｉ基板は、強固に
接合された。減圧ＣＶＤ法によってＳｉ3 Ｎ4 を０．１
μｍ堆積して、貼りあわせた２枚のＳｉ基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。
０００オングストロームの酸化層を形成したもう一方の
Ｓｉ基板を重ねあわせ、酸素雰囲気中で８００℃、０．
５時間加熱することにより、両者のＳｉ基板は、強固に
接合された。減圧ＣＶＤ法によってＳｉ3 Ｎ4 を０．１
μｍ堆積して、貼りあわせた２枚のＳｉ基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。
【００４３】その後、該貼り合わせた基板をバッファー
ド弗酸とアルコールと過酸化水素水との混合液（１０：
６：５０）で撹はんすることなく選択エッチングする。
２０５分後には、単結晶Ｓｉ層だけがエッチングされず
に残り、単結晶Ｓｉをエッチ・ストップの材料として、
多孔質Ｓｉ基板は選択エッチングされ、完全に除去され
た。Ｓｉ3 Ｎ4 層を除去した後には、ＳｉＯ2 上に薄膜
単結晶Ｓｉ層が形成できた。透過電子顕微鏡による断面
観察の結果、Ｓｉ層には新たな結晶欠陥は導入されてお
らず、良好な結晶性が維持されていることが確認され
た。 （実施例２） ２００ミクロンの厚みを持ったＰ型（１００）単結晶Ｓ
ｉ基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、１００ｍＡ／ｃｍ2 であっ
た。この時の多孔質化速度は、８．４μｍ／ｍｉｎ．で
あり２００ミクロンの厚みを持ったＰ型（１００）Ｓｉ
基板全体は、２４分で多孔質化された。
ド弗酸とアルコールと過酸化水素水との混合液（１０：
６：５０）で撹はんすることなく選択エッチングする。
２０５分後には、単結晶Ｓｉ層だけがエッチングされず
に残り、単結晶Ｓｉをエッチ・ストップの材料として、
多孔質Ｓｉ基板は選択エッチングされ、完全に除去され
た。Ｓｉ3 Ｎ4 層を除去した後には、ＳｉＯ2 上に薄膜
単結晶Ｓｉ層が形成できた。透過電子顕微鏡による断面
観察の結果、Ｓｉ層には新たな結晶欠陥は導入されてお
らず、良好な結晶性が維持されていることが確認され
た。 （実施例２） ２００ミクロンの厚みを持ったＰ型（１００）単結晶Ｓ
ｉ基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、１００ｍＡ／ｃｍ2 であっ
た。この時の多孔質化速度は、８．４μｍ／ｍｉｎ．で
あり２００ミクロンの厚みを持ったＰ型（１００）Ｓｉ
基板全体は、２４分で多孔質化された。
【００４４】該多孔質化されたＳｉ基板を水素雰囲気中
で熱処理して、表面に平滑な層を得た。熱処理条件は以
下のとおりとした。 温度： ９５０℃ 圧力： ５０Ｔｏｒｒ 時間： ４５分 この表面の平滑な層を高分解能走査型電子顕微鏡、ＲＨ
ＥＥＤにより観察したところ、基板と同方位の厚さ５０
ｎｍの非多孔質単結晶薄層が形成されていた。
で熱処理して、表面に平滑な層を得た。熱処理条件は以
下のとおりとした。 温度： ９５０℃ 圧力： ５０Ｔｏｒｒ 時間： ４５分 この表面の平滑な層を高分解能走査型電子顕微鏡、ＲＨ
ＥＥＤにより観察したところ、基板と同方位の厚さ５０
ｎｍの非多孔質単結晶薄層が形成されていた。
【００４５】次に、このエピタキシャル層を１０ｎｍ酸
化した表面に、表面に５０００オングストロームの酸化
層を形成したもう一方のＳｉ基板を重ねあわせ、酸素雰
囲気中で９００℃、０．５時間加熱することにより、両
者のＳｉ基板は、強固に接合された。
化した表面に、表面に５０００オングストロームの酸化
層を形成したもう一方のＳｉ基板を重ねあわせ、酸素雰
囲気中で９００℃、０．５時間加熱することにより、両
者のＳｉ基板は、強固に接合された。
【００４６】減圧ＣＶＤ法によってＳｉ3 Ｎ4 を０．１
μｍ堆積して、貼りあわせた２枚のＳｉ基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。前述したように通常のＳｉ単結晶
のＫＯＨ ６Ｍ溶液に対するエッチング速度は、約毎分
１ミクロン弱程度であるが、多孔質層のエッチング速度
はその百倍ほど増速される。すなわち、２００ミクロン
の厚みをもった多孔質化されＳｉ基板は、２分で除去さ
れた。Ｓｉ3 Ｎ4 層を除去した後には、ＳｉＯ2 上に良
好な結晶性を有する単結晶Ｓｉ層が形成できた。 （実施例３） ２００ミクロンの厚みを持ったＰ型（１００）単結晶Ｓ
ｉ基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、１００ｍＡ／ｃｍ2 であっ
た。
μｍ堆積して、貼りあわせた２枚のＳｉ基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。前述したように通常のＳｉ単結晶
のＫＯＨ ６Ｍ溶液に対するエッチング速度は、約毎分
１ミクロン弱程度であるが、多孔質層のエッチング速度
はその百倍ほど増速される。すなわち、２００ミクロン
の厚みをもった多孔質化されＳｉ基板は、２分で除去さ
れた。Ｓｉ3 Ｎ4 層を除去した後には、ＳｉＯ2 上に良
好な結晶性を有する単結晶Ｓｉ層が形成できた。 （実施例３） ２００ミクロンの厚みを持ったＰ型（１００）単結晶Ｓ
ｉ基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、１００ｍＡ／ｃｍ2 であっ
た。
【００４７】この時の多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板全体は、２４分で多孔質化された。該多孔
質化されたＳｉ基板を１．５％希弗酸で洗浄した後、た
だちにアルゴン雰囲気中で熱処理して、表面に平滑な層
を得た。熱処理条件は以下のとおりとした。
ｉｎ．であり２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板全体は、２４分で多孔質化された。該多孔
質化されたＳｉ基板を１．５％希弗酸で洗浄した後、た
だちにアルゴン雰囲気中で熱処理して、表面に平滑な層
を得た。熱処理条件は以下のとおりとした。
【００４８】 温度： ９５０℃ 圧力： １Ｔｏｒｒ 時間： ６０分 この表面の平滑な層を高分解能走査型電子顕微鏡、ＲＨ
ＥＥＤにより観察したところ、基板と同方位の厚さ２０
ｎｍの単結晶薄層が形成されていた。
ＥＥＤにより観察したところ、基板と同方位の厚さ２０
ｎｍの単結晶薄層が形成されていた。
【００４９】該単結晶薄層表面に、表面に５０００オン
グストロームの酸化層を形成したもう一方のＳｉ基板を
重ねあわせ、酸素雰囲気中で８００℃、０．５時間加熱
することにより、両者のＳｉ基板は、強固に接合され
た。減圧ＣＶＤ法によってＳｉ3 Ｎ4 を０．１μｍ堆積
して、貼りあわせた２枚のＳｉ基板を被覆して、多孔質
基板上の窒化膜のみを反応性イオンエッチングによって
除去する。
グストロームの酸化層を形成したもう一方のＳｉ基板を
重ねあわせ、酸素雰囲気中で８００℃、０．５時間加熱
することにより、両者のＳｉ基板は、強固に接合され
た。減圧ＣＶＤ法によってＳｉ3 Ｎ4 を０．１μｍ堆積
して、貼りあわせた２枚のＳｉ基板を被覆して、多孔質
基板上の窒化膜のみを反応性イオンエッチングによって
除去する。
【００５０】前述したように通常のＳｉ単結晶のフッ硝
酸酢酸溶液に対するエッチング速度は、約毎分１ミクロ
ン弱程度（フッ硝酸酢酸溶液１：３：８）であるが、多
孔質層のエッチング速度はその百倍ほど増速される。す
なわち、２００ミクロンの厚みをもった多孔質化された
Ｓｉ基板は、２分で除去された。Ｓｉ3 Ｎ4 層を除去し
た後には、ＳｉＯ2 上に単結晶Ｓｉ層が形成できた。
酸酢酸溶液に対するエッチング速度は、約毎分１ミクロ
ン弱程度（フッ硝酸酢酸溶液１：３：８）であるが、多
孔質層のエッチング速度はその百倍ほど増速される。す
なわち、２００ミクロンの厚みをもった多孔質化された
Ｓｉ基板は、２分で除去された。Ｓｉ3 Ｎ4 層を除去し
た後には、ＳｉＯ2 上に単結晶Ｓｉ層が形成できた。
【００５１】また、Ｓｉ3 Ｎ4 層の代わりに、アピエゾ
ンワックスを被覆した場合にも同様の効果があり、多孔
質化されたＳｉ基板のみを完全に除去し得た。 （実施例４） ３００ミクロンの厚みを持ったＰ型（１００）単結晶Ｓ
ｉ基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、５ｍＡ／ｃｍ2 であった。こ
の時の多孔質化速度は、０．９μｍ／ｍｉｎ．であり３
００ミクロンの厚みを持ったＰ型（１００）Ｓｉ基板の
表面を３０μｍ多孔質化した。
ンワックスを被覆した場合にも同様の効果があり、多孔
質化されたＳｉ基板のみを完全に除去し得た。 （実施例４） ３００ミクロンの厚みを持ったＰ型（１００）単結晶Ｓ
ｉ基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、５ｍＡ／ｃｍ2 であった。こ
の時の多孔質化速度は、０．９μｍ／ｍｉｎ．であり３
００ミクロンの厚みを持ったＰ型（１００）Ｓｉ基板の
表面を３０μｍ多孔質化した。
【００５２】該多孔質化されたＳｉ基板を水素雰囲気中
で熱処理して、表面に平滑な層を得た。熱処理条件は以
下のとおりとした。 温度： ９５０℃ 圧力： ６０Ｔｏｒｒ 時間： ２５分 この表面の平滑な層を高分解能走査型電子顕微鏡、ＲＨ
ＥＥＤにより観察したところ、基板と同方位の厚さ３０
ｎｍの単結晶薄層が形成されていた。この単結晶薄層を
１００オングストローム酸化した表面に、表面に５００
０オングストロームの酸化層を形成したもう一方のＳｉ
基板を密着させ、７００℃、０．５時間加熱することに
より、両者のＳｉ基板は、強固に接合された。
で熱処理して、表面に平滑な層を得た。熱処理条件は以
下のとおりとした。 温度： ９５０℃ 圧力： ６０Ｔｏｒｒ 時間： ２５分 この表面の平滑な層を高分解能走査型電子顕微鏡、ＲＨ
ＥＥＤにより観察したところ、基板と同方位の厚さ３０
ｎｍの単結晶薄層が形成されていた。この単結晶薄層を
１００オングストローム酸化した表面に、表面に５００
０オングストロームの酸化層を形成したもう一方のＳｉ
基板を密着させ、７００℃、０．５時間加熱することに
より、両者のＳｉ基板は、強固に接合された。
【００５３】この多孔質基板を裏面より、通常のウエハ
のラッピング工程により、２７５μｍ削り、多孔質シリ
コンを露出させた。減圧ＣＶＤ法によってＳｉ3 Ｎ4 を
０．１μｍ堆積して、貼りあわせた２枚のＳｉ基板を被
覆して、多孔質基板上の窒化膜のみを反応性イオンエッ
チングによって除去する。
のラッピング工程により、２７５μｍ削り、多孔質シリ
コンを露出させた。減圧ＣＶＤ法によってＳｉ3 Ｎ4 を
０．１μｍ堆積して、貼りあわせた２枚のＳｉ基板を被
覆して、多孔質基板上の窒化膜のみを反応性イオンエッ
チングによって除去する。
【００５４】その後、該貼り合わせた基板をバッファー
ド弗酸とアルコールと過酸化水素水との混合液（１０：
６：５０）で撹はんすることなく選択エッチングする。
３０分後には、単結晶Ｓｉ層だけがエッチングされずに
残り、単結晶Ｓｉをエッチ・ストップの材料として、多
孔質Ｓｉは選択エッチングされ、完全に除去された。Ｓ
ｉ3 Ｎ4 層を除去した後には、ＳｉＯ2 上に単結晶Ｓｉ
層が形成できた。
ド弗酸とアルコールと過酸化水素水との混合液（１０：
６：５０）で撹はんすることなく選択エッチングする。
３０分後には、単結晶Ｓｉ層だけがエッチングされずに
残り、単結晶Ｓｉをエッチ・ストップの材料として、多
孔質Ｓｉは選択エッチングされ、完全に除去された。Ｓ
ｉ3 Ｎ4 層を除去した後には、ＳｉＯ2 上に単結晶Ｓｉ
層が形成できた。
【００５５】また、Ｓｉ3 Ｎ4 層の代わりに、アピエゾ
ンワックスを被覆した場合にも同様の効果があり、多孔
質化されたＳｉ基板のみを完全に除去し得た。 （実施例５） ２００ミクロンの厚みを持ったＰ型（１００）単結晶Ｓ
ｉ基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、１００ｍＡ／ｃｍ2 であっ
た。この時の多孔質化速度は、８．４μｍ／ｍｉｎ．で
あり２００ミクロンの厚みを持ったＰ型（１００）Ｓｉ
基板全体は、２４分で多孔質化された。
ンワックスを被覆した場合にも同様の効果があり、多孔
質化されたＳｉ基板のみを完全に除去し得た。 （実施例５） ２００ミクロンの厚みを持ったＰ型（１００）単結晶Ｓ
ｉ基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、１００ｍＡ／ｃｍ2 であっ
た。この時の多孔質化速度は、８．４μｍ／ｍｉｎ．で
あり２００ミクロンの厚みを持ったＰ型（１００）Ｓｉ
基板全体は、２４分で多孔質化された。
【００５６】該多孔質化されたＳｉ基板を水素雰囲気中
で熱処理して、表面に平滑な層を得た。熱処理条件は以
下のとおりとした。 温度： ９５０℃ 圧力： ７６０Ｔｏｒｒ 時間： ８０分 この表面の平滑な層を高分解能走査型電子顕微鏡、ＲＨ
ＥＥＤにより観察したところ、基板と同方位の厚さ２０
ｎｍの単結晶薄層が形成されていた。この単結晶薄層の
表面に、表面に５０００オングストロームの酸化層を形
成したもう一方のＳｉ基板を密着させ、７００℃、０．
５時間加熱することにより、両者のＳｉ基板は、強固に
接合された。
で熱処理して、表面に平滑な層を得た。熱処理条件は以
下のとおりとした。 温度： ９５０℃ 圧力： ７６０Ｔｏｒｒ 時間： ８０分 この表面の平滑な層を高分解能走査型電子顕微鏡、ＲＨ
ＥＥＤにより観察したところ、基板と同方位の厚さ２０
ｎｍの単結晶薄層が形成されていた。この単結晶薄層の
表面に、表面に５０００オングストロームの酸化層を形
成したもう一方のＳｉ基板を密着させ、７００℃、０．
５時間加熱することにより、両者のＳｉ基板は、強固に
接合された。
【００５７】減圧ＣＶＤ法によってＳｉ3 Ｎ4 を０．１
μｍ堆積して、貼りあわせた２枚のＳｉ基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。前述したように通常のＳｉ単結晶
のフッ硝酸酢酸溶液に対するエッチング速度は、約毎分
１ミクロン弱程度（フッ硝酸酢酸溶液１：３：８）であ
るが、多孔質層のエッチング速度はその百倍ほど増速さ
れる。すなわち、２００ミクロンの厚みをもった多孔質
化されたＳｉ基板は、２分で除去された。Ｓｉ3 Ｎ4 層
を除去した後には、ＳｉＯ2 上に単結晶Ｓｉ層が形成で
きた。
μｍ堆積して、貼りあわせた２枚のＳｉ基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。前述したように通常のＳｉ単結晶
のフッ硝酸酢酸溶液に対するエッチング速度は、約毎分
１ミクロン弱程度（フッ硝酸酢酸溶液１：３：８）であ
るが、多孔質層のエッチング速度はその百倍ほど増速さ
れる。すなわち、２００ミクロンの厚みをもった多孔質
化されたＳｉ基板は、２分で除去された。Ｓｉ3 Ｎ4 層
を除去した後には、ＳｉＯ2 上に単結晶Ｓｉ層が形成で
きた。
【００５８】次に通常用いるＣＶＤ法を用いて、この単
結晶薄層からエピタキシャル成長させて、単結晶シリコ
ン層の厚さを２μｍにした。成長条件は以下のとおりと
した。 ガス： ＳｉＨ2 Ｃｌ2 ／Ｈ2 ；１／１８０（１／ｍｉｎ．） 温度： １０８０℃ 圧力： ８０Ｔｏｒｒ その結果、ＳｉＯ2 上に厚さ２μｍの単結晶Ｓｉ層が形
成できた。 （実施例６） ２００ミクロンの厚みを持ったＰ型（１００）単結晶Ｓ
ｉ基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、１００ｍＡ／ｃｍ2 であっ
た。
結晶薄層からエピタキシャル成長させて、単結晶シリコ
ン層の厚さを２μｍにした。成長条件は以下のとおりと
した。 ガス： ＳｉＨ2 Ｃｌ2 ／Ｈ2 ；１／１８０（１／ｍｉｎ．） 温度： １０８０℃ 圧力： ８０Ｔｏｒｒ その結果、ＳｉＯ2 上に厚さ２μｍの単結晶Ｓｉ層が形
成できた。 （実施例６） ２００ミクロンの厚みを持ったＰ型（１００）単結晶Ｓ
ｉ基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、１００ｍＡ／ｃｍ2 であっ
た。
【００５９】この時の多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板全体は、２４分で多孔質化された。該多孔
質化されたＳｉ基板を１．５％希弗酸で洗浄した後、た
だちに真空槽中で熱処理して、表面に平滑な層を得た。
熱処理条件は以下のとおりとした。
ｉｎ．であり２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板全体は、２４分で多孔質化された。該多孔
質化されたＳｉ基板を１．５％希弗酸で洗浄した後、た
だちに真空槽中で熱処理して、表面に平滑な層を得た。
熱処理条件は以下のとおりとした。
【００６０】 温度： ９５０℃ 圧力： １×１０-8Ｔｏｒｒ 時間： １００分 この表面の平滑な層を高分解能走査型電子顕微鏡、ＲＨ
ＥＥＤにより観察したところ、基板と同方位の厚さ１５
ｎｍの単結晶薄層が形成されていた。
ＥＥＤにより観察したところ、基板と同方位の厚さ１５
ｎｍの単結晶薄層が形成されていた。
【００６１】該単結晶薄層表面に、表面に５０００オン
グストロームの酸化層を形成したもう一方のＳｉ基板を
重ねあわせ、酸素雰囲気中で８００℃、０．５時間加熱
することにより、両者のＳｉ基板は、強固に接合され
た。減圧ＣＶＤ法によってＳｉ3 Ｎ4 を０．１μｍ堆積
して、貼りあわせた２枚のＳｉ基板を被覆して、多孔質
基板上の窒化膜のみを反応性イオンエッチングによって
除去する。
グストロームの酸化層を形成したもう一方のＳｉ基板を
重ねあわせ、酸素雰囲気中で８００℃、０．５時間加熱
することにより、両者のＳｉ基板は、強固に接合され
た。減圧ＣＶＤ法によってＳｉ3 Ｎ4 を０．１μｍ堆積
して、貼りあわせた２枚のＳｉ基板を被覆して、多孔質
基板上の窒化膜のみを反応性イオンエッチングによって
除去する。
【００６２】その後、該貼り合わせた基板をバッファー
ド弗酸とアルコールと過酸化水素水との混合液（１０：
６：５０）で撹はんすることなく選択エッチングする。
２０５分後には、単結晶Ｓｉ層だけがエッチングされず
に残り、単結晶Ｓｉをエッチ・ストップの材料として、
多孔質Ｓｉ基板は選択エッチングされ、完全に除去され
た。Ｓｉ3 Ｎ4 層を除去した後には、ＳｉＯ2 上に薄膜
単結晶Ｓｉ層が形成できた。
ド弗酸とアルコールと過酸化水素水との混合液（１０：
６：５０）で撹はんすることなく選択エッチングする。
２０５分後には、単結晶Ｓｉ層だけがエッチングされず
に残り、単結晶Ｓｉをエッチ・ストップの材料として、
多孔質Ｓｉ基板は選択エッチングされ、完全に除去され
た。Ｓｉ3 Ｎ4 層を除去した後には、ＳｉＯ2 上に薄膜
単結晶Ｓｉ層が形成できた。
【００６３】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。また、Ｓｉ3
Ｎ4 層の代わりに、アピエゾンワックスを被覆した場合
にも同様の効果があり、多孔質化されたＳｉ基板のみを
完全に除去し得た。
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。また、Ｓｉ3
Ｎ4 層の代わりに、アピエゾンワックスを被覆した場合
にも同様の効果があり、多孔質化されたＳｉ基板のみを
完全に除去し得た。
【００６４】
【発明の効果】以上詳述したように、本発明によれば、
絶縁物基板上に結晶性が単結晶ウエハー並に優れた単結
晶半導体層を得るうえで、生産性、均一性、制御性、経
済性の面において卓越した方法を提供することができ
る。
絶縁物基板上に結晶性が単結晶ウエハー並に優れた単結
晶半導体層を得るうえで、生産性、均一性、制御性、経
済性の面において卓越した方法を提供することができ
る。
【００６５】更に本発明によれば、従来のＳＯＩデバイ
スの利点を実現し、応用可能な半導体基材の作製方法を
提供することができる。また、本発明によれば、ＳＯＩ
構造の大規模集積回路を作製する際にも、高価なＳＯＳ
や、ＳＩＭＯＸの代替足り得る半導体基材の作製方法を
提供することができる。
スの利点を実現し、応用可能な半導体基材の作製方法を
提供することができる。また、本発明によれば、ＳＯＩ
構造の大規模集積回路を作製する際にも、高価なＳＯＳ
や、ＳＩＭＯＸの代替足り得る半導体基材の作製方法を
提供することができる。
【００６６】本発明によれば、元々良質な単結晶半導体
基板を出発材料として、陽極化成により多孔質化した
後、非酸化性雰囲気、ないし、真空中で熱処理すること
により、多孔質層表面を非多孔質単結晶層に変質せしめ
た後、下部の多孔質半導体層を除去して酸化層上に移設
させるものであり、シラン等のソースガスを用いること
なく多孔質上に非多孔質単結晶層を形成できるので、経
済性に優れる。また、実施例にも詳細に記述したよう
に、多数処理を短時間に行うことが可能であり、その生
産性と経済性に多大の進歩がある。さらに本発明によれ
ば、極薄単結晶を酸化層上に形成できるので、薄膜を用
いるＳＯＩ回路などにも好適である。
基板を出発材料として、陽極化成により多孔質化した
後、非酸化性雰囲気、ないし、真空中で熱処理すること
により、多孔質層表面を非多孔質単結晶層に変質せしめ
た後、下部の多孔質半導体層を除去して酸化層上に移設
させるものであり、シラン等のソースガスを用いること
なく多孔質上に非多孔質単結晶層を形成できるので、経
済性に優れる。また、実施例にも詳細に記述したよう
に、多数処理を短時間に行うことが可能であり、その生
産性と経済性に多大の進歩がある。さらに本発明によれ
ば、極薄単結晶を酸化層上に形成できるので、薄膜を用
いるＳＯＩ回路などにも好適である。
【図１】本発明の半導体基材の作製方法の工程を説明す
るための模式的断面図である。
るための模式的断面図である。
【図２】多孔質Ｓｉと非多孔質Ｓｉをバッファード弗酸
とアルコールと過酸化水素水の混合液に浸潤した時のエ
ッチング特性図である。
とアルコールと過酸化水素水の混合液に浸潤した時のエ
ッチング特性図である。
【図３】多孔質Ｓｉの熱処理における表面の孔の数密度
の時間変化を示す図である。
の時間変化を示す図である。
１ 多孔質Ｓｉ基板 ２ 非多孔質Ｓｉ単結晶層 ３ Ｓｉ基板 ４ 表面酸化層 ５ Ｓｉ3 Ｎ4 エッチング防止膜 ６ 表面酸化層
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/20 H01L 27/12
Claims (39)
- 【請求項１】 多孔質単結晶半導体層を有する基材を、
非酸化性雰囲気又は真空中で、前記多孔質単結晶半導体
層の融点以下の温度で熱処理することにより、前記多孔
質単結晶半導体層の表面に、非多孔質単結晶半導体層を
形成することを特徴とする半導体基材の作製方法。 - 【請求項２】 前記熱処理は、還元性雰囲気中で行われ
る請求項１に記載の半導体基材の作製方法。 - 【請求項３】 前記熱処理は、水素を含む雰囲気又は水
素雰囲気中で行われる請求項２に記載の半導体基材の作
製方法。 - 【請求項４】 前記熱処理は、大気圧以下の圧力の下で
行われる請求項１〜３のいずれかに記載の半導体基材の
作製方法。 - 【請求項５】 前記熱処理は、２００Ｔｏｒｒ以下の圧
力の下で行われる請求項４に記載の半導体基材の作製方
法。 - 【請求項６】 前記熱処理は、雰囲気ガスを導入せず、
１×１０ -3 Ｔｏｒｒ以下の圧力の下で行われる請求項１
に記載の半導体基材の作製方法。 - 【請求項７】 前記熱処理は、雰囲気ガスを導入せず、
１×１０ -5 Ｔｏｒｒ以下の圧力の下で行われる請求項６
に記載の半導体基材の作製方法。 - 【請求項８】 前記熱処理は、３００℃以上の温度で行
われる請求項１〜７のいずれかに記載の半導体基材の作
製方法。 - 【請求項９】 前記熱処理は、５００℃以上の温度で行
われる請求項８に記載の半導体基材の作製方法。 - 【請求項１０】 前記多孔質単結晶半導体層は、シリコ
ンから成る請求項１〜９のいずれかに記載の半導体基材
の作製方法。 - 【請求項１１】 前記多孔質単結晶半導体層は、Ｐ型シ
リコンから成る請求項１０に記載の半導体基材の作製方
法。 - 【請求項１２】 前記多孔質単結晶半導体層は、非多孔
質単結晶半導体から成る基材の少なくとも一部を陽極化
成により多孔質化することによって形成され る請求項１
〜１１のいずれかに記載の半導体基材の作製方法。 - 【請求項１３】 前記陽極化成は、ＨＦ溶液中で行われ
る請求項１２に記載の半導体基材の作製方法。 - 【請求項１４】 前記熱処理に先立って、前記多孔質単
結晶半導体層の表面を弗酸によって洗浄する請求項１〜
１３のいずれかに記載の半導体基材の作製方法。 - 【請求項１５】 多孔質単結晶半導体層を有する第１の
基材を、非酸化性雰囲気又は真空中で、前記多孔質単結
晶半導体層の融点以下の温度で熱処理することにより、
前記多孔質単結晶半導体層の表面に、非多孔質単結晶半
導体層を形成する工程、前記非多孔質単結晶半導体層が
形成された第１の基材と第２の基材とを酸化層を介し
て、且つ前記非多孔質単結晶半導体層が内側に位置する
多層構造体が得られるように貼り合わせる工程、及び前
記多層構造体から前記多孔質単結晶半導体層を除去する
工程、とを有することを特徴とする半導体基材の作製方
法。 - 【請求項１６】 前記第１の基材の熱処理は、還元性雰
囲気中で行われる請求項１５に記載の半導体基材の作製
方法。 - 【請求項１７】 前記第１の基材の熱処理は、水素を含
む雰囲気又は水素雰囲気中で行われる請求項１６に記載
の半導体基材の作製方法。 - 【請求項１８】 前記第１の基材の熱処理は、大気圧以
下の圧力の下で行われる請求項１５〜１７のいずれかに
記載の半導体基材の作製方法。 - 【請求項１９】 前記第１の基材の熱処理は、２００Ｔ
ｏｒｒ以下の圧力の下で行われる請求項１８に記載の半
導体基材の作製方法。 - 【請求項２０】 前記第１の基材の熱処理は、雰囲気ガ
スを導入せず、１×１０ -3 Ｔｏｒｒ以下の圧力の下で行
われる請求項１５に記載の半導体基材の作製方法。 - 【請求項２１】 前記第１の基材の熱処理は、雰囲気ガ
スを導入せず、１×１０ -5 Ｔｏｒｒ以下の圧力の下で行
われる請求項２０に記載の半導体基材の作製方法。 - 【請求項２２】 前記第１の基材の熱処理は、３００℃
以上の温度で行われ る請求項１５〜２１のいずれかに記
載の半導体基材の作製方法。 - 【請求項２３】 前記第１の基材の熱処理は、５００℃
以上の温度で行われる請求項２２に記載の半導体基材の
作製方法。 - 【請求項２４】 前記多孔質単結晶半導体層は、シリコ
ンから成る請求項１５〜２３のいずれかに記載の半導体
基材の作製方法。 - 【請求項２５】 前記多孔質単結晶半導体層は、Ｐ型シ
リコンから成る請求項２４に記載の半導体基材の作製方
法。 - 【請求項２６】 前記多孔質単結晶半導体層は、非多孔
質単結晶半導体から成る第１の基材の少なくとも一部を
多孔質化することによって形成される請求項１５〜２６
のいずれかに記載の半導体基材の作製方法。 - 【請求項２７】 前記多孔質単結晶半導体層は、非多孔
質単結晶半導体から成る第１の基材を部分的に多孔質化
することによって形成され、前記貼り合わせ工程の後、
多孔質単結晶半導体層を除去する前に、前記第１の基材
の多孔質化されずに残っている領域を除去する工程を有
する請求項２６に記載の半導体基材の作製方法。 - 【請求項２８】 前記第１の基材の多孔質化されずに残
っている領域は、研磨又は研削によって除去される請求
項２７に記載の半導体基材の作製方法。 - 【請求項２９】 前記多孔質化は、陽極化成によって行
われる請求項２６〜２８のいずれかに記載の半導体基材
の作製方法。 - 【請求項３０】 前記第１の基材の熱処理に先立って、
前記多孔質単結晶半導体層の表面を弗酸によって洗浄す
る請求項１５〜２９のいずれかに記載の半導体基材の作
製方法。 - 【請求項３１】 更に前記多孔質単結晶半導体層を除去
した後の、多層構造体の非多孔質単結晶半導体層から単
結晶半導体層をエピタキシャル成長させる請求項１５〜
３０のいずれかに記載の半導体基材の作製方法。 - 【請求項３２】 前記第２の基材は、シリコン基板から
成る請求項１５〜３１のいずれかに記載の半導体基材の
作製方法。 - 【請求項３３】 前記第２の基材及び酸化層は、シリコ
ン基板の表面を酸化することによって形成される請求項
１５〜３１のいずれかに記載の半導体基材の 作製方法。 - 【請求項３４】 前記第１の基材及び酸化層は、多孔質
単結晶半導体層の表面に非多孔質単結晶半導体層が形成
された基材の、非多孔質単結晶半導体層の表面を酸化す
ることによって形成される請求項１５〜３１のいずれか
に記載の半導体基材の作製方法。 - 【請求項３５】 前記酸化層は、第１の酸化層及び第２
の酸化層から成り、前記第１の基材及び第１の酸化層
は、多孔質単結晶半導体層の表面に非多孔質単結晶半導
体層が形成された基材の、非多孔質単結晶半導体層の表
面を酸化することによって形成され、前記第２の基材及
び第２の酸化層は、シリコン基板の表面を酸化すること
によって形成される請求項１５〜３１のいずれかに記載
の半導体基材の作製方法。 - 【請求項３６】 前記多孔質単結晶半導体層の除去は、
エッチングを用いてなされる請求項１５〜３５のいずれ
かに記載の半導体基材の作製方法。 - 【請求項３７】 前記エッチングには、エッチャントと
して弗酸を含有する水溶液が用いられる請求項３６に記
載の半導体基材の作製方法。 - 【請求項３８】 前記貼り合わせの工程は、酸素雰囲気
又は窒素雰囲気中で加熱する処理を含む請求項１５〜３
７のいずれかに記載の半導体基材の作製方法。 - 【請求項３９】 前記請求項１〜３８のいずれかに記載
の方法により作製された半導体基材。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038458A JP2901031B2 (ja) | 1992-01-30 | 1992-01-30 | 半導体基材及びその作製方法 |
| DE69333619T DE69333619T2 (de) | 1992-01-30 | 1993-01-29 | Herstellungsverfahren für Halbleitersubstrate |
| EP00113703A EP1043768B1 (en) | 1992-01-30 | 1993-01-29 | Process for producing semiconductor substrates |
| EP93101413A EP0553852B1 (en) | 1992-01-30 | 1993-01-29 | Process for producing semiconductor substrate |
| DE69333152T DE69333152T2 (de) | 1992-01-30 | 1993-01-29 | Verfahren zur Herstellung eines Halbleitersubstrates |
| DE69334324T DE69334324D1 (de) | 1992-01-30 | 1993-01-29 | Herstellungsverfahren für Halbleitersubstrat |
| EP02009679A EP1251556B1 (en) | 1992-01-30 | 1993-01-29 | Process for producing semiconductor substrate |
| US08/402,975 US5869387A (en) | 1992-01-30 | 1995-03-13 | Process for producing semiconductor substrate by heating to flatten an unpolished surface |
| US09/118,872 US6121117A (en) | 1992-01-30 | 1998-07-20 | Process for producing semiconductor substrate by heat treating |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038458A JP2901031B2 (ja) | 1992-01-30 | 1992-01-30 | 半導体基材及びその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05217893A JPH05217893A (ja) | 1993-08-27 |
| JP2901031B2 true JP2901031B2 (ja) | 1999-06-02 |
Family
ID=12525816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4038458A Expired - Lifetime JP2901031B2 (ja) | 1992-01-30 | 1992-01-30 | 半導体基材及びその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2901031B2 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6146979A (en) | 1997-05-12 | 2000-11-14 | Silicon Genesis Corporation | Pressurized microbubble thin film separation process using a reusable substrate |
| US6221740B1 (en) | 1999-08-10 | 2001-04-24 | Silicon Genesis Corporation | Substrate cleaving tool and method |
| US6263941B1 (en) | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
| US6284631B1 (en) | 1997-05-12 | 2001-09-04 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
| US6291326B1 (en) | 1998-06-23 | 2001-09-18 | Silicon Genesis Corporation | Pre-semiconductor process implant and post-process film separation |
| US6291313B1 (en) | 1997-05-12 | 2001-09-18 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
| US6500732B1 (en) | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
| US6548382B1 (en) | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| US7056808B2 (en) | 1999-08-10 | 2006-06-06 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
| US7776717B2 (en) | 1997-05-12 | 2010-08-17 | Silicon Genesis Corporation | Controlled process and resulting device |
| US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| US8187377B2 (en) | 2002-10-04 | 2012-05-29 | Silicon Genesis Corporation | Non-contact etch annealing of strained layers |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10131249A1 (de) * | 2001-06-28 | 2002-05-23 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material |
-
1992
- 1992-01-30 JP JP4038458A patent/JP2901031B2/ja not_active Expired - Lifetime
Cited By (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291313B1 (en) | 1997-05-12 | 2001-09-18 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
| US6284631B1 (en) | 1997-05-12 | 2001-09-04 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
| US6159824A (en) | 1997-05-12 | 2000-12-12 | Silicon Genesis Corporation | Silicon-on-silicon wafer bonding process using a thin film blister-separation method |
| US6162705A (en) | 1997-05-12 | 2000-12-19 | Silicon Genesis Corporation | Controlled cleavage process and resulting device using beta annealing |
| US6187110B1 (en) | 1997-05-12 | 2001-02-13 | Silicon Genesis Corporation | Device for patterned films |
| US7846818B2 (en) | 1997-05-12 | 2010-12-07 | Silicon Genesis Corporation | Controlled process and resulting device |
| US6245161B1 (en) | 1997-05-12 | 2001-06-12 | Silicon Genesis Corporation | Economical silicon-on-silicon hybrid wafer assembly |
| US6294814B1 (en) | 1997-05-12 | 2001-09-25 | Silicon Genesis Corporation | Cleaved silicon thin film with rough surface |
| US6290804B1 (en) | 1997-05-12 | 2001-09-18 | Silicon Genesis Corporation | Controlled cleavage process using patterning |
| US7371660B2 (en) | 1997-05-12 | 2008-05-13 | Silicon Genesis Corporation | Controlled cleaving process |
| US6155909A (en) | 1997-05-12 | 2000-12-05 | Silicon Genesis Corporation | Controlled cleavage system using pressurized fluid |
| US6790747B2 (en) | 1997-05-12 | 2004-09-14 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
| US7776717B2 (en) | 1997-05-12 | 2010-08-17 | Silicon Genesis Corporation | Controlled process and resulting device |
| US6391740B1 (en) | 1997-05-12 | 2002-05-21 | Silicon Genesis Corporation | Generic layer transfer methodology by controlled cleavage process |
| US6458672B1 (en) | 1997-05-12 | 2002-10-01 | Silicon Genesis Corporation | Controlled cleavage process and resulting device using beta annealing |
| US6486041B2 (en) | 1997-05-12 | 2002-11-26 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
| US7348258B2 (en) | 1997-05-12 | 2008-03-25 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
| US6511899B1 (en) | 1997-05-12 | 2003-01-28 | Silicon Genesis Corporation | Controlled cleavage process using pressurized fluid |
| US7160790B2 (en) | 1997-05-12 | 2007-01-09 | Silicon Genesis Corporation | Controlled cleaving process |
| US6528391B1 (en) | 1997-05-12 | 2003-03-04 | Silicon Genesis, Corporation | Controlled cleavage process and device for patterned films |
| US6146979A (en) | 1997-05-12 | 2000-11-14 | Silicon Genesis Corporation | Pressurized microbubble thin film separation process using a reusable substrate |
| US6558802B1 (en) | 1997-05-12 | 2003-05-06 | Silicon Genesis Corporation | Silicon-on-silicon hybrid wafer assembly |
| US6632724B2 (en) | 1997-05-12 | 2003-10-14 | Silicon Genesis Corporation | Controlled cleaving process |
| US6548382B1 (en) | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| US6890838B2 (en) | 1997-07-18 | 2005-05-10 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| US6291326B1 (en) | 1998-06-23 | 2001-09-18 | Silicon Genesis Corporation | Pre-semiconductor process implant and post-process film separation |
| US6221740B1 (en) | 1999-08-10 | 2001-04-24 | Silicon Genesis Corporation | Substrate cleaving tool and method |
| US7056808B2 (en) | 1999-08-10 | 2006-06-06 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
| US6513564B2 (en) | 1999-08-10 | 2003-02-04 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
| US6500732B1 (en) | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
| US6263941B1 (en) | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
| US8187377B2 (en) | 2002-10-04 | 2012-05-29 | Silicon Genesis Corporation | Non-contact etch annealing of strained layers |
| US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US9356181B2 (en) | 2006-09-08 | 2016-05-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US9640711B2 (en) | 2006-09-08 | 2017-05-02 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US11444221B2 (en) | 2008-05-07 | 2022-09-13 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05217893A (ja) | 1993-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3214631B2 (ja) | 半導体基体及びその作製方法 | |
| US6100165A (en) | Method of manufacturing semiconductor article | |
| US6054363A (en) | Method of manufacturing semiconductor article | |
| JP2608351B2 (ja) | 半導体部材及び半導体部材の製造方法 | |
| JP3112121B2 (ja) | 半導体基材の作製方法および半導体部材 | |
| US6426270B1 (en) | Substrate processing method and method of manufacturing semiconductor substrate | |
| JP3352340B2 (ja) | 半導体基体とその製造方法 | |
| JP2901031B2 (ja) | 半導体基材及びその作製方法 | |
| EP0554795A1 (en) | Semiconductor device substrate and process for preparing the same | |
| JP2994837B2 (ja) | 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板 | |
| CA2220600C (en) | Method of manufacturing semiconductor article | |
| JPH05275329A (ja) | 半導体素子基体とその作製方法 | |
| JP2910001B2 (ja) | 半導体基材及びその作製方法 | |
| JPH05206422A (ja) | 半導体装置及びその作製方法 | |
| JPH10326883A (ja) | 基板及びその作製方法 | |
| JP3293767B2 (ja) | 半導体部材の製造方法 | |
| JP3119384B2 (ja) | 半導体基板及びその作製方法 | |
| JPH04346418A (ja) | 半導体基材の作製方法 | |
| JP3342442B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| JP3112100B2 (ja) | 半導体基材の作製方法 | |
| JP3112101B2 (ja) | 半導体基材の作製方法 | |
| JP3098811B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 | |
| JP3112102B2 (ja) | 半導体装置 | |
| JP3293766B2 (ja) | 半導体部材の製造方法 | |
| JPH07211602A (ja) | 半導体基体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |