JP2009032972A - 貼り合わせウエーハの製造方法 - Google Patents
貼り合わせウエーハの製造方法 Download PDFInfo
- Publication number
- JP2009032972A JP2009032972A JP2007196467A JP2007196467A JP2009032972A JP 2009032972 A JP2009032972 A JP 2009032972A JP 2007196467 A JP2007196467 A JP 2007196467A JP 2007196467 A JP2007196467 A JP 2007196467A JP 2009032972 A JP2009032972 A JP 2009032972A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- oxide film
- bonded
- bonded wafer
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000010408 film Substances 0.000 claims abstract description 93
- 239000010410 layer Substances 0.000 claims abstract description 40
- 238000011282 treatment Methods 0.000 claims abstract description 36
- 239000007789 gas Substances 0.000 claims abstract description 31
- 238000005468 ion implantation Methods 0.000 claims abstract description 26
- 239000010409 thin film Substances 0.000 claims abstract description 24
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 23
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000001257 hydrogen Substances 0.000 claims abstract description 19
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000000926 separation method Methods 0.000 claims abstract description 11
- 239000002344 surface layer Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 46
- 238000010438 heat treatment Methods 0.000 claims description 38
- 230000001590 oxidative effect Effects 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 21
- 238000004140 cleaning Methods 0.000 claims description 16
- 238000005406 washing Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 43
- 230000003647 oxidation Effects 0.000 abstract description 18
- 238000007254 oxidation reaction Methods 0.000 abstract description 18
- 150000002500 ions Chemical class 0.000 abstract description 12
- 230000003746 surface roughness Effects 0.000 abstract description 9
- 235000012431 wafers Nutrition 0.000 description 126
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 238000002474 experimental method Methods 0.000 description 24
- 230000000052 comparative effect Effects 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000005530 etching Methods 0.000 description 13
- 238000013508 migration Methods 0.000 description 10
- 230000005012 migration Effects 0.000 description 10
- 239000013078 crystal Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000005259 measurement Methods 0.000 description 5
- 239000011259 mixed solution Substances 0.000 description 5
- 230000032798 delamination Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- -1 hydrogen ions Chemical class 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000001698 pyrogenic effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
【解決手段】ガスイオンの注入により形成された微小気泡層を有するボンドウエーハと支持基板となるベースウエーハとを接合し、前記微小気泡層を境界としてボンドウエーハを剥離してベースウエーハ上に薄膜を形成するイオン注入剥離法によって貼り合わせウエーハを製造する方法において、ボンドウエーハを剥離後の貼り合わせウエーハを、オゾン水で洗浄した後、水素含有雰囲気下でRTA処理を行い、次に、酸化性ガス雰囲気下で熱処理を行って前記貼り合わせウエーハの表層に熱酸化膜を形成した後、該熱酸化膜の除去を行い、その後、非酸化性ガス雰囲気下で熱処理する。
【選択図】図1
Description
そして、次工程の水素含有雰囲気のRTA処理の際、その不均一な膜厚分布の中で酸化膜が薄い部分が先にエッチングされてシリコン表面が露出したピットが形成され、シリコン表面のエッチングが始まるので、シリコン表面のランダムなエッチングが起こり、特定の結晶方位を消滅させ、シリコン原子のマイグレーションが十分に発生する。
第一工程において形成される酸化膜の厚さをRTO(Rapid Thermal Oxidation)処理で上記範囲のようにすることで、第二工程で、酸化膜のエッチングを確実に行うことができるため、シリコン原子のマイグレーションを十分に発生させることができる。
第二工程での熱処理温度を1100℃以上とすることで、シリコン原子のマイグレーションを効果的に発生させることができる。また、1250℃以下とすることで、SOIウエーハにスリップ転位が発生することを抑制することができ、また、熱処理炉からの重金属の汚染が発生するのを防止することができる。
このように、第四工程の熱処理をAr100%の雰囲気で行うことによって、酸素が混入されていないため、熱処理雰囲気が酸化性になるのを確実に防ぐことができるため、凹状欠陥が発生するのを一層効果的に防止することができる。
このように、第四工程後に、さらに、酸化性ガス雰囲気下で熱処理を行って薄膜の表面に熱酸化膜を形成し、該熱酸化膜を除去する犠牲酸化処理を行う第五工程を行えば、薄膜の厚さを所望の厚さに容易に調整することができる。
上述したように、従来のイオン注入剥離法を用いて作製された貼り合わせウエーハの薄膜(例えば貼り合わせSOIウエーハのSOI層等)について本発明者らが調査を行ったところ、その表面をAFMによって測定すると凹状欠陥が発生していることが判った。この凹状欠陥はデバイスの特性に悪影響を与えてしまう。
(実験1−7)
イオン注入剥離法を用いて作製した貼り合わせウエーハに関し、剥離後の処理と凹状欠陥の関係について調査を行った。
ここでは、貼り合わせSOIウエーハの場合を例に挙げる。まず、以下のように、従来と同様にしてイオン注入剥離法によってSOIウエーハを製造する。すなわち、図2に示すような手順でSOIウエーハを製造する。
図2のイオン注入剥離法において、手順(a)は、2枚のシリコン鏡面ウエーハを準備するものであり、デバイスの仕様に合った支持基板となるベースウエーハ1とSOI層となるボンドウエーハ2を準備する。
ここでは、400nmの厚さとした。
ここでのイオン注入条件は、注入したイオンはH+イオンであり、注入エネルギーは50keV、注入線量は5.0×1016/cm2とした。
この実験においても、通常通り、常温においてウエーハ同士を接着させた。
なお、この実験においては、剥離熱処理は、N2ガス雰囲気下で、500℃、2時間の熱処理とした。
次に、各洗浄後のSOIウエーハに対してSOI層表面処理を行い、これらの処理が終了した後の最終的なSOI表面をAFMで測定し、30μm角のP−V値と凹状欠陥密度を求めた。
また、実験2、3の洗浄条件でSOI層表面に形成された酸化膜の均一性を比較するため、各洗浄後のSOIウエーハを別途作製し、H2100%で1050℃、5secのRTA処理後、酸化膜表面の2μm角をAFMにより測定し、RTA処理中のエッチング作用により形成された酸化膜表面のピット密度を算出した。
一方、実験2と実験3では、前処理の洗浄で表面にほぼ同等の厚さの酸化膜が形成されたが、ピット密度の低い(すなわち、酸化膜厚の均一性が高い)酸化膜が形成された実験2の方は、P−V値はまずまずの値であったが、凹状欠陥密度は実験3に比べて1桁以上高く、凹状欠陥を十分に低減することはできなかった。これに対し、実験3では、P−V値及び凹状欠陥密度ともに十分なレベルが得られた。
一方、洗浄液としてNH4OH/H2O2/H2O混合溶液を用いた実験6、7では、実験6の酸化膜厚が3nmの場合(ピット密度が7.0×106個/cm2の場合)で既に一部の表面に面粗れが全面に発生し、面粗れがない部分を測定しても、P−V値、凹状欠陥密度ともに悪化しており、実験7に至ってはいずれの測定も不可能であった。これは、前記した通り、実験6、7の酸化膜は、比較的酸化膜の膜厚均一性が高い(ピット密度が低い)ため、酸化膜厚が薄い領域が相対的に少なく、酸化膜のエッチングが不十分になり、酸化膜の除去が不完全な部分が発生し、シリコン原子のマイグレーションが十分に発生しなかったことに起因するものと考えられる。
図1に本発明の貼り合わせウエーハの製造方法の工程の流れの一例を示す。なお、イオン注入剥離法を用いて作製した剥離後のSOIウエーハを準備するにあたっては、実験1−7、図2に示したのと同様の手順により準備することができる。
表面に薄膜状のSOI層を有するSOIウエーハに対し、本発明では、まず、オゾン水による洗浄を行うことによって、SOI層表面に薄い酸化膜を形成する。
使用するオゾン水のオゾン濃度は特に限定されないが、例えば、0.1〜50ppmとすることができる。オゾン水の液温は通常の場合は室温が用いられるがこれに限定されるものではない。
ここで、第一工程において、オゾン水による洗浄の後に、必要に応じて、RTO処理を加えることによって、酸化膜の厚さを1〜4nmにすることもできる。酸化膜の厚さを4nm以下にすることで、その後の熱処理によって、面粗れが発生する可能性をなくすことができる。
上記のようにして酸化膜をSOI層の表面に形成した後、第二工程として、水素含有雰囲気下でRTA処理を行う。
このように、水素含有雰囲気下でRTA処理を行うことにより、オゾン水による洗浄で形成された膜厚が不均一な酸化膜は、酸化膜厚が薄い位置(面内のランダムな位置)において酸化膜が先に除去され、その際に露出するシリコン表面のエッチングが生ずるので、結果として、面内のランダム位置においてシリコン表面のエッチングが進み、特定の結晶方位を消滅させ、シリコン原子のマイグレーション効果を十分に得る事ができる。
次に、犠牲酸化処理を行う。すなわち、まず、酸化性ガス雰囲気下で熱処理を行い、SOIウエーハの表層に熱酸化膜を形成した後、その熱酸化膜をHF水溶液等により除去する。
この犠牲酸化処理によって残留するダメージ領域を除去することが可能であるが、そもそも酸化性ガス雰囲気下での熱処理では、イオン注入によるダメージ部に生じた欠陥を成長させる効果もあるため、この第三工程を行った後に、第四工程である非酸化性ガス雰囲気下での熱処理を行うと、第三工程で成長した欠陥やそれに伴う歪みが第四工程でエッチングされ、凹状欠陥が発生してしまう。
第三工程の後、非酸化性ガス雰囲気下で熱処理を行う。
上述したように、第三工程までの工程により、従来、ダメージ部に生じ、成長するはずの欠陥数は極めて減少しており、成長した欠陥、それに伴う歪みの数も当然減少しているため、第四工程で、これらに起因する局部的なエッチングの発生数は極めて抑制される。
上記のような第一工程〜第四工程を行った後、第五工程として、必要に応じて、例えばさらに犠牲酸化処理を行うことによって、SOI層の厚さが所望の厚さとなるように調整することができる。
この犠牲酸化処理自体は、第三工程と同じように、従来と同様の方法とすることができる。
(実施例1)
本発明の貼り合わせSOIウエーハの製造方法を用い、SOIウエーハを製造する。
チョクラルスキー法により作製された結晶方位〈100〉で、導電型がp型で、抵抗率が10Ω・cmのシリコン単結晶インゴットをスライスして、これを加工することによって直径300mmのシリコン鏡面ウエーハを作製した。これらをボンドウエーハとベースウエーハに分け、図2の各手順にしたがって、表面に薄膜状のSOI層を有するSOIウエーハをサンプルとして得た。
その後、第二工程として、H2100%、1150℃の雰囲気中で、30secのRTA処理を行った。
そして、第五工程として、950℃のパイロジェニック酸化を行った後、5%のHF水溶液によってウエーハ表層に形成された熱酸化膜を除去し、SOI層が所望の厚さになるように調整した。
その後、SOIウエーハの表面の面粗さを評価するために、AFMによって30μm角の測定を行い、P−V(Peak to Valley)値と凹状欠陥の密度を評価した。
実施例1において、第一工程におけるSOIウエーハの表面の洗浄を、75℃のNH4OH/H2O2/H2O混合溶液(混合比率は28wt%NH4OH:30wt%H2O2:H2O=1:1:20)によって3分間行った(比較例1)以外は実施例1と同様の条件でSOIウエーハを作製した。そして実施例1と同様の評価を行った。
また、実施例1において、第一工程におけるSOIウエーハの表面の洗浄を、濃度1.5%のHF溶液で行った(比較例2)以外は実施例1と同様の条件でSOIウエーハを作製し、実施例1と同様の評価を行った。
実施例1において、第一工程と第二工程の間に、SOI層表面に厚さ3nm(実施例2)、4nm(実施例3)の酸化膜を形成するためのRTO処理を行った以外は、実施例1と同様の条件でSOIウエーハの作製を行い、そして各々実施例1と同様の評価を行った。
実施例3のSOIウエーハも、第一工程後に形成された酸化膜の厚さは4.0nmであり、また第二工程後の酸化膜表面のピット密度は2.0×108個/cm2であり、その表面は実施例1、2と同様に不均一であることが分かった。そして第五工程後のウエーハ表面のP−V値は2.1nmであり、凹状欠陥密度は4×102個/cm2であり、実施例3のSOIウエーハも実施例1、2のSOIウエーハと同様に表面が平坦であり、また凹状欠陥の少ないものであることが分かった。
Claims (5)
- 少なくとも、ガスイオンの注入により形成された微小気泡層を有するボンドウエーハと支持基板となるベースウエーハとを接合し、前記微小気泡層を境界としてボンドウエーハを剥離してベースウエーハ上に薄膜を形成するイオン注入剥離法によって貼り合わせウエーハを製造する方法において、
前記ボンドウエーハを剥離した後の貼り合わせウエーハを、オゾン水で洗浄する第一工程を行ってから、水素含有雰囲気下でRTA処理する第二工程を行い、次に、酸化性ガス雰囲気下で熱処理を行って前記貼り合わせウエーハの表層に熱酸化膜を形成した後、該熱酸化膜を除去する第三工程を行い、その後、非酸化性ガス雰囲気下で熱処理する第四工程を行うことを特徴とする貼り合わせウエーハの製造方法。 - 前記第一工程において、オゾン水で洗浄した後に、前記薄膜表面に厚さ1nm〜4nmの酸化膜を形成するためのRTO処理を行うことを特徴とする請求項1に記載の貼り合わせウエーハの製造方法。
- 前記第二工程での熱処理において、熱処理温度を1100℃以上1250℃以下とすることを特徴とする請求項1または請求項2に記載の貼り合わせウエーハの製造方法。
- 前記第四工程での熱処理において、前記非酸化性ガス雰囲気をAr100%とすることを特徴とする請求項1ないし請求項3のいずれか一項に記載の貼り合わせウエーハの製造方法。
- 前記第四工程後に、さらに、酸化性ガス雰囲気下で熱処理を行って前記薄膜の表面に熱酸化膜を形成し、該熱酸化膜を除去する第五工程を行うことを特徴とする請求項1ないし請求項4のいずれか一項に記載の貼り合わせウエーハの製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007196467A JP5135935B2 (ja) | 2007-07-27 | 2007-07-27 | 貼り合わせウエーハの製造方法 |
PCT/JP2008/001754 WO2009016795A1 (ja) | 2007-07-27 | 2008-07-03 | 貼り合わせウエーハの製造方法 |
EP08776766.1A EP2175477B1 (en) | 2007-07-27 | 2008-07-03 | Bonded wafer manufacturing method |
CN2008801006440A CN101765901B (zh) | 2007-07-27 | 2008-07-03 | 贴合晶片的制造方法 |
KR1020107001557A KR101462397B1 (ko) | 2007-07-27 | 2008-07-03 | 접합 웨이퍼의 제조 방법 |
US12/452,085 US8173521B2 (en) | 2007-07-27 | 2008-07-03 | Method for manufacturing bonded wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007196467A JP5135935B2 (ja) | 2007-07-27 | 2007-07-27 | 貼り合わせウエーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009032972A true JP2009032972A (ja) | 2009-02-12 |
JP5135935B2 JP5135935B2 (ja) | 2013-02-06 |
Family
ID=40304039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007196467A Active JP5135935B2 (ja) | 2007-07-27 | 2007-07-27 | 貼り合わせウエーハの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8173521B2 (ja) |
EP (1) | EP2175477B1 (ja) |
JP (1) | JP5135935B2 (ja) |
KR (1) | KR101462397B1 (ja) |
CN (1) | CN101765901B (ja) |
WO (1) | WO2009016795A1 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012520579A (ja) * | 2009-03-18 | 2012-09-06 | ソイテック | 「シリコン−オン−インシュレーター」soi型の基板のための表面処理方法 |
JP2012222294A (ja) * | 2011-04-13 | 2012-11-12 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
JP2013084663A (ja) * | 2011-10-06 | 2013-05-09 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウェーハの製造方法 |
WO2013102968A1 (ja) | 2012-01-06 | 2013-07-11 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
WO2013111242A1 (ja) | 2012-01-24 | 2013-08-01 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
JP2014232806A (ja) * | 2013-05-29 | 2014-12-11 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
KR20160134661A (ko) | 2014-03-18 | 2016-11-23 | 신에쯔 한도타이 가부시키가이샤 | 접합웨이퍼의 제조방법 |
KR20180016394A (ko) * | 2015-06-15 | 2018-02-14 | 신에쯔 한도타이 가부시키가이샤 | Soi웨이퍼의 제조방법 |
KR101873203B1 (ko) * | 2011-12-15 | 2018-07-03 | 신에쯔 한도타이 가부시키가이샤 | Soi 웨이퍼의 제조방법 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8252700B2 (en) * | 2009-01-30 | 2012-08-28 | Covalent Materials Corporation | Method of heat treating silicon wafer |
JP5387450B2 (ja) * | 2010-03-04 | 2014-01-15 | 信越半導体株式会社 | Soiウェーハの設計方法及び製造方法 |
JP5387451B2 (ja) * | 2010-03-04 | 2014-01-15 | 信越半導体株式会社 | Soiウェーハの設計方法及び製造方法 |
CN102280387B (zh) * | 2011-08-31 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | Sonos结构和sonos存储器的形成方法 |
CN102280378B (zh) * | 2011-08-31 | 2016-06-29 | 上海华虹宏力半导体制造有限公司 | Sonos结构的形成方法 |
JP6200273B2 (ja) * | 2013-10-17 | 2017-09-20 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
JP6107709B2 (ja) * | 2014-03-10 | 2017-04-05 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
JP6344271B2 (ja) * | 2015-03-06 | 2018-06-20 | 信越半導体株式会社 | 貼り合わせ半導体ウェーハ及び貼り合わせ半導体ウェーハの製造方法 |
JP6473970B2 (ja) * | 2015-10-28 | 2019-02-27 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150905A (ja) * | 1998-09-04 | 2000-05-30 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2000294754A (ja) * | 1999-04-07 | 2000-10-20 | Denso Corp | 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置 |
WO2006070220A1 (en) * | 2004-12-28 | 2006-07-06 | S.O.I.Tec Silicon On Insulator Technologies | Method for obtaining a thin layer having a low density of holes |
WO2006109614A1 (ja) * | 2005-04-06 | 2006-10-19 | Shin-Etsu Handotai Co., Ltd. | Soiウェーハの製造方法およびこの方法により製造されたsoiウェーハ |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ |
FR2797713B1 (fr) * | 1999-08-20 | 2002-08-02 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
KR100874724B1 (ko) * | 2001-07-17 | 2008-12-19 | 신에쯔 한도타이 가부시키가이샤 | 접합 웨이퍼의 제조방법 |
JP4407127B2 (ja) * | 2003-01-10 | 2010-02-03 | 信越半導体株式会社 | Soiウエーハの製造方法 |
US7256104B2 (en) * | 2003-05-21 | 2007-08-14 | Canon Kabushiki Kaisha | Substrate manufacturing method and substrate processing apparatus |
US7608548B2 (en) * | 2003-09-10 | 2009-10-27 | Shin-Etsu Handotai Co., Ltd. | Method for cleaning a multilayer substrate and method for bonding substrates and method for producing a bonded wafer |
JP4661784B2 (ja) * | 2004-09-30 | 2011-03-30 | 信越半導体株式会社 | Soiウエーハの洗浄方法 |
JP2006216826A (ja) * | 2005-02-04 | 2006-08-17 | Sumco Corp | Soiウェーハの製造方法 |
JP4977999B2 (ja) * | 2005-11-21 | 2012-07-18 | 株式会社Sumco | 貼合せ基板の製造方法及びその方法で製造された貼合せ基板 |
-
2007
- 2007-07-27 JP JP2007196467A patent/JP5135935B2/ja active Active
-
2008
- 2008-07-03 WO PCT/JP2008/001754 patent/WO2009016795A1/ja active Application Filing
- 2008-07-03 EP EP08776766.1A patent/EP2175477B1/en active Active
- 2008-07-03 US US12/452,085 patent/US8173521B2/en active Active
- 2008-07-03 KR KR1020107001557A patent/KR101462397B1/ko active IP Right Grant
- 2008-07-03 CN CN2008801006440A patent/CN101765901B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150905A (ja) * | 1998-09-04 | 2000-05-30 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2007165923A (ja) * | 1998-09-04 | 2007-06-28 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2000294754A (ja) * | 1999-04-07 | 2000-10-20 | Denso Corp | 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置 |
WO2006070220A1 (en) * | 2004-12-28 | 2006-07-06 | S.O.I.Tec Silicon On Insulator Technologies | Method for obtaining a thin layer having a low density of holes |
JP2008526010A (ja) * | 2004-12-28 | 2008-07-17 | エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ | 低いホール密度を有する薄層を得るための方法 |
WO2006109614A1 (ja) * | 2005-04-06 | 2006-10-19 | Shin-Etsu Handotai Co., Ltd. | Soiウェーハの製造方法およびこの方法により製造されたsoiウェーハ |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012520579A (ja) * | 2009-03-18 | 2012-09-06 | ソイテック | 「シリコン−オン−インシュレーター」soi型の基板のための表面処理方法 |
JP2012222294A (ja) * | 2011-04-13 | 2012-11-12 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
JP2013084663A (ja) * | 2011-10-06 | 2013-05-09 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウェーハの製造方法 |
KR101873203B1 (ko) * | 2011-12-15 | 2018-07-03 | 신에쯔 한도타이 가부시키가이샤 | Soi 웨이퍼의 제조방법 |
US9076840B2 (en) | 2012-01-06 | 2015-07-07 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing a bonded SOI wafer |
WO2013102968A1 (ja) | 2012-01-06 | 2013-07-11 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
WO2013111242A1 (ja) | 2012-01-24 | 2013-08-01 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
US9093497B2 (en) | 2012-01-24 | 2015-07-28 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded SOI wafer |
JP2014232806A (ja) * | 2013-05-29 | 2014-12-11 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
KR20160134661A (ko) | 2014-03-18 | 2016-11-23 | 신에쯔 한도타이 가부시키가이샤 | 접합웨이퍼의 제조방법 |
US9773694B2 (en) | 2014-03-18 | 2017-09-26 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded wafer |
KR20180016394A (ko) * | 2015-06-15 | 2018-02-14 | 신에쯔 한도타이 가부시키가이샤 | Soi웨이퍼의 제조방법 |
KR102327330B1 (ko) | 2015-06-15 | 2021-11-17 | 신에쯔 한도타이 가부시키가이샤 | Soi웨이퍼의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
CN101765901B (zh) | 2012-06-13 |
KR101462397B1 (ko) | 2014-11-17 |
US8173521B2 (en) | 2012-05-08 |
EP2175477B1 (en) | 2017-01-04 |
KR20100033414A (ko) | 2010-03-29 |
EP2175477A4 (en) | 2010-10-20 |
WO2009016795A1 (ja) | 2009-02-05 |
CN101765901A (zh) | 2010-06-30 |
EP2175477A1 (en) | 2010-04-14 |
US20100120223A1 (en) | 2010-05-13 |
JP5135935B2 (ja) | 2013-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5135935B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP4526818B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP4509488B2 (ja) | 貼り合わせ基板の製造方法 | |
JP3697106B2 (ja) | 半導体基板の作製方法及び半導体薄膜の作製方法 | |
JP4715470B2 (ja) | 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ | |
JP2006216826A (ja) | Soiウェーハの製造方法 | |
EP2993686B1 (en) | Method for producing hybrid substrate | |
JPWO2005022610A1 (ja) | 貼り合わせウェーハの製造方法 | |
WO2013102968A1 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP4421652B2 (ja) | Soiウェーハの製造方法 | |
JP2009176860A (ja) | 貼り合わせウェーハの製造方法 | |
JP2011103409A (ja) | ウェーハ貼り合わせ方法 | |
TWI685019B (zh) | 絕緣體上矽晶圓的製造方法 | |
JP2008016534A (ja) | 貼り合わせウェーハの製造方法 | |
JP5522175B2 (ja) | Soiウェーハの製造方法 | |
JPWO2014017368A1 (ja) | Sos基板の製造方法及びsos基板 | |
JP2003347176A (ja) | 貼り合わせウェーハの製造方法 | |
JP5320954B2 (ja) | Soiウェーハの製造方法 | |
JP2016201454A (ja) | Soiウェーハの製造方法 | |
JP5541136B2 (ja) | 貼り合わせsoiウエーハの製造方法 | |
JP6111678B2 (ja) | GeOIウェーハの製造方法 | |
JP5125194B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP5703920B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2016082093A (ja) | 貼り合わせウェーハの製造方法 | |
JP7251419B2 (ja) | 貼り合わせsoiウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5135935 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |