JP4421652B2 - Soiウェーハの製造方法 - Google Patents

Soiウェーハの製造方法 Download PDF

Info

Publication number
JP4421652B2
JP4421652B2 JP2007512915A JP2007512915A JP4421652B2 JP 4421652 B2 JP4421652 B2 JP 4421652B2 JP 2007512915 A JP2007512915 A JP 2007512915A JP 2007512915 A JP2007512915 A JP 2007512915A JP 4421652 B2 JP4421652 B2 JP 4421652B2
Authority
JP
Japan
Prior art keywords
wafer
soi
oxide film
layer
soi layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007512915A
Other languages
English (en)
Other versions
JPWO2006109614A1 (ja
Inventor
康嗣 添田
康男 長岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of JPWO2006109614A1 publication Critical patent/JPWO2006109614A1/ja
Application granted granted Critical
Publication of JP4421652B2 publication Critical patent/JP4421652B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、イオン注入剥離法によるSOI(Silicon On Insulator)ウェーハの製造方法において、剥離後にSOI層上に残留するダメージ層を除去するとともに、SOI層研磨後の平坦度(最大厚さと最小厚さの差)および面内膜厚分布の改善を図る方法に関する。
SOIウエーハの製造方法として、イオン注入したウエーハを結合後に剥離してSOIウエーハを製造する、いわゆるイオン注入剥離法(スマートカット法)と呼ばれる技術が開示されている。この方法は、二枚のシリコンウエーハの内、少なくとも一方に酸化膜を形成すると共に、一方のシリコンウエーハの上面から水素イオンまたは希ガスイオンを注入し、該ウエーハ内部に微小気泡層(イオン注入層)を形成させた後、該イオンを注入した方の面を酸化膜を介して他方のシリコンウエーハと密着させ、その後熱処理(剥離熱処理)を加えて微小気泡層を劈開面として一方のウエーハを薄膜状に剥離し、場合によってはさらに熱処理(結合熱処理)を加えて強固に結合してSOIウエーハとする技術(特開平5−211128号公報参照)である。
この方法では、劈開面(剥離面)は良好な鏡面であり、SOI層の膜厚の均一性も高いSOIウエーハが比較的容易に得られている。しかし、イオン注入剥離法によりSOIウエーハを作製する場合においては、剥離後のSOIウエーハ表面にイオン注入によるダメージ層が存在し、また表面粗さが通常のシリコンウエーハの鏡面に比べて大きなものとなり、SOI層の膜厚分布にばらつきが生ずる。したがって、イオン注入剥離法では、このようなダメージ層、表面粗さを除去することが必要になる。
従来、このダメージ層等を除去するために、結合熱処理後の最終工程においては、タッチポリッシュと呼ばれる研磨代の極めて少ない鏡面研磨が行われていた。しかし、SOI層に機械加工である研磨をしてしまうと、研磨の取り代が均一でないために、水素イオン注入、剥離によって達成されたSOI層の膜厚均一性が悪化してしまうという問題が生じる。
そこで、剥離後のSOIウエーハに酸化性雰囲気下の熱処理を行い、SOI層に酸化膜を形成した後、該酸化膜を除去する、いわゆる犠牲酸化を行うことによりダメージ層を除去する方法が提案された。この方法であれば、機械加工である研磨によらずダメージ層を除去することができる。
しかし、この犠牲酸化のみでは、SOI層表面の表面粗さを十分に改善することができないために、結局、面粗さの改善のために機械研磨であるタッチポリッシュが必要となり、またしても、SOIウェーハの平坦度、SOI層の膜厚均一性を劣化させてしまうという問題があった。
そこで、本発明はこのような問題点に鑑みなされたもので、イオン注入剥離法において、剥離後にSOI層表面に残留するダメージ層、表面粗さを、SOI層の膜厚均一性を維持しつつ除去し、例えSOI層の表面の研磨を行ったとしても、膜厚分布および平坦度を悪化させずに高品質のSOIウエーハを製造する方法を提供すると共に、ウエーハ製造の生産性を向上させることを目的とする。
上記課題を解決するために、本発明は、イオン注入剥離法によってSOIウェーハを製造する方法であって、少なくとも、支持基板となるベースウェーハとSOI層となるボンドウェーハの少なくとも一方の表面に酸化膜を形成し、水素イオンまたは希ガスイオンの少なくとも一方を前記ボンドウェーハの表面から注入してイオン注入層を形成した後に、前記酸化膜を介して前記ボンドウェーハと前記ベースウェーハを密着させ、熱処理を加えて前記イオン注入層において剥離してSOI層を形成し、その後、酸化性雰囲気下で熱処理を行い、前記SOI層の表面に酸化膜を形成した後、該酸化膜をエッチングして除去し、次にオゾン水を用いて前記SOI層の表面を洗浄し、その後、前記SOI層の表面を研磨加工することを特徴とするSOIウェーハの製造方法を提供する。
このように、イオン注入剥離法によってSOIウェーハを製造する方法であって、SOI層表面の研磨工程の前に、オゾン水を用いてSOI層の表面を洗浄すれば、研磨前のSOI層表面の自然酸化膜の膜厚分布は、従来のように酸洗浄(例えばSC−2洗浄)を行った場合に比較しむしろ悪化するが、これによりかえって研磨時の砥粒が研磨面全面にいきわたり、研磨後の膜厚分布および平坦度は改善され、効率良く高品質のSOIウェーハを得ることができ、生産性も向上する。
このとき、前記剥離熱処理の後に、剥離熱処理時よりも高温で、結合強度を高めるための熱処理を行ってもよい。
このように、前記剥離熱処理の後に、貼り合わせたウェーハに、剥離熱処理時よりも高温で熱処理を施せば、SOI層(ボンドウェーハ)と支持基板(ベースウェーハ)の結合強度を高めることが可能である。もちろん、剥離熱処理温度を高目に設定し、結合熱処理を兼ねるものとしてもよい。
また、前記酸化膜のエッチング除去をフッ化水素を含む水溶液を用いて行うのが望ましい。
このように、前記酸化膜のエッチング除去をフッ化水素を含む水溶液を用いて行えば、酸化膜のみをエッチングすることができ、犠牲酸化によってSOI層の表面に残留するダメージ層を容易に除去することが可能である。
そして、前記オゾン水中のオゾン濃度を3ppm以上10ppm以下とするのが望ましい。
このように、オゾン水中のオゾン濃度を3ppm以上10ppm以下とすれば、このオゾン水による洗浄によって、従来の酸洗浄の場合と比べて適度にSOI層の表面の自然酸化膜の膜厚分布を悪化させることができ、その後の研磨により、膜厚分布が均一のSOI層を得ることが可能である。
また、前記研磨加工をタッチポリッシュにより行うことが望ましい。
このように、前記研磨加工をタッチポリッシュによって行えば、研磨代の極めて少ない鏡面研磨をウェーハに施すことが可能であり、極力膜厚分布を悪化させることなく平坦化して高品質のSOIウェーハを得ることができる。
上述のようなSOIウェーハの製造方法により製造されたSOIウェーハであれば、平坦度が高く、面内膜厚が均一化された高品質のものである。
本発明のように、イオン注入剥離法によってSOIウェーハを製造する方法であって、酸化膜を介して貼り合わせ、イオン注入層において剥離して、SOI層の表面に酸化膜を形成し、該酸化膜をエッチング除去した後に、SOI層の表面をオゾン水を用いて洗浄してから研磨加工を施せば、剥離後にSOI層表面に残留するダメージ層、表面粗さを、SOI層の膜厚均一性を維持しつつ除去することが可能であり、特に、SOI層の表面を研磨するにもかかわらず、膜厚均一性を悪化させることなく高品質のSOIウエーハを得ることができる。そして、そのため、ウエーハ製造の歩留まりおよび生産性を向上させることが可能である。
本発明の、イオン注入剥離法によりSOIウェーハを製造する方法における製造工程の一例を示す概略工程図である。
以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。
ここで、図1は本発明のイオン注入剥離法によってSOIウェーハを製造する方法の製造工程の一例を示す概略工程図である。
以下、本発明を2枚のシリコンウェーハを結合する場合を中心に説明する。まず、図1のイオン注入剥離法において、工程(a)では、2枚のシリコン鏡面ウェーハを準備するものであり、デバイスの仕様に合った支持基板となるベースウェーハ1とSOI層となるボンドウェーハ2を用意する。
次に工程(b)では、そのうちの少なくとも一方のウェーハ、ここではボンドウェーハ2を例えば熱酸化して、その表面に約0.1〜2.0μm厚の酸化膜3を形成する。
工程(c)では、表面に酸化膜を形成したボンドウェーハ2の片面に対して水素イオンまたは希ガスイオンの少なくとも一方、ここでは水素イオンを注入し、イオンの平均進入深さにおいて表面に平行なイオン注入層4を形成させる。
工程(d)は、水素イオンを注入したボンドウェーハ2の水素イオン注入面に、ベースウェーハ1を酸化膜を介して重ね合わせて密着させる工程であり、常温の清浄な雰囲気下で2枚のウェーハの表面同士を接触させることにより、接着剤等を用いることなくウェーハ同士が接着する。
次に、工程(e)は、イオン注入層4を境界として剥離することによって、剥離ウェーハ5とSOIウェーハ6(SOI層7+埋め込み酸化膜3+ベースウェーハ1)に分離する剥離熱処理工程で、例えば不活性ガス雰囲気下約500℃以上の温度で熱処理を加えれば、結晶の再配列と気泡の凝集とによって剥離ウェーハ5とSOIウェーハ6に分離される。そして、この剥離したままのSOIウェーハ表面のSOI層7には、ダメージ層8が残留する。
剥離工程の後、工程(f)で結合熱処理工程を行う。この工程は、前記工程(d)(e)の密着工程および剥離熱処理工程で密着させたウェーハ同士の結合力では、そのままデバイス工程で使用するには弱いので、結合熱処理としてSOIウェーハ6に高温の熱処理を施し結合強度を十分なものとする。この熱処理は例えば不活性ガス雰囲気下、1000〜1300℃で30分から2時間の範囲で行うことが好ましい。
この場合、剥離熱処理を、例えば800℃以上等の高温で行うことによって結合熱処理を兼ねるものとし、単独で行う結合熱処理を省略してもよい。
そして工程(g)において、まず酸化性雰囲気下の熱処理を行い、SOI層7に酸化膜9を形成して、ダメージ層8を酸化膜9に取り込むようにする。
そして工程(h)では、SOI層7に形成した酸化膜9を除去する。この酸化膜9の除去は、フッ化水素を含む水溶液でエッチングすることにより行えばよい。このようにフッ酸処理をすれば、酸化膜9のみがエッチングにより除去され、犠牲酸化によりダメージ層を除去したSOIウェーハ6を得ることができる。しかも、このようなウェーハのフッ酸処理は簡単であるとともに低コストであるという有利性もある。
さらに工程(i)では、オゾン水による洗浄を行う。オゾン水洗浄をフッ酸処理の後に付加すると、オゾンの強い酸化力によって金属不純物の除去がさらに促進されるとともに、金属不純物のウェーハ外面への再付着が防止される。すなわち、オゾン水は過酸化水素より高い酸化還元電位を示すので、より酸化力が強く、不純物、特に金属元素を強くイオン化して、基板表面への付着を防止すると考えられる。また、オゾン水による洗浄は一般に行われるSC−2洗浄に比較して、表面の自然酸化膜の平坦度が悪くなる傾向があるが、これがかえって次工程の研磨工程、例えばタッチポリッシュの際に、ウェーハ全面に研磨剤が行き渡る結果となり、タッチポリッシュ後のSOI層の平坦度、膜厚分布が向上する。従来、SOI層の洗浄においては出来るだけ平坦度を悪化させないように洗浄することが常識であったが、その後研磨を行う場合は、むしろ適度に表面の自然酸化膜の粗さがあれていた方が、研磨剤が行き渡り、結果として、研磨後のSOI層の表面の平坦度や膜厚均一性を確保できることが判った。
また、このときのオゾン水濃度は例えば3ppm以上10ppm以下が好ましい。10ppm以下のオゾン水濃度とすることによって、研磨前のSOI層の自然酸化膜の表面粗さを適度に悪化させ、SOI層表面の自然酸化膜の膜厚分布をばらつかせることができる。このように研磨前に表面の自然酸化膜の膜厚分布をばらつかせることにより、オゾン水洗浄後、例えば上記のようにタッチポリッシュによる研磨工程(j)によって、研磨後のSOI層の膜厚分布を従来方法に比べてより均一化することが可能である。しかし、3ppm未満だと、洗浄効果が小さくなるうえ、上記効果も少なくなる。
このような本発明のSOIウェーハの製造方法により、SOI層の膜厚分布がより良好な高品質のSOIウェーハを効率良く生産することができる。
(実施例1)
図1の通りの工程で実施して直径300mmのSOIウェーハを16枚得た。このときの、フッ酸処理は22℃で60秒、オゾン洗浄は10ppmの濃度で60秒行った。オゾン洗浄後、各ウェーハのSOI層表面の自然酸化膜の厚さを面内9点測定したところ、自然酸化膜の膜厚のP−V値(最大値と最小値の差)は0.1441nm、標準偏差は0.0522という値であった。次にSOI層の表面を取り代30nmのタッチポリッシュ後各ウェーハの外周から3mm以内のSOI層厚さを約4000点測定したところ、16枚のウェーハのSOI層膜厚のP−V値(最大値と最小値の差)の平均値は5.81nm、SOI層膜厚自体の標準偏差は0.80であった。この結果を表1に示す。
Figure 0004421652
(比較例1)
次に、比較例として、図1の工程(i)でオゾン水洗浄の替りに従来通りSC−2洗浄を実施して、直径300mmのSOIウェーハを10枚得た。このときの、フッ酸処理の条件は上記実施例と同じで、SC−2洗浄は80℃で180秒行った。SC−2洗浄後にSOI層表面の自然酸化膜の厚さを実施例1と同様に測定したところ、P−V値は0.0154nm、標準偏差は0.0047であり、実施例(以下に述べる実施例2、3も含めて)よりも良い値であった。次にSOI層の表面を取り代30nmのタッチポリッシュ後、上記実施例1と同様にSOI層膜厚を測定したところ、10枚のウェーハのSOI層膜厚のP−V値の平均値は8.23nm、SOI層膜厚自体の標準偏差は1.12であり、実施例1−3より悪いことが確認できた。この結果を表2に示す。
Figure 0004421652
(実施例2、3)
また、オゾン洗浄工程において、オゾン水中のオゾン濃度を15ppm(実施例2)、20ppm(実施例3)とし、それ以外は実施例1と同様の工程をそれぞれ10枚のウェーハに対して行った。このとき、オゾン洗浄後の各ウェーハのSOI層表面の自然酸化膜厚のP−V値は、それぞれ0.1693nm、0.1885nm、そして標準偏差は0.0627、0.0734であり、実施例1、比較例1のオゾン洗浄後の値よりも大きな値となった。そして、SOI層の表面のタッチポリッシュ後、SOI層膜厚のP−V値はそれぞれ6.21nm、6.83nmで、SOI層膜厚自体の標準偏差は0.86、0.93となり、実施例1よりは大きな値であったが、比較例1よりは小さな値であり、比較例1よりも高品質のウェーハを得ることができた。
なお、本発明は、上記形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (3)

  1. イオン注入剥離法によってSOIウェーハを製造する方法であって、少なくとも、支持基板となるベースウェーハとSOI層となるボンドウェーハの少なくとも一方の表面に酸化膜を形成し、水素イオンまたは希ガスイオンの少なくとも一方を前記ボンドウェーハの表面から注入してイオン注入層を形成した後に、前記酸化膜を介して前記ボンドウェーハと前記ベースウェーハを密着させ、熱処理を加えて前記イオン注入層において剥離してSOI層を形成し、その後、酸化性雰囲気下で熱処理を行い、前記SOI層の表面に酸化膜を形成した後、該酸化膜をエッチングして除去することで犠牲酸化によりダメージ層を除去し、次にオゾン濃度が3ppm以上10ppm以下のオゾン水を用いて前記SOI層の表面を洗浄することによって前記SOI層の表面の自然酸化膜の粗さをあらし、その後、前記SOI層の表面をタッチポリッシュにより研磨加工することを特徴とするSOIウェーハの製造方法。
  2. 前記剥離熱処理の後に、剥離熱処理時よりも高温で、結合強度を高めるための熱処理を行うことを特徴とする請求項1に記載のSOIウェーハの製造方法。
  3. 前記酸化膜のエッチング除去をフッ化水素を含む水溶液を用いて行うことを特徴とする請求項1または2に記載のSOIウェーハの製造方法。
JP2007512915A 2005-04-06 2006-04-04 Soiウェーハの製造方法 Active JP4421652B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005110019 2005-04-06
JP2005110019 2005-04-06
PCT/JP2006/307078 WO2006109614A1 (ja) 2005-04-06 2006-04-04 Soiウェーハの製造方法およびこの方法により製造されたsoiウェーハ

Publications (2)

Publication Number Publication Date
JPWO2006109614A1 JPWO2006109614A1 (ja) 2008-11-06
JP4421652B2 true JP4421652B2 (ja) 2010-02-24

Family

ID=37086892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007512915A Active JP4421652B2 (ja) 2005-04-06 2006-04-04 Soiウェーハの製造方法

Country Status (6)

Country Link
US (1) US20090117706A1 (ja)
EP (1) EP1868230B1 (ja)
JP (1) JP4421652B2 (ja)
KR (1) KR101229760B1 (ja)
CN (1) CN101151708A (ja)
WO (1) WO2006109614A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
US8698106B2 (en) * 2008-04-28 2014-04-15 Varian Semiconductor Equipment Associates, Inc. Apparatus for detecting film delamination and a method thereof
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP5544986B2 (ja) * 2010-04-01 2014-07-09 信越半導体株式会社 貼り合わせsoiウェーハの製造方法、及び貼り合わせsoiウェーハ
JP5533624B2 (ja) * 2010-12-16 2014-06-25 信越半導体株式会社 半導体ウェーハの洗浄方法
CN102544360B (zh) * 2010-12-30 2014-03-12 中芯国际集成电路制造(上海)有限公司 相变存储器形成方法
JP2012156495A (ja) * 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP5862521B2 (ja) * 2012-09-03 2016-02-16 信越半導体株式会社 Soiウェーハの製造方法
JP6200273B2 (ja) * 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2016082093A (ja) * 2014-10-17 2016-05-16 信越半導体株式会社 貼り合わせウェーハの製造方法
US10283384B2 (en) * 2015-04-27 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method for etching etch layer and wafer etching apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP3555465B2 (ja) * 1998-09-09 2004-08-18 信越半導体株式会社 半導体基板の製造方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature

Also Published As

Publication number Publication date
US20090117706A1 (en) 2009-05-07
EP1868230A1 (en) 2007-12-19
CN101151708A (zh) 2008-03-26
EP1868230A4 (en) 2012-03-07
KR101229760B1 (ko) 2013-02-06
WO2006109614A1 (ja) 2006-10-19
EP1868230B1 (en) 2013-10-23
KR20080003328A (ko) 2008-01-07
JPWO2006109614A1 (ja) 2008-11-06

Similar Documents

Publication Publication Date Title
JP4421652B2 (ja) Soiウェーハの製造方法
JP4934966B2 (ja) Soi基板の製造方法
JP4526818B2 (ja) 貼り合わせウエーハの製造方法
JP5135935B2 (ja) 貼り合わせウエーハの製造方法
WO2013102968A1 (ja) 貼り合わせsoiウェーハの製造方法
EP2402983B1 (en) Method for manufacturing soi wafer
JP2001155978A (ja) 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
WO2001048825A1 (fr) Procédé de production de tranche collée
JP6036732B2 (ja) 貼り合わせウェーハの製造方法
JP2007149723A (ja) 貼り合わせウェーハの製造方法
EP3309820B1 (en) Method of manufacturing soi wafer
JP2010098167A (ja) 貼り合わせウェーハの製造方法
JP5320954B2 (ja) Soiウェーハの製造方法
KR20160023712A (ko) 접합 웨이퍼의 제조방법
JP5541136B2 (ja) 貼り合わせsoiウエーハの製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JP5564785B2 (ja) 貼り合わせ基板の製造方法
JP7251419B2 (ja) 貼り合わせsoiウェーハの製造方法
JP2011176097A (ja) 貼り合わせsoiウェーハ及びその製造方法
JP4598413B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具
JP5368000B2 (ja) Soi基板の製造方法
KR20160052551A (ko) 접합 웨이퍼의 제조방법
JP2014212172A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20081118

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20081204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090710

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090727

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090917

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4421652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250