CN101151708A - Soi晶圆制造方法及用该方法制造的soi晶圆 - Google Patents

Soi晶圆制造方法及用该方法制造的soi晶圆 Download PDF

Info

Publication number
CN101151708A
CN101151708A CNA2006800107854A CN200680010785A CN101151708A CN 101151708 A CN101151708 A CN 101151708A CN A2006800107854 A CNA2006800107854 A CN A2006800107854A CN 200680010785 A CN200680010785 A CN 200680010785A CN 101151708 A CN101151708 A CN 101151708A
Authority
CN
China
Prior art keywords
wafer
soi
mentioned
layer
soi layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800107854A
Other languages
English (en)
Inventor
添田康嗣
长冈康男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN101151708A publication Critical patent/CN101151708A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种利用离子注入剥离法制造SOI晶圆的方法，在基底晶圆与要成为SOI层的结合晶圆至少其中之一的表面形成氧化膜，然后将氢离子或稀有气体离子至少其中之一从上述结合晶圆的表面注入，形成离子注入层后，隔着上述氧化膜使结合晶圆与基底晶圆贴合，并施加热处理在上述离子注入层进行剥离，形成SOI层，之后在氧化性气氛下进行热处理，在上述SOI层的表面形成氧化膜后，蚀刻除去该氧化膜，接着用臭氧水洗净上述SOI层的表面，之后研磨加工。借助此制造方法，可提供一种SOI晶圆的制造方法，针对离子注入剥离法，可一边维持SOI层的膜厚均匀性，一边除去剥离后残留在SOI层表面上的损伤层、表面粗糙现象，制造高品质SOI晶圆。

Description

SOI晶圆制造方法及用该方法制造的SOI晶圆
技术领域
本发明在利用离子注入剥离法的SOI(Silicon On Insulator)晶圆的制造方法中，涉及除去在剥离后残留在SOI层上的损伤层，同时谋求改善SOI层研磨后的平坦度(最大厚度和最小厚度的差)与面内膜厚分布的方法。
背景技术
作为SOI晶圆的制造方法，公开一种被称为离子注入剥离法(smartcut法)的技术(结合已注入离子后的晶圆后，加以剥离，来制造SOI晶圆)。此方法是这样作出SOI晶圆的技术(参照日本特开平5-211128号公报)：在两个硅晶圆之中，至少在其中一方形成氧化膜，并在其中一方的硅晶圆的上面，注入氢离子或稀有气体离子，而在该晶圆内部形成微小气泡层(离子注入层)后，使该已注入离子的面隔着氧化膜贴合另一方的硅晶圆，然后施加热处理(剥离热处理)，以微小气泡层作为劈开面，将其中一方的晶圆薄膜状地剥离，并根据需要进一步地施加热处理(结合热处理)以牢固地结合。
应以此方法，劈开面(剥离面)是良好的镜面，也比较容易得到SOI层的膜厚均匀性高的SOI晶圆。但是，在用离子注入剥离法来制作SOI晶圆的情况下，在剥离后的SOI晶圆表面，存在因离子注入而造成的损伤层，且表面粗糙现象会变得比通常的硅晶圆的镜面大，SOI层的膜厚分布会发生偏差(离散化)。因此，当利用离子注入剥离法时，需要除去此种损伤层、表面粗糙现象。
以往为了除去此损伤层，在结合热处理后的最终步骤，进行被称为接触抛光(touch polishing)的研磨量极少的镜面研磨。但是，若对SOI层进行机械加工研磨，则由于研磨的去除量不均匀，会产生利用氢离子注入、剥离而形成的SOI层的膜厚均匀性恶化的问题。
因此提出了一种方法，在氧化性气氛下对剥离后的SOI晶圆进行热处理，在SOI层上形成氧化膜后，再除去该氧化膜，这种方法也就是利用所谓的牺牲氧化来除去损伤层的方法。若借助此种方法，不必利用机械加工研磨，便能够除去损伤层。
但是，仅利用上述牺牲氧化，由于无法充分地改善SOI层表面的表面粗糙度，结果，为了要改善表面粗糙度，还需要进行机械研磨的接触抛光，因此又会有使SOI层的膜厚均匀性劣化这样的问题。
发明内容
因此，鉴于上述问题点而提出了本发明，目的在于提供一种SOI晶圆的制造方法，针对离子注入剥离法，可以一边维持SOI层的膜厚均匀性，一边除去在剥离后残留在SOI层表面上的损伤层、表面粗糙现象，即使对SOI层的表面进行研磨，也不会使膜厚分布与平坦度恶化，因而可制造出高品质的SOI晶圆，并提高晶圆制造的生产性。
为了解决上述问题，本发明提供一种SOI晶圆的制造方法，这是一种利用离子注入剥离法来制造SOI晶圆的方法，其特征是：
在要成为支持衬底的基底晶圆和要成为SOI层的结合晶圆至少其中之一的表面，形成氧化膜，然后将氢离子或稀有气体离子至少其中之一从上述结合晶圆的表面注入，形成离子注入层后，隔着上述氧化膜使上述结合晶圆与上述基底晶圆贴合，并施加热处理以在上述离子注入层进行剥离，形成SOI层，之后在氧化性气氛下进行热处理，在上述SOI层的表面形成氧化膜后，蚀刻除去该氧化膜，接着使用臭氧水来洗净上述SOI层的表面，之后对上述SOI层的表面进行研磨加工。
上述针对利用离子注入剥离法来制造SOI晶圆的方法中，在研磨SOI层表面的步骤之前，若使用臭氧水来洗净SOI层的表面，研磨前的SOI层表面的自然氧化膜的膜厚分布，相较于以往进行的酸洗净(例如SC-2洗净)的情况，虽然会恶化，但是，相反的，研磨时的磨粒会遍及整个研磨面，研磨后的膜厚分布与平坦度会被改善，而能够效率佳地得到高品质的SOI晶圆，也提高生产性。
此时，也可以在上述剥离热处理后，以比剥离热处理时更高的温度，进行用来提高结合强度的热处理。
如此，在上述剥离热处理后，若对贴合晶圆，以比剥离热处理时更高的温度进行热处理，则能提高SOI层(结合晶圆)和支持衬底(基底晶圆)的结合强度。当然，也可将剥离热处理温度设定成较高，以兼作结合热处理。
此外，优选为使用含有氟化氢的水溶液来进行上述氧化膜的蚀刻除去。
如此，若使用含有氟化氢的水溶液来进行上述氧化膜的蚀刻除去，则能够仅除去氧化膜，从而可以利用牺牲氧化容易地除去残留在SOI层表面的损伤层。
而且，优选为将上述臭氧水中的臭氧浓度设为3ppm以下、10ppm以上。
如此，若将臭氧水中的臭氧浓度设为3ppm以下、10ppm以上，则利用此臭氧水所实行的洗净，与以往的酸洗净的情况相比，能够适度地使SOI层表面的自然氧化膜的膜厚分布恶化，而利用之后的研磨，可以得到其膜厚分布均匀的SOI层。
此外，优选为利用接触抛光来进行上述研磨加工。
如此，若借助接触抛光来进行上述研磨加工，则可对晶圆施行研磨量极少的镜面研磨，可尽量地使膜厚分布不会恶化来进行平坦化，因而能够得到高品质的SOI晶圆。
利用上述的SOI晶圆的制造方法而被制造出来的SOI晶圆是一种高品质的SOI晶圆，其平坦度高，且晶圆面内的膜厚均匀化。
本发明针对利用离子注入剥离法来制造SOI晶圆的方法，在隔着氧化膜进行贴合，之后在离子注入层进行剥离，接着在SOI层的表面形成氧化膜，然后蚀刻除去该氧化膜后，若使用臭氧水来洗净SOI层的表面，然后施行研磨加工，则可以一边维持SOI层的膜厚均匀性，一边除去在剥离后残留在SOI层表面上的损伤层、表面粗糙现象，特别是即使对SOI层的表面进行研磨，也不会使膜厚均匀性恶化，因而可制造出高品质的SOI晶圆。并且可因此而提高晶圆制造的合格率与生产性。
附图说明
图1是表示利用离子注入剥离法来制造SOI晶圆的方法中的制造步骤的一例的概略步骤图。
其中，附图标记说明如下：
1基底晶圆    2结合晶圆
3氧化膜      4离子注入层
5剥离晶圆    6 SOI晶圆
7 SOI层      8损伤层
9氧化膜
具体实施方式
以下说明有关本发明的实施方案，但是本发明并不限定于此实施方案。
在此，图1是表示利用离子注入剥离法来制造SOI晶圆的方法中的制造步骤的一例的概略步骤图。
以下主要是结合2个硅晶圆的情况来说明本发明。首先，针对图1的离子注入剥离法，在步骤(a)，准备2个硅镜面晶圆，在此预备基底晶圆1(将成为配合元件(device)的规格的支持衬底)和结合晶圆2(将成为SOI层)。
接着，在步骤(b)，至少将其中一方的晶圆，在此例如将结合晶圆2热氧化，在其表面上形成大约0.1～0.2μm厚的氧化膜3。
在步骤(c)，对在表面上已形成有氧化膜的结合晶圆2的单面，注入氢离子或稀有气体离子中的至少一种，在此例中注入氢离子，而在离子的平均进入深度，形成与表面平行的离子注入层4。
步骤(d)，将基底晶圆1隔着氧化膜重叠在已注入氢离子的结合晶圆2的氢离子注入面而贴合；此步骤中，是在常温的洁净气氛下，借助使2个晶圆互相接触(不使用粘接剂等)来使得晶圆彼此之间结合。
接着，步骤(e)利用将离子注入层4作为边界来进行剥离，而分离成剥离晶圆5和SOI晶圆6(即SOI层7、+埋入氧化膜3和+基底晶圆1)的剥离热处理步骤，例如若在非活性气体气氛下，以500℃以上的温度，施加热处理，则由于结晶的再排列和气泡的凝集，而被分离成剥离晶圆5和SOI晶圆6。而且，在此剥离后的SOI晶圆表面的SOI层7，残留损伤层8。
剥离步骤之后，在步骤(f)，进行结合热处理步骤。此步骤中，由于结合力是在上述步骤(d)、(e)的贴合步骤与剥离热处理步骤中的贴合晶圆彼此之间的结合力，若照此状态在元件步骤中使用，其结合力弱，所以对SOI晶圆6施行高温热处理来作为结合热处理，使得结合强度足够。此热处理例如优选是在非活性气体气氛下以1000～1300℃进行30分钟至2小时。
此情况下，例如利用800℃以上等的温度来进行剥离热处理，兼作为结合热处理，则可以省略单独进行的结合热处理。
然后，在步骤(g)，首先进行氧化性气氛下的热处理，在SOI层7上形成氧化膜9，使损伤层8收进氧化膜9中。
然后，在步骤(h)，除去已形成在SOI层7上的氧化膜9。在除去此氧化膜9时，只要以含有氟化氢的水溶液来进行蚀刻即可。若进行这种氢氟酸处理，则仅蚀刻除去氧化膜9，从而能够得到利用牺牲氧化来除去损伤层的SOI晶圆6。并且，此种晶圆的氢氟酸处理不但简单且有成本低的优点。
而且，在步骤(i)，利用臭氧水来进行洗净。若在氢氟酸处理后附加臭氧水洗净，则利用臭氧的强氧化力，可进一步促进金属杂质的除去，同时防止金属杂质再度附着在晶圆表面。也就是说，臭氧水由于显示出比过氧化氢更高的氧化还原电位，所以被认为氧化力强，可强力地将杂质特别是金属元素离子化，防止其附着在衬底表面。此外，利用臭氧水来实行的洗净，与一般进行的SC-2洗净相比，表面的自然氧化膜的平坦度会有变差倾向，但与此相反的是，在下一步骤的研磨步骤例如接触抛光时，研磨剂会遍及整个晶圆面，因而可使接触抛光(touch polishing)后的SOI层的平坦度、膜厚分布性变佳。以往，在针对SOI层的洗净中，尽量以不使平坦度恶化的方式来进行洗净是常识，但是在之后进行研磨时，却是在表面的自然氧化膜有适度的粗糙度的情况下研磨剂会遍布，结果得知表面的自然氧化膜有适度的粗糙度能够确保研磨后的SOI层的表面平坦度、膜厚均匀性等。
此外，此时的臭氧水浓度例如优选是3ppm以上、10ppm以下。通过将臭氧水的浓度设为10ppm以下，使研磨前的SOI层的自然氧化膜的表面粗糙度适度地恶化，能够使SOI层表面的自然氧化膜的膜厚分布离散化。通过上述方式在研磨前使得表面的自然氧化膜的膜厚分布离散化，在臭氧水洗净后，例如在借助上述的接触抛光所实行的研磨步骤(j)中，与以往的方法比较，可以使研磨后的SOI层的膜厚分布更均匀化。但是，若臭氧水的浓度不到3ppm，则不仅洗净效果差，且上述效果也会变差。
利用上述本发明的SOI晶圆的制造方法，能够有效率地生产出SOI层的膜厚分布更良好的高品质SOI晶圆。
(实施例1)
根据图1所示的步骤，得到16个直径300mm的SOI晶圆。此时的氢氟酸处理是在22℃进行60秒；臭氧水洗净是以10ppm的浓度进行60秒。臭氧水洗净后，以测量面内9点的方式来测量各晶圆的SOI层表面的自然氧化膜的厚度，从而得到自然氧化膜的膜厚的P-V值(最大值与最小值之差)为0.1441nm、标准偏差为0.0522。接着，对SOI层的表面进行研磨量为30nm的接触抛光后，测量从各晶圆的外周起往内3mm以内的范围中的SOI层厚度大约4000点，得到16个的晶圆的SOI层膜厚的P-V值(最大值与最小值之差)的平均值是5.81nm、SOI层膜厚本身的标准偏差是0.80。结果表示于表1。
[表1]
  SOI层膜厚的P-V值(nm)  SOI层膜厚的标准偏差
  1   5.9  0.68
  2   6.9  0.89
  3   7.7  0.94
  4   3.9  0.46
  5   6.2  1.08
  6   5.3  0.74
  7   6.4  0.87
  8   5.5  0.69
  9   4.6  0.77
  10   6.8  0.75
  11   6.5  0.84
  12   4.9  0.85
  13   5.5  0.83
  14   6.0  0.92
  15   4.8  0.76
  16   6.1  0.71
  平均值   5.81  0.80
(比较例1)
接着，作为比较例，在图1的步骤(i)中，代替臭氧水洗净而实施以往通常使用的SC-2洗净，从而得到10个直径300mm的SOI晶圆。此时的氢氟酸处理的条件与上述实施例相同，在80℃进行180秒的SC-2洗净。SC-2洗净后，以与实施例同样的方式测量SOI层表面的自然氧化膜的厚度，得到的P-V值是0.0154nm、标准偏差是0.0047，是比实施例(也包含以下所述的实施例2、3)更优选的值。接着，对SOI层的表面进行研磨量为30nm的接触抛光后，与上述实施例1同样地测量SOI层膜厚，得到10个晶圆的SOI层膜厚的P-V值的平均值是8.23nm、SOI层膜厚本身的标准偏差是1.12，从而确认比较例的结果比实施例1-3差。将该结果表示于表2。
[表2]
  SOI层膜厚的P-V值(nm)  SOI层膜厚的标准偏差
  1   7.1  1.01
  2   8.4  1.11
  3   9.2  1.23
  4   8.3  1.12
  5   7.2  1.03
  6   9.2  1.13
  7   7.9  1.05
  8   8.3  1.20
  9   9.3  1.22
  10   7.4  1.12
  平均值   8.23  1.12
(实施例2、3)
此外，在臭氧水洗净步骤中，将臭氧水中的臭氧浓度分别设为15ppm(实施例2)、20ppm(实施例3)，除此以外，分别对10个晶圆进行与实施例1同样的步骤。此时，臭氧水洗净后的各晶圆的SOI层表面的自然氧化膜的厚度的P-V值分别是0.1693nm、0.1885nm，而且标准偏差分别是0.0627、0.0734，成为比实施例1、比较例1的洗净后的值更大的值。而且，对SOI层的表面进行接触抛光后，SOI层膜厚的P-V值分别是6.21nm、6.83nm，SOI层膜厚本身的标准偏差分别是0.86、0.93，其数值虽然比实施例1大，但是比比较例1小，因而与比较例1相比能够得到更高品质的晶圆。
而且，本发明不限定于上述实施方案。上述实施方案仅是例示，只要是具有与被记载于本发明公开范围中的技术思想实质上相同的方案，能得到同样的作用效果的技术，不论为何种技术，均应被包含在本发明的范围内。

Claims (6)

1.一种SOI晶圆的制造方法，该方法利用离子注入剥离法来制造SOI晶圆的方法，其特征是：
在要成为支持衬底的基底晶圆和要成为SOI层的结合晶圆至少其中之一的表面形成氧化膜，然后将氢离子或稀有气体离子至少其中之一从上述结合晶圆的表面注入，形成离子注入层后，隔着上述氧化膜使上述结合晶圆和上述基底晶圆贴合，并施加热处理而在上述离子注入层进行剥离，形成SOI层，之后在氧化性气氛下进行热处理，在上述SOI层的表面形成氧化膜后，蚀刻除去该氧化膜，接着使用臭氧水来洗净上述SOI层的表面，之后对上述SOI层的表面进行研磨加工。
2.如权利要求1所述的SOI晶圆的制造方法，其中在上述剥离热处理后，以比剥离热处理时更高的温度，进行用来提高结合强度的热处理。
3.如权利要求1或2所述的SOI晶圆的制造方法，其中上述氧化膜的蚀刻除去是使用含有氟化氢的水溶液来进行的。
4.如权利要求1～3中任一项所述的SOI晶圆的制造方法，其中上述臭氧水中的臭氧浓度设为3ppm以下、10ppm以上。
5.如权利要求1～4中任一项所述的SOI晶圆的制造方法，其中上述研磨加工是利用接触抛光来进行的。
6.一种SOI晶圆，该SOI晶圆是利用权利要求1～5中任一项所述的制造方法制造出来的。
CNA2006800107854A 2005-04-06 2006-04-04 Soi晶圆制造方法及用该方法制造的soi晶圆 Pending CN101151708A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP110019/2005 2005-04-06
JP2005110019 2005-04-06

Publications (1)

Publication Number Publication Date
CN101151708A true CN101151708A (zh) 2008-03-26

Family

ID=37086892

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800107854A Pending CN101151708A (zh) 2005-04-06 2006-04-04 Soi晶圆制造方法及用该方法制造的soi晶圆

Country Status (6)

Country Link
US (1) US20090117706A1 (zh)
EP (1) EP1868230B1 (zh)
JP (1) JP4421652B2 (zh)
KR (1) KR101229760B1 (zh)
CN (1) CN101151708A (zh)
WO (1) WO2006109614A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102859649A (zh) * 2010-04-01 2013-01-02 信越半导体股份有限公司 外延硅晶片及其制造方法、以及贴合soi晶片及其制造方法
CN105531821A (zh) * 2013-10-17 2016-04-27 信越半导体株式会社 贴合晶圆的制造方法
US9673085B2 (en) 2012-09-03 2017-06-06 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
CN113436997A (zh) * 2015-04-27 2021-09-24 台湾积体电路制造股份有限公司 用于对蚀刻层进行蚀刻的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
US8698106B2 (en) * 2008-04-28 2014-04-15 Varian Semiconductor Equipment Associates, Inc. Apparatus for detecting film delamination and a method thereof
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP5533624B2 (ja) * 2010-12-16 2014-06-25 信越半導体株式会社 半導体ウェーハの洗浄方法
CN102544360B (zh) * 2010-12-30 2014-03-12 中芯国际集成电路制造(上海)有限公司 相变存储器形成方法
JP2012156495A (ja) * 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2016082093A (ja) * 2014-10-17 2016-05-16 信越半導体株式会社 貼り合わせウェーハの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP3555465B2 (ja) * 1998-09-09 2004-08-18 信越半導体株式会社 半導体基板の製造方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102859649A (zh) * 2010-04-01 2013-01-02 信越半导体股份有限公司 外延硅晶片及其制造方法、以及贴合soi晶片及其制造方法
CN102859649B (zh) * 2010-04-01 2015-06-24 信越半导体股份有限公司 外延硅晶片及其制造方法、以及贴合soi晶片及其制造方法
US9673085B2 (en) 2012-09-03 2017-06-06 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
CN104603910B (zh) * 2012-09-03 2017-08-11 信越半导体株式会社 Soi晶圆的制造方法
CN105531821A (zh) * 2013-10-17 2016-04-27 信越半导体株式会社 贴合晶圆的制造方法
CN105531821B (zh) * 2013-10-17 2018-01-30 信越半导体株式会社 贴合晶圆的制造方法
CN113436997A (zh) * 2015-04-27 2021-09-24 台湾积体电路制造股份有限公司 用于对蚀刻层进行蚀刻的方法

Also Published As

Publication number Publication date
WO2006109614A1 (ja) 2006-10-19
EP1868230B1 (en) 2013-10-23
KR20080003328A (ko) 2008-01-07
EP1868230A4 (en) 2012-03-07
US20090117706A1 (en) 2009-05-07
KR101229760B1 (ko) 2013-02-06
JPWO2006109614A1 (ja) 2008-11-06
JP4421652B2 (ja) 2010-02-24
EP1868230A1 (en) 2007-12-19

Similar Documents

Publication Publication Date Title
CN101151708A (zh) Soi晶圆制造方法及用该方法制造的soi晶圆
EP1408551B1 (en) Method for producing bonding wafer
US7781309B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
JP3395661B2 (ja) Ｓｏｉウエーハの製造方法
US7829436B2 (en) Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer
KR100972213B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
CN101331585A (zh) 贴合基板的制造方法
CN103875061B (zh) 剥离晶片的再生加工方法
EP1662555B1 (en) Method for producing soi wafer
CN105190835A (zh) 混合基板的制造方法和混合基板
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
KR20070055382A (ko) 접합웨이퍼의 제조방법
US8048769B2 (en) Method for producing bonded wafer
CN104025254A (zh) 贴合soi晶片的制造方法
CN104115255A (zh) 贴合soi晶片的制造方法
CN105283943B (zh) 贴合晶圆的制造方法
CN104956464A (zh) Soi晶圆的制造方法以及soi晶圆
CN1326247C (zh) 贴合晶片的制造方法
CN102224568A (zh) 贴合晶片的制造方法
WO2017217129A1 (ja) 貼り合わせウェーハの製造方法
JP5564785B2 (ja) 貼り合わせ基板の製造方法
JP3864886B2 (ja) Ｓｏｉウエーハ
CN105493232B (zh) 贴合晶圆的制造方法
JP5368000B2 (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080326