CN104956464A - Soi晶圆的制造方法以及soi晶圆 - Google Patents
Soi晶圆的制造方法以及soi晶圆 Download PDFInfo
- Publication number
- CN104956464A CN104956464A CN201380071248.0A CN201380071248A CN104956464A CN 104956464 A CN104956464 A CN 104956464A CN 201380071248 A CN201380071248 A CN 201380071248A CN 104956464 A CN104956464 A CN 104956464A
- Authority
- CN
- China
- Prior art keywords
- wafer
- soi
- heat treatment
- carry out
- soi wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000010438 heat treatment Methods 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 58
- 230000003746 surface roughness Effects 0.000 claims abstract description 37
- 238000009832 plasma treatment Methods 0.000 claims abstract description 27
- 235000012431 wafers Nutrition 0.000 claims description 209
- 238000005468 ion implantation Methods 0.000 claims description 30
- 239000013078 crystal Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 23
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 17
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 13
- 238000000926 separation method Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 27
- 238000010030 laminating Methods 0.000 description 16
- 238000000137 annealing Methods 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 12
- 239000001307 helium Substances 0.000 description 9
- 229910052734 helium Inorganic materials 0.000 description 9
- -1 hydrogen ions Chemical class 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000020477 pH reduction Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical compound Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
Abstract
本发明涉及一种制作SOI晶圆的制造方法，其特征在于，在对接合晶圆的贴合面和基底晶圆的贴合面中至少一个表面实施等离子处理后，通过氧化膜进行贴合，在剥离热处理中，通过进行第一步骤，即以250℃以下的温度进行2小时以上的热处理，以及第二步骤，即以400℃以上450℃以下的温度进行30分钟以上的热处理，由此在离子注入层剥离接合晶圆。由此，能够提供一种SOI层膜厚范围小，SOI层表面的表面粗糙度小，平台部形状平滑，并且SOI层没有空隙、泡等缺陷的SOI晶圆的制造方法。
Description
技术领域
本发明涉及将进行过离子注入的晶圆在结合后剥离来制造SOI晶圆的，利用所谓离子注入剥离法的SOI晶圆的制造方法以及用该方法制造出的SOI晶圆。
背景技术
近年来，作为贴合晶圆的制造方法，通过将进行过离子注入的晶圆与其他晶圆贴合，在离子注入层剥离，来制造贴合晶圆的方法(离子注入剥离法：也被称作智能剥离法(注册商标)的技术)备受关注。
在这样的通过离子注入剥离法制造SOI晶圆的方法中，在两片硅晶圆中至少一片上形成氧化膜，同时，从一片硅晶圆(接合晶圆)的上表面注入氢离子、稀有气体离子等气体离子，在该晶圆内部形成微小气泡层(封入层)。并且，使进行过离子注入的一侧的表面通过氧化膜与另一片硅晶圆(基底晶圆)贴紧，之后施加热处理(剥离热处理)，将微小气泡层作为剥离面将一片晶圆(接合晶圆)剥离成薄膜状，进一步施加热处理(结合热处理)牢固地结合，做成SOI晶圆(参照专利文献1、2)。
该方法可比较容易地得到具有剥离面为镜面，且膜厚均匀性高的SOI层的SOI晶圆。但是，在利用离子注入剥离法来制作贴合晶圆的情况下，剥离后的贴合晶圆表面存在因离子注入导致的损伤层，并且与通常的产品级别的单晶硅晶圆的镜面相比表面粗糙度大。因此，在利用离子注入剥离法进行的制造中，需要去除这样的损伤层以及表面粗糙。
以往，为了去除该损伤层等，在结合热处理后的最后工序中，进行被称作接触抛光(タッチポリッシュ)的研磨余量极少的镜面研磨(加工余量：100nm左右)。然而，若对贴合晶圆的薄膜(SOI层)实施包含机械加工因素的研磨，则由于研磨的加工余量在面内不均匀，因此产生通过氢离子等的注入、剥离而实现的薄膜的膜厚均匀性会恶化的问题。
作为解决上述问题点的方法，代替所述接触抛光，开始了实施进行高温热处理改善表面粗糙度的平坦化处理。
另一方面，有一种室温机械剥离法(也被称作rT-CCP、SiGen法)，该方法在向接合晶圆注入氢离子等时，以智能剥离法的1.5倍左右的剂量进行注入，之后对接合晶圆和基底晶圆的贴合面进行等离子处理并贴合，通过在只进行热处理时不会发生剥离的热处理条件下(例如，350℃以下的低温热处理)进行热处理，使离子注入层脆化，之后，在室温下对贴合面附近的外周边缘部分例如插入楔状部件，以此为起点对接合晶圆进行机械剥离从而形成薄膜层(专利文献3)。该方法可以说以注入大量的氢离子、提高结合力的等离子处理以及室温分离为特征。由此，由于能够改善剥离面的表面粗糙度，因此能够降低剥离后的平坦化处理的负荷。
与上述方法同样地，作为降低剥离面的表面粗糙度的其他方法，有将氢离子和氦离子双方进行离子注入的共同注入法(专利文献4、5)。该方法将氢离子和氦离子双方分别向接合晶圆进行离子注入，之后与基底晶圆贴合，进行例如500℃、30分钟左右的剥离热处理，并在离子注入层进行剥离，与利用单一离子的离子注入的智能剥离法相比，能够以少量剂量进行剥离，并且剥离面的表面粗糙度也能得到改善。
如上所述，利用离子注入剥离法的SOI晶圆的制造方法可以分类为3种方法(智能剥离法、SiGen法、共同注入法)。
在上述3种制造方法中，在不利用CMP对剥离后的SOI晶圆的剥离面进行平坦化处理的情况下，制造出的SOI晶圆的品质特征如下所示。
智能剥离法在SOI层膜厚范围以及平台形状上处于没有大问题的水平，但SOI层表面的表面粗糙度比其他方法要大。
在SiGen法中SOI层表面的表面粗糙度抑制到较小，但由于在室温分离时放入楔子，因此在初期发生分离的区域和之后发生分离的边界上，膜厚分布有很大变化，且SOI层膜厚范围变大，此外由于强制分离，平台形状产生凹凸状或缺口。
在氢和氦的共同注入中，与SiGen法同样可以将SOI层表面的表面粗糙度抑制到较小，并且SOI层膜厚范围和平台形状上也没有大问题，但是由于注入He的影响，有产生空隙或泡的情况变多的倾向。
作为向设备制造厂发货的成品的SOI晶圆，要求SOI层膜厚范围小，SOI层表面的表面粗糙度小，平台部的形状平滑，并且SOI层没有空隙或泡等缺陷。
这里，平台部是指在剥离后的SOI晶圆的外周部上SOI层未被复制，基底晶圆的表面露出的区域，其主要原因是晶圆的平坦度在镜面研磨晶圆的外周部的几毫米左右处恶化，因此贴合晶圆间的结合力弱，SOI层难以向基底晶圆侧复制。如果用光学显微镜观察该SOI晶圆的平台部，则观察到SOI层和平台部的边界变成错综复杂的凹凸形状，或SOI层呈岛状孤立的SOI岛。认为这些现象发生在SOI层被复制的平坦度良好的区域和不被复制的平坦度差的区域间的过渡区域。预想这样的凹凸形状或SOI岛会在设备制造工序中从晶圆上剥落，并成为硅颗粒再次附着在设备制作区域上，成为设备不良的原因(参照专利文献6)。
现有技术文献
专利文献
专利文献1：日本专利公开平成5-211128号公报
专利文献2：日本专利公开2003-347526号公报
专利文献3：日本专利公开2006-210898号公报
专利文献4：日本专利公表2007-500435号公报
专利文献5：日本专利公表2008-513989号公报
专利文献6：日本专利公开2002-305292号公报
发明内容
(一)要解决的技术问题
本发明是鉴于上述问题而完成的，目的在于提供一种制造SOI晶圆的方法，所述SOI晶圆的SOI层膜厚范围小，SOI层表面的表面粗糙度小，平台部的形状平滑，SOI层没有空隙或泡等缺陷。
(二)技术方案
为了解决上述技术问题，本发明提供一种SOI晶圆的制造方法，从由单晶硅晶圆构成的接合晶圆的表面注入氢离子来形成离子注入层，在将该接合晶圆的离子注入过的表面与由单晶硅晶圆构成的基底晶圆表面通过氧化膜贴合后，进行剥离热处理，在所述离子注入层将接合晶圆剥离，由此制作SOI晶圆，其特征在于，
在对所述接合晶圆的贴合面和所述基底晶圆的贴合面中至少一个表面实施等离子处理后，通过所述氧化膜进行贴合，
在所述剥离热处理中，通过进行第一步骤，即以250℃以下的温度进行2小时以上的热处理，以及第二步骤，即以400℃以上450℃以下的温度进行30分钟以上的热处理，从而在所述离子注入层剥离所述接合晶圆。
本发明由于向接合晶圆进行(不注入氦离子)只有氢离子的离子注入，不会受到因注入了氦离子导致产生空隙或泡的影响，在SOI层没有空隙或泡等缺陷。此外，通过对晶圆进行等离子处理并贴合能够加强结合力，之后通过在相对低温下进行以2个阶段升温的热处理(所述第一步骤和第二步骤)，阶段性地使离子注入层脆化进行剥离，能够降低SOI层表面的表面粗糙度。
此外，由于本发明在剥离时(不是放入楔子进行机械剥离)通过热处理剥离离子注入层，能够缩小SOI膜厚范围，使平台部的形状平滑。
此时，优选地，所述等离子处理对具有氧化膜的晶圆进行氮等离子处理，对没有氧化膜的晶圆进行氧等离子处理。
由于在进行上述处理后进行晶圆贴合的情况下，特别是结合力增强，因此优选。此外，由于以上述条件处理过的晶圆在相对低温下完成晶圆剥离，能够制造剥离面的表面粗糙度小的SOI晶圆，因此适合。
并且此时，能够不进行CMP而进行平坦化处理。
作为这样的平坦化处理，可以列举例如牺牲氧化处理+Ar退火+牺牲氧化处理。由于这样制作出的SOI晶圆能够使SOI层的膜厚均匀性特别优异，且SOI层膜厚范围更小，因此适合。
进而，这样制造出的SOI晶圆能够使作为剥离面的SOI层表面的表面粗糙度(RMS)为3nm以下，且该SOI层的膜厚范围为1.5nm以下。
如果是这种SOI晶圆，能够使SOI层膜厚范围和SOI层表面的表面粗糙度极小，并且平台部的形状平滑，SOI层没有空隙或泡等缺陷，因此作为向设备制造厂发货的成品是适合的。
(三)有益效果
如上所述，根据本发明，能够制造SOI层膜厚范围小，SOI层表面的表面粗糙度小，平台部的形状平滑，SOI层没有空隙或者泡等缺陷的SOI晶圆。
附图说明
图1是通过实施例1的SOI晶圆的制造方法制造出的SOI晶圆的平台部形状的一例。
图2是通过比较例2的SOI晶圆的制造方法制造出的SOI晶圆的平台部形状的一例。
具体实施方式
下面，对本发明的SOI晶圆的制造方法以及SOI晶圆进行详细说明，但是本发明并不限定于此。
本发明人等为实现上述目的进行了深入研究，结果发现：
一种SOI晶圆的制造方法，从由单晶硅晶圆构成的接合晶圆的表面注入氢离子而形成离子注入层，在将该接合晶圆的离子注入过的表面与由单晶硅晶圆构成的基底晶圆表面通过氧化膜贴合后，进行剥离热处理，在所述离子注入层将接合晶圆剥离，由此制作SOI晶圆，其特征在于，
在对所述接合晶圆的贴合面和所述基底晶圆的贴合面中至少一个表面实施等离子处理后，通过所述氧化膜进行贴合，
在所述剥离热处理中，通过进行第一步骤，即以250℃以下的温度进行2小时以上的热处理，以及第二步骤，即以400℃以上450℃以下的温度进行30分钟以上的热处理，从而在所述离子注入层剥离所述接合晶圆，根据该SOI晶圆的制造方法，能够制造SOI层膜厚范围小，SOI层表面的表面粗糙度小，平台部的形状平滑，SOI层没有空隙或者泡等缺陷的SOI晶圆，从而完成了本发明。
如上所述，本发明向接合晶圆进行只有氢离子的离子注入，向接合晶圆和基底晶圆中至少一个的贴合面进行等离子处理，之后，通过氧化膜贴合，进行剥离热处理。
这样，由于向接合晶圆(不注入氦离子)进行只有氢离子的离子注入，不会受到因注入了氦离子导致产生空隙或泡的影响，在SOI层不会产生空隙或泡等缺陷。
此外，如上所述，本发明通过对接合晶圆和基底晶圆中至少一个的贴合面进行等离子处理，能够加强晶圆的结合力，通过之后以相对低温的热处理进行剥离处理，能够降低SOI层表面的表面粗糙度。
这里，在本发明的剥离热处理中，作为第一步骤在250℃以下进行2小时以上的退火，之后升温，作为第二步骤在400～450℃的温度范围下进行30分钟以上的退火，将离子注入层脆化，进行剥离。
经过等离子处理并进行贴合的晶圆，与通常贴合的晶圆相比结合力提高。通过作为第一步骤在250℃以下对该晶圆进行处理，发生第一次离子注入层的脆化和晶圆结合力的强化，之后通过400～450℃的热处理，结合力进一步提高，离子注入层的脆化完成，发生晶圆的剥离。
本发明如上所述，通过对晶圆实施等离子处理来加强晶圆的结合力，进行以相对低温的2个阶段升温的热处理(所述第一步骤、第二步骤)，阶段性地使离子注入层脆化进行剥离，能够降低SOI层表面的表面粗糙度。
此外，本发明在剥离时(不是放入楔子机械地、强制地剥离)通过热处理将离子注入层剥离，因此能够缩小SOI层膜厚范围，能够使平台部的形状平滑。
另外，考虑到剥离热处理的效率化，剥离热处理的第一步骤以及第二步骤的热处理时间优选均为8小时以下，更优选为4小时以下。因此，第一步骤的热处理温度优选150℃以上。
优选地，所述等离子处理对具有氧化膜的晶圆进行氮等离子处理，对没有氧化膜的晶圆(包含仅自然氧化膜生长的晶圆)进行氧等离子处理。
若进行如上所述的等离子处理，之后进行晶圆的贴合，则能够得到特别高的结合力。在这样的条件下处理过的晶圆能够在相对低温短时间内完成晶圆的剥离，制造剥离面的粗糙度更小的SOI晶圆。
这样制造出的刚剥离后的SOI晶圆，其SOI层表面的表面粗糙度小，并且SOI层的膜厚分布、平台形状良好，也不会产生泡及空隙。此外，由于SOI层表面的表面粗糙度小，因此即使不利用CMP仅通过热处理进行平坦化处理，作为成品的SOI晶圆也能够充分降低SOI层表面的表面粗糙度。
这样制造出的SOI晶圆能够使平坦化处理前的作为剥离面的SOI层表面的表面粗糙度(RMS)为3nm以下，并且该SOI层的膜厚范围为1.5nm以下。
通过对所述剥离后的SOI晶圆的剥离面不进行CMP而进行平坦化处理，能够制造出高品质的SOI晶圆。
作为平坦化处理，可以列举例如牺牲氧化处理+Ar退火+牺牲氧化处理。由于这样制作出的SOI晶圆能够使SOI层的膜厚均匀性优异，且SOI层膜厚范围更小，因此适合。
如果是这样的SOI晶圆，能够使SOI层膜厚范围和SOI层表面的表面粗糙度极小，并且平台部的形状平滑，SOI层没有空隙或泡等缺陷，作为向设备制造厂发货的成品成为高品质。
实施例
下面，示出实施例、比较例以及实验例对本发明进行更具体的说明，但本发明并不限定于此。
(实施例1)
利用直径300mm、晶体取向<100>的单晶硅晶圆制作出SOI晶圆。此时，通过热处理炉在接合晶圆上使150nm的热氧化膜生长，向该晶圆以5×1016/cm2的剂量、40keV的加速能量将氢离子(H+离子)进行离子注入。准备由单晶硅晶圆构成的基底晶圆，只对基底晶圆进行氧等离子处理，之后，与离子注入过的接合晶圆进行贴合。对该贴合后的晶圆在作为第一步骤进行200℃、4小时的退火后，以10℃/分钟的升温速度升温，作为第二步骤进行400℃、6小时的退火。通过该热处理，晶圆被剥离，成为初期SOI晶圆。
(比较例1)(智能剥离法)
利用直径300mm、晶体取向<100>的单晶硅晶圆制作出SOI晶圆。此时，通过热处理炉在接合晶圆上使150nm的热氧化膜生长，向该晶圆以5×1016/cm2的剂量、40keV的加速能量将氢离子(H+离子)进行离子注入。准备由单晶硅晶圆构成的基底晶圆，与离子注入过的接合晶圆进行贴合(不进行等离子处理)。对该贴合后的晶圆在作为第一步骤进行350℃、2小时的退火后，以10℃/分钟的升温速度升温，作为第二步骤进行500℃、30分钟的退火。通过该热处理，晶圆被剥离，成为初期SOI晶圆。
(比较例2)(SiGen法)
利用直径300mm、晶体取向<100>的单晶硅晶圆制作出SOI晶圆。此时，通过热处理炉在接合晶圆上使150nm的热氧化膜生长，向该晶圆以7.5×1016/cm2的剂量、40keV的加速能量将氢离子(H+离子)进行离子注入。准备由单晶硅晶圆构成的基底晶圆，只对基底晶圆进行氧等离子处理，之后，与离子注入过的接合晶圆进行贴合。对该贴合后的晶圆只进行350℃、2小时的退火。在该状态下，晶圆分离尚未进行，使用楔子在室温下进行晶圆剥离。
(比较例3)(共同注入法)
利用直径300mm、晶体取向<100>的单晶硅晶圆制作出SOI晶圆。此时，通过热处理炉在接合晶圆上使150nm的热氧化膜生长，向该晶圆将氦离子(He+离子)以0.9×1016/cm2的剂量、将氢离子(H+离子)以0.9×1016/cm2的剂量、并以40keV的加速能量进行离子注入。准备由单晶硅晶圆构成的基底晶圆，与离子注入过的接合晶圆进行贴合(不进行等离子处理)。对该贴合后的晶圆在作为第一步骤进行350℃、2小时的退火后，以10℃/分钟的升温速度升温，作为第二步骤进行500℃、30分钟的退火。通过该热处理，晶圆被剥离，成为初期SOI晶圆。
实施例1、比较例1～比较例3的AFM粗糙度、SOI层膜厚范围、平台部的形状、缺陷(空隙、泡)这4个项目的评价结果总结至下面的表1。
另外，表1的AFM粗糙度是指通过AFM(原子力显微镜)测定的以RMS(Root Mean Square，均方根)表示30μm方形区域的表面粗糙度的值。
表1
关于AFM粗糙度，比较例1与其他例子相比，结果大了2倍左右，表面粗糙度大，可以预想到之后的平坦化工序的负荷会增加。
关于膜厚分布，只有比较例2变大。这是因为在进行晶圆分离时，在放入楔子的瞬间楔子周围发生晶圆分离，之后，进一步使楔子向晶圆中心方向深入而进行晶圆分离。在该初期晶圆分离区域和之后的分离区域的边界上，膜厚急剧变化。这成为膜厚分布大的原因。
关于平台部的形状，只有比较例2产生明显的凹凸(图2)。这认为是因为在室温下使用楔子强制进行晶圆分离，由此施加机械性强制力而导致的。与此相比，其他例子的平台部的形状良好(图1)。这认为是因为通过热处理顺滑地发生剥离，因此未产生凹凸形状。
关于缺陷发生，只有比较例3发生缺陷。这认为是因为进行He(氦)和H(氢)的离子注入，因此要在制造工序中最容易发生颗粒附着的工序中进行2次处理，由颗粒引起的空隙和泡的产生与其他例子相比变多。另外，虽然在表中没有表示，但在除了在贴合前进行了等离子处理以外与比较例3以相同条件进行的其他例子中，泡的产生减少，但空隙的产生增加，空隙和泡的总计缺陷数没有变化。
<实验例>
(实验例1)
以如下条件进行组合晶圆分离(剥离)的第一步骤和第二步骤的实验。
作为接合晶圆以及基底晶圆利用直径300mm、晶体取向<100>的单晶硅晶圆制作出SOI晶圆。
首先，通过热处理炉在接合晶圆上使150nm的热氧化膜生长。向该晶圆以5×1016/cm2的剂量、40keV的加速能量将氢进行离子注入。准备基底晶圆(没有氧化膜)，对基底晶圆进行氮等离子处理，之后进行贴合。对该贴合后的晶圆，作为剥离热处理，在150～350℃的范围内进行2小时的退火作为第一步骤，并以10℃/分钟升温，进行350～500℃的退火作为第二步骤(第一步骤、第二步骤的热处理条件参照表2)。通过该热处理，在离子注入层剥离，制作出初期SOI晶圆(也有根据热处理条件而不能剥离的情况)。对该初期SOI晶圆依次进行900℃、2小时的牺牲酸化处理(热氧化+氧化膜去除)、1200℃、1小时的Ar气氛下的退火、950℃的用于膜厚调整的牺牲酸化处理，来制作SOI层膜厚为88nm的SOI晶圆的成品，通过AFM在30μm×30μm的范围内测量其SOI层表面的表面粗糙度(RMS)，并进行比较。结果示于下面的表2。
表2
RMS(nm)
作为第一步骤在150℃～250℃范围内进行2小时的热处理，作为第二步骤在400℃～450℃进行30分钟以上4小时以下的热处理，此时SOI层表面的表面粗糙度(RMS)极小。
(实验例2)
将第一步骤的热处理时间设为4小时，将第二步骤设为350℃、4小时的条件、400℃、0.5小时的条件、450℃、0.5小时的条件这3种条件，除此以外在与实验例1相同的条件下制作SOI晶圆的成品，通过AFM在30μm×30μm的范围内测量其SOI层表面的表面粗糙度(RMS)，并进行比较。结果示于下面的表3。
表3
RMS(nm)
作为第一步骤在150℃～250℃范围内进行4小时的热处理，作为第二步骤在400℃～450℃进行30分钟的热处理，此时SOI层表面的表面粗糙度(RMS)极小。另外，如果第一步骤的热处理之后的第二步骤的热处理温度为350℃(不到400℃)，则即使进行4小时的热处理，剥离自身也未发生。
(实验例3)
将第一步骤的热处理时间设为1小时，将第二步骤设为350℃、4小时的条件、400℃、0.5小时的条件这2种条件，除此以外在与实验例1相同的条件下制作SOI晶圆的成品，通过AFM在30μm×30μm的范围内测量其SOI层表面的表面粗糙度(RMS)，并进行比较。结果示于下面的表4。
表4
RMS(nm)
如果第一步骤的热处理时间为1小时(不到2小时)，则即使作为第二步骤在400℃下进行30分钟的热处理，结果晶圆还是有一部分未剥离。此外，如果第一步骤的热处理时间为1小时(不到2小时)，并且第二步骤的热处理温度为350℃(不到400℃)，则即使进行4小时的热处理，剥离自身也未发生。
(实验例4)
除了在贴合前不进行等离子处理以外，在与实验例1相同的条件下(一部分条件没有实施)制作SOI晶圆的成品，通过AFM在30μm×30μm的范围内测量其SOI层表面的表面粗糙度(RMS)，并进行比较。结果示于下面的表5。
表5
RMS(nm)
如果在贴合前不实施等离子处理，则即使作为第一步骤在150℃～250℃范围内进行2小时的热处理，作为第二步骤在400℃下进行4小时或在450℃下进行1小时的热处理，晶圆也未剥离，或者即使发生剥离，SOI层表面的表面粗糙度(RMS)也大。
(实验例5)
为了确认等离子处理条件的效果，以如下条件制作SOI晶圆的成品。
作为接合晶圆以及基底晶圆，利用直径300mm、晶体取向<100>的单晶硅晶圆制作出SOI。
首先，通过热处理炉在接合晶圆上使150nm的热氧化膜生长。向该晶圆以5×1016/cm2的剂量、40keV的加速能量将氢进行离子注入。准备基底晶圆(没有氧化膜)，对双方进行等离子处理，之后进行贴合。
等离子条件如下面的表6所示。
表6
对该贴合后的晶圆，作为剥离热处理，在作为第一步骤进行200℃、4小时的退火后，以10℃/分钟的升温速度升温，作为第二步骤进行400℃、4小时的退火。通过该热处理在离子注入层剥离，制作出初期SOI晶圆。对该初期SOI晶圆进行900℃、2小时的牺牲酸化处理、1200℃、1小时的Ar气氛下的退火、950℃的用于膜厚调整的牺牲酸化处理，来制作SOI层膜厚为88nm的SOI晶圆的成品，通过AFM在30μm×30μm的范围内测量其SOI层表面的表面粗糙度(RMS)，并进行比较。
表面粗糙度(RMS)如下所示。
由上述结果可知，通过对氧化膜进行氮等离子处理，对没有氧化膜的晶圆进行氧等离子处理，表面粗糙度(RMS)达到最小。
另外，本发明的上述实施方式为例示，具有与本发明的权利要求书所述的技术思想实质上相同的结构，并发挥同样作用效果的所有方式，均包含在本发明的技术范围内。
Claims (4)
1.一种SOI晶圆的制造方法，从由单晶硅晶圆构成的接合晶圆的表面注入氢离子形成离子注入层，在将该接合晶圆的离子注入过的表面与由单晶硅晶圆构成的基底晶圆表面通过氧化膜贴合后，进行剥离热处理，在所述离子注入层将接合晶圆剥离，由此制作SOI晶圆，其特征在于，
在对所述接合晶圆的贴合面和所述基底晶圆的贴合面中至少一个表面实施等离子处理后，通过所述氧化膜进行贴合，
在所述剥离热处理中，通过进行第一步骤，即以250℃以下的温度进行2小时以上的热处理，以及第二步骤，即以400℃以上450℃以下的温度进行30分钟以上的热处理，由此在所述离子注入层剥离所述接合晶圆。
2.根据权利要求1所述的SOI晶圆的制造方法，其特征在于，所述等离子处理对具有氧化膜的晶圆进行氮等离子处理，对没有氧化膜的晶圆进行氧等离子处理。
3.根据权利要求1或2所述的SOI晶圆的制造方法，其特征在于，对所述剥离后的SOI晶圆的剥离面不进行CMP，而进行平坦化处理。
4.一种SOI晶圆，其通过权利要求1或2所述的SOI晶圆的制造方法制造，其特征在于，作为剥离面的SOI层表面的表面粗糙度即RMS为3nm以下，并且该SOI层的膜厚范围为1.5nm以下。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013018833A JP6056516B2 (ja) | 2013-02-01 | 2013-02-01 | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| JP2013-018833 | 2013-02-01 | ||
| PCT/JP2013/007248 WO2014118851A1 (ja) | 2013-02-01 | 2013-12-10 | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104956464A true CN104956464A (zh) | 2015-09-30 |
| CN104956464B CN104956464B (zh) | 2017-09-22 |
Family
ID=51261601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380071248.0A Active CN104956464B (zh) | 2013-02-01 | 2013-12-10 | Soi晶圆的制造方法以及soi晶圆 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20150340279A1 (zh) |
| EP (1) | EP2953153B1 (zh) |
| JP (1) | JP6056516B2 (zh) |
| KR (1) | KR102019653B1 (zh) |
| CN (1) | CN104956464B (zh) |
| WO (1) | WO2014118851A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106960811A (zh) * | 2016-01-12 | 2017-07-18 | 沈阳硅基科技有限公司 | 一种soi硅片的制备方法 |
| CN108140553A (zh) * | 2015-10-28 | 2018-06-08 | 信越半导体株式会社 | 贴合式soi晶圆的制造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107154379B (zh) * | 2016-03-03 | 2020-01-24 | 上海新昇半导体科技有限公司 | 绝缘层上顶层硅衬底及其制造方法 |
| US10206273B2 (en) | 2017-01-18 | 2019-02-12 | Phoenix Llc | High power ion beam generator systems and methods |
| KR101952492B1 (ko) * | 2017-01-20 | 2019-02-26 | 한양대학교 산학협력단 | 웨이퍼 본딩 방법 및 그 제조 방법에 의해 제조된 삼차원 구조의 반도체 반도체 소자 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335258B1 (en) * | 1996-11-05 | 2002-01-01 | Commissariat A L'energie Atomique | Method for making a thin film on a support and resulting structure including an additional thinning stage before heat treatment causes micro-cavities to separate substrate element |
| CN1465104A (zh) * | 2001-07-17 | 2003-12-31 | 信越半导体株式会社 | 贴合晶片的制造方法 |
| CN1479353A (zh) * | 2002-05-02 | 2004-03-03 | S.O.I.Tec��Ե���Ϲ輼����˾ | 材料层的分离处理方法 |
| US20090117703A1 (en) * | 2007-11-01 | 2009-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| CN102017070A (zh) * | 2008-10-31 | 2011-04-13 | 信越化学工业株式会社 | 转印有硅薄膜的绝缘性晶片的制造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JP3900741B2 (ja) | 1999-05-21 | 2007-04-04 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP4304879B2 (ja) | 2001-04-06 | 2009-07-29 | 信越半導体株式会社 | 水素イオンまたは希ガスイオンの注入量の決定方法 |
| FR2874455B1 (fr) | 2004-08-19 | 2008-02-08 | Soitec Silicon On Insulator | Traitement thermique avant collage de deux plaquettes |
| JP2007500435A (ja) | 2003-07-29 | 2007-01-11 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 共注入と熱アニールによって特性の改善された薄層を得るための方法 |
| EP1792338A1 (en) | 2004-09-21 | 2007-06-06 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Thin layer transfer method wherein a co-implantation step is performed according to conditions avoiding blisters formation and limiting roughness |
| JP2006210898A (ja) | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| US7767542B2 (en) | 2007-04-20 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd | Manufacturing method of SOI substrate |
| JP5654206B2 (ja) * | 2008-03-26 | 2015-01-14 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置 |
| JP5493343B2 (ja) * | 2008-12-04 | 2014-05-14 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP5244650B2 (ja) | 2009-02-26 | 2013-07-24 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP5532680B2 (ja) * | 2009-05-27 | 2014-06-25 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ |
| JP5706670B2 (ja) * | 2009-11-24 | 2015-04-22 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| JP5703853B2 (ja) * | 2011-03-04 | 2015-04-22 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
-
2013
- 2013-02-01 JP JP2013018833A patent/JP6056516B2/ja active Active
- 2013-12-10 CN CN201380071248.0A patent/CN104956464B/zh active Active
- 2013-12-10 WO PCT/JP2013/007248 patent/WO2014118851A1/ja active Application Filing
- 2013-12-10 EP EP13874124.4A patent/EP2953153B1/en active Active
- 2013-12-10 KR KR1020157020474A patent/KR102019653B1/ko active IP Right Grant
- 2013-12-10 US US14/655,880 patent/US20150340279A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335258B1 (en) * | 1996-11-05 | 2002-01-01 | Commissariat A L'energie Atomique | Method for making a thin film on a support and resulting structure including an additional thinning stage before heat treatment causes micro-cavities to separate substrate element |
| CN1465104A (zh) * | 2001-07-17 | 2003-12-31 | 信越半导体株式会社 | 贴合晶片的制造方法 |
| CN1479353A (zh) * | 2002-05-02 | 2004-03-03 | S.O.I.Tec��Ե���Ϲ輼����˾ | 材料层的分离处理方法 |
| US20090117703A1 (en) * | 2007-11-01 | 2009-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| CN102017070A (zh) * | 2008-10-31 | 2011-04-13 | 信越化学工业株式会社 | 转印有硅薄膜的绝缘性晶片的制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108140553A (zh) * | 2015-10-28 | 2018-06-08 | 信越半导体株式会社 | 贴合式soi晶圆的制造方法 |
| CN108140553B (zh) * | 2015-10-28 | 2022-04-08 | 信越半导体株式会社 | 贴合式soi晶圆的制造方法 |
| CN106960811A (zh) * | 2016-01-12 | 2017-07-18 | 沈阳硅基科技有限公司 | 一种soi硅片的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2953153B1 (en) | 2021-05-26 |
| JP2014150193A (ja) | 2014-08-21 |
| EP2953153A1 (en) | 2015-12-09 |
| JP6056516B2 (ja) | 2017-01-11 |
| EP2953153A4 (en) | 2016-10-19 |
| US20150340279A1 (en) | 2015-11-26 |
| CN104956464B (zh) | 2017-09-22 |
| KR102019653B1 (ko) | 2019-09-09 |
| WO2014118851A1 (ja) | 2014-08-07 |
| KR20150112968A (ko) | 2015-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7521334B2 (en) | Method for producing direct bonded wafer and direct bonded wafer | |
| US10236205B2 (en) | Thin film and method for manufacturing thin film | |
| CN104956464A (zh) | Soi晶圆的制造方法以及soi晶圆 | |
| CN104115255B (zh) | 贴合soi晶片的制造方法 | |
| US9076840B2 (en) | Method for manufacturing a bonded SOI wafer | |
| CN107112204A (zh) | 贴合式soi晶圆的制造方法 | |
| CN105190835B (zh) | 混合基板的制造方法和混合基板 | |
| US10566196B2 (en) | Method for manufacturing bonded SOI wafer | |
| EP3118889B1 (en) | Process for producing bonded soi wafer | |
| CN104885190B (zh) | Soi晶圆的制造方法 | |
| WO2005024925A1 (ja) | Ｓｏｉウェーハの作製方法 | |
| JP5261960B2 (ja) | 半導体基板の製造方法 | |
| CN101356622A (zh) | 贴合晶片的制造方法 | |
| EP3309820A1 (en) | Method of manufacturing soi wafer | |
| TW200809972A (en) | Method of producing semiconductor substrate | |
| JP2003347176A (ja) | 貼り合わせウェーハの製造方法 | |
| JP5493343B2 (ja) | 貼り合わせウェーハの製造方法 | |
| CN108701593A (zh) | 半导体晶圆的热处理方法 | |
| WO2017217129A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2008072049A (ja) | 貼り合わせウェーハの製造方法 | |
| KR20160052551A (ko) | 접합 웨이퍼의 제조방법 | |
| JP2006013179A (ja) | Ｓｏｉウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |