CN104115255B - 贴合soi晶片的制造方法 - Google Patents

贴合soi晶片的制造方法 Download PDF

Info

Publication number
CN104115255B
CN104115255B CN201280067455.4A CN201280067455A CN104115255B CN 104115255 B CN104115255 B CN 104115255B CN 201280067455 A CN201280067455 A CN 201280067455A CN 104115255 B CN104115255 B CN 104115255B
Authority
CN
China
Prior art keywords
mentioned
wafer
soi
manufacture method
laminating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280067455.4A
Other languages
English (en)
Other versions
CN104115255A (zh
Inventor
小林德弘
石塚徹
阿贺浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN104115255A publication Critical patent/CN104115255A/zh
Application granted granted Critical
Publication of CN104115255B publication Critical patent/CN104115255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明是一种贴合SOI晶片的制造方法，该贴合SOI晶片的制造方法其特征在于，对于利用离子注入剥离法所得到的剥离后的贴合SOI晶片进行RTO处理，去除通过该RTO处理而形成于上述SOI层表面的氧化膜之后，进行使上述SOI层表面的硅原子产生迁移的平坦化热处理，而使上述SOI层表面平坦化，其后，进行牺牲氧化处理而调整上述SOI层的膜厚。由此，提供一种贴合SOI晶片的制造方法，该贴合SOI晶片的制造方法能够有效地制造具有充分降低了SOI层表面的表面粗糙度且减少了SOI层表面的较深的凹坑的高质量的SOI层的SOI晶片。

Description

贴合SOI晶片的制造方法
技术领域
本发明涉及使用了离子注入剥离法的贴合SOI晶片的制造方法，尤其涉及将注入了氢离子等的硅单晶片与成为支撑基片的衬底晶片贴合之后进行剥离而制造贴合SOI晶片的方法。
背景技术
最近，作为贴合SOI晶片的制造方法，将注入了离子的键合晶片贴合之后进行剥离而制造贴合晶片的方法(离子注入剥离法：还称之为智能剥离法(注册商标)的技术)重新开始引人瞩目。该离子注入剥离法是如下技术(参照专利文献1)。即、在两张晶片中至少在一方形成氧化膜，并且从一方的晶片(键合晶片)的上表面注入氢离子或稀有气体离子等的气体离子，并在该晶片内部形成微小气泡层(封装层)之后，使该注入了离子的一方的面隔着氧化膜(绝缘膜)与另一方的晶片(衬底晶片)贴紧，其后，施加热处理(剥离热处理)并将微小气泡层作为分开面而将一方的晶片(键合晶片)剥离成薄膜状，且进一步施加热处理(结合热处理)而牢固地结合之后制作在衬底晶片上具有薄膜(SOI层)的贴合晶片。在该方法中，容易得到分开面(剥离面)为优良的镜面且薄膜尤其SOI层的膜厚的均匀性也多少高一些的SOI晶片。
但是，在通过离子注入剥离法制作贴合SOI晶片的情况下，在剥离后的贴合晶片表面存在因离子注入而引起的损伤层，另外，表面粗糙度大于通常的产品标准的硅晶片的镜面。因此，在离子注入剥离法中有必要去除这种损伤层，并降低表面粗糙度。
过去为了去除该损伤层等，在结合热处理后的最终工序中进行了称之为接触抛光的研磨余量极少的镜面研磨(加工余量：100nm左右)。
然而，若对SOI层进行包括机械加工的要素的研磨，则由于研磨的加工余量并不均匀，因而发生通过氢离子等的注入、剥离而多少完成的SOI层的膜厚均匀性变差之类的问题。
作为解决这种问题的方法，替代上述接触抛光而进行着实施高温热处理而 改进表面粗糙度的平坦化处理。
例如在专利文献2中提出了经剥离热处理之后(或者结合热处理之后)不是研磨SOI层的表面而是在包括氢的还原性气氛下施加热处理(快速加热、快速冷却热处理(RTA：Rapid Thermal Annealing，亦称为“快速热退火”))的方案。再有，在专利文献3中提出了经剥离热处理之后(或者结合热处理之后)通过氧化性气氛下的热处理而在SOI层形成氧化膜之后去除该氧化膜，接着施加还原性气氛的热处理(快速加热、快速冷却热处理(RTA处理，亦称为“快速热退火处理”))的方案。
另外，在专利文献4中，通过在剥离之后的SOI晶片实施惰性气体、氢气、或者这些的混合气体气氛下的平坦化热处理之后进行牺牲氧化处理，而同时实现剥离面的平坦化和避免氧化诱生堆垛层错(OSF)发生。
这样，由于代替接触抛光进行了实施高温热处理而改进表面粗糙度的平坦化处理，因而目前通过离子注入剥离法以大量生产的程度得到直径为300mm且具有SOI层的膜厚范围(从面内的最大膜厚值减去了最小膜厚值的值)为3nm以内的膜厚均匀性的SOI晶片。
进而，在专利文献5中记载有以下内容：在进行专利文献4中所记载的平坦化热处理(非氧化性气体气氛下的热处理)之前，进行专利文献2中所记载的含氢的还原性气氛下的RTA处理(以下，有时简称为氢RTA处理)和牺牲氧化处理，由此抑制表面粗糙度的增大和凹状缺陷的产生。
现有技术文献
专利文献
专利文献1：日本特开平5-211128号公报
专利文献2：日本特开平11-307472号公报
专利文献3：日本特开2000-124092号公报
专利文献4：WO2003/009386
专利文献5：日本特开2009-32972号公报
发明内容
发明所要解决的问题
为了使剥离后的SOI层表面有效地平坦化，如专利文献5所记载，较为 有效的是在进行Ar退火等平坦化热处理(利用分批炉的热处理)之前引入迁移效应较高的含氢气氛下的RTA处理，但是在剥离之后进行氢RTA处理的情况下，若其后不是立即进行牺牲氧化处理而是进行Ar退火，则在SOI层表面形成较深的凹坑，导致SOI层的表面粗糙度变差。
为了避免这种情况发生，有必要在氢RTA处理之后进行牺牲氧化处理，然后进行Ar退火，因此，为了完成作为最终产品的SOI晶片，Ar退火之后进一步进行用于调整SOI层的膜厚的牺牲氧化处理，即存在需要复杂的过程(剥离→氢RTA处理→牺牲氧化处理→Ar退火→牺牲氧化处理)的问题。
本发明是鉴于这种问题而完成的，其目的在于有效地制造一种具有充分降低了SOI层表面的表面粗糙度且减少了SOI层表面的较深的凹坑的高质量的SOI层的SOI晶片。
用于解决问题的方案
为了解决上述问题，本发明提供一种贴合SOI晶片的制造方法，该贴合SOI晶片的制造方法通过从由单晶硅构成的键合晶片的表面注入氢离子、稀有气体离子的至少一种气体离子而在该键合晶片内部形成离子注入层，并将上述键合晶片的注入了离子的一侧的表面与衬底晶片的表面隔着绝缘膜贴合之后，在上述离子注入层剥离上述键合晶片的一部分而制造在上述衬底晶片上具有由上述键合晶片的薄膜构成的SOI层的贴合SOI晶片，上述贴合SOI晶片的制造方法其特征在于，
对于上述剥离后的贴合SOI晶片进行快速热氧化(RTO)处理，去除通过该RTO处理而形成于上述SOI层表面的氧化膜之后，进行使上述SOI层表面的硅原子产生迁移的平坦化热处理，而使上述SOI层表面平坦化，其后，进行牺牲氧化处理而调整上述SOI层的膜厚。
而且，本发明提供一种贴合SOI晶片的制造方法，该贴合SOI晶片的制造方法通过从由单晶硅构成的键合晶片的表面注入氢离子、稀有气体离子的至少一种气体离子而在该键合晶片内部形成离子注入层，并将上述键合晶片的注入了离子的一侧的表面与衬底晶片的表面隔着绝缘膜贴合之后，在上述离子注入层剥离上述键合晶片的一部分而制造在上述衬底晶片上具有由上述键合晶片的薄膜构成的SOI层的贴合SOI晶片，上述贴合SOI晶片的制造方法其特 征在于，
对于上述剥离后的贴合SOI晶片进行RTO处理，去除通过该RTO处理而形成于上述SOI层表面的氧化膜之后进行牺牲氧化处理，或者，并未去除通过该RTO处理而形成于上述SOI层表面的氧化膜就进行牺牲氧化处理而调整上述SOI层的膜厚，其后，进行使上述SOI层表面的硅原子产生迁移的平坦化热处理，而使上述SOI层表面平坦化。
另外，在该情况下，最好在进行上述平坦化热处理之后，进一步进行牺牲氧化处理，而调整上述SOI层的膜厚。
若为这种贴合SOI晶片的制造方法，能够有效地制造具有充分降低了SOI层表面的表面粗糙度且减少了SOI层表面的较深的凹坑的高质量的SOI层的SOI晶片。另外，在后者的贴合SOI晶片的制造方法的情况下，在平坦化热处理之前实施用于调整SOI层的膜厚的牺牲氧化处理(热氧化+热氧化膜去除)，因而通过进行平坦化热处理完成成为产品的SOI晶片，而其后，还可重新追加进行牺牲氧化处理而进行SOI膜厚的微调。
另外，在该情况下，最好使通过上述RTO处理而形成于上述SOI层表面的氧化膜的膜厚为5nm以上。
这样，若使通过RTO处理所形成的氧化膜的膜厚为5nm以上，则通过RTO处理就能够更进一步减少凹坑的深度。
另外，在该情况下，最好以1100℃以上且10秒以上的条件进行上述RTO处理。
如此设定RTO处理的热处理条件，能够进一步充分降低SOI层表面的表面粗糙度。
另外，在该情况下，最好在氢气、惰性气体、或这些的混合气体气氛下进行上述平坦化热处理。而且，最好利用RTA炉或电阻加热式热处理炉进行上述平坦化热处理。
就平坦化热处理而言，只要是使SOI层表面的硅原子产生迁移的热处理，则并无特别限定，但尤其以使用了电阻加热式热处理炉的Ar退火、使用了RTA炉的氢气氛下或Ar与氢的混合气体气氛下的RTA处理为宜。
发明效果
如上所述，根据本发明的贴合SOI晶片的制造方法，能够有效地制造具有充分降低了SOI层表面的表面粗糙度且减少了SOI层表面的较深的凹坑的高质量的SOI层的SOI晶片。
附图说明
图1表示示出了本发明的贴合SOI晶片的制造方法的一例的工序流程图。
图2表示示出了本发明的贴合SOI晶片的制造方法的另一例的工序流程图。
图3表示利用离子注入剥离法制造SOI晶片的步骤的一例的工序流程图。具体实施方式
如上所述，要求有一种能够有效地制造SOI晶片的方法，该SOI晶片具有充分降低了SOI层表面的表面粗糙度且减少了SOI层表面的较深的凹坑的高质量的SOI层。
本发明人等，就剥离面的平坦化热处理，考虑到SOI晶片的生产上的高效率，以通过能够一并处理多个晶片的分批炉的Ar气氛下的热处理(Ar退火)为中心进行了研讨，发现为了利用Ar退火所带来的迁移效应而得到充分平坦的SOI表面，需要高温且长时间的热处理条件，随之存在滑移位错的发生频度增高之类的问题。于是，构想出在进行Ar退火之前，引入迁移效应较高的含氢气氛下的RTA(氢RTA)处理，从而减轻Ar退火的负荷的方案。
然而，已判明若进行氢RTA处理之后立即进行Ar退火，则在SOI层表面产生通过原子力显微镜(Atom Force Microscope，AFM)的30μm见方的观察所测定的凹坑(直径为0.5～几十μm，深度为几nm)，该凹坑使表面粗糙度变差。另外，对于SOI层的表面(剥离面)，即便不进行氢RTA处理而直接进行Ar退火也产生这种凹坑。另一方面，对于通常的PW(镜面研磨晶片)，即便持续进行氢RTA处理和Ar退火，凹坑也未产生。由此可谓，产生这种凹坑的现象是如离子注入剥离后的SOI层的剥离面那样表面粗糙度较大的表面所特有的现象。
另外，已判明若进行氢RTA处理之后立即追加进行牺牲氧化处理，之后进行Ar退火，则能够减少凹坑的深度，并能够改进表面粗糙度。然而若这样在氢RTA处理与Ar退火之间进行牺牲氧化处理，则为了完成作为最终产品的 SOI晶片，需要剥离→氢RTA处理→牺牲氧化处理→Ar退火→牺牲氧化处理(SOI膜厚调整)这种复杂的过程(与专利文献5中所记载的过程相同的过程)，因而存在生产效率降低的危险。
于是，本发明人等构想出以在氧化性气氛下进行的RTA处理(快速加热、快速冷却热处理)即快速热氧化(Rapid Thermal Oxidation，RTO)处理代替剥离之后立即进行的氢RTA处理+牺牲氧化处理这种工序的方案，并反复进行专心研讨结果，完成了本发明。
图1表示示出了本发明的贴合SOI晶片的制造方法的一例的工序流程图。
首先，准备利用离子注入剥离法所制作的剥离后的SOI晶片(图1(A))。即、按照图3所示的步骤制造剥离后的SOI晶片(剥离SOI晶片)。
在图3的离子注入剥离法中，在工序(1)准备成为符合器件规格的支撑基片的衬底晶片1和成为SOI层的由单晶硅构成的键合晶片2。作为衬底晶片1，能够使用单晶硅晶片，但并不特别限定。
接着，在工序(2)中，在键合晶片2和衬底晶片1中的至少一方晶片，这里是在键合晶片2的表面形成绝缘膜3。作为绝缘膜3，能够形成例如大致10～2000nm厚的氧化膜。
在工序(3)中，对于表面形成有绝缘膜3的键合晶片2的单面注入氢离子、稀有气体离子的至少一种气体离子而在键合晶片2内部形成离子注入层4。另外，在本发明中假定氢分子离子也包括在“氢离子”中。
在工序(4)中，在键合晶片2的离子注入面隔着绝缘膜3贴合衬底晶片1。通常是在常温的洁净的气氛下使衬底晶片1与键合晶片2的表面彼此接触，因而无需使用粘合剂即可粘合晶片彼此。
在工序(5)中，在离子注入层剥离键合晶片2的一部分，而制作在衬底晶片上具有由键合晶片的薄膜构成的SOI层5的贴合SOI晶片6。例如，若在惰性气体气氛下以大致500℃以上的温度施加热处理，则能够在离子注入层剥离键合晶片。另外，通过预先对常温下的贴合面施加等离子处理，还可施加外力进行剥离而不必施加热处理(或者施加不会剥离程度的热处理之后)。
接着，对于如上得到的剥离后的贴合SOI晶片进行在氧化性气氛下所进行的RTA处理(快速加热、快速冷却处理)即RTO处理(图1(B))。
最好以1100℃以上且10秒以上(尤其是10秒以上且不到300秒)的条件进行上述RTO处理。通过将RTO处理的热处理温度设为1100℃以上，就能够更进一步充分降低SOI层表面的表面粗糙度。另外，最好通过该RTO处理在SOI层表面形成具有5nm以上的膜厚的氧化膜。
另外，作为在该RTO处理所使用的快速加热快速冷却装置，只要是能够进行RTA处理的装置(以下还称为RTA炉)则并不特别限定，例如能够使用单片式灯加热装置。
接着，去除通过RTO处理而形成于SOI层5表面的氧化膜(图1(C))。通过进行氧化膜去除，能够在后续的平坦化热处理中使硅原子容易产生迁移，因而能够充分降低SOI层表面的表面粗糙度。
作为这种氧化膜去除方法，可通过利用含有HF的水溶液去除而实施。
接着，通过进行使SOI层表面的硅原子产生迁移的平坦化热处理，而使SOI层表面平坦化(图1(D))。
作为该平坦化热处理，只要是使迁移产生的热处理，则并不特别限定，可以使用RTA炉或电阻加热式热处理炉在氢气、惰性气体、或这些混合气体气氛下进行。尤其可举出使用了电阻加热式的分批式热处理炉的Ar退火(通常为1000℃以上且1小时以上)、使用了RTA炉的氢RTA处理、或利用Ar和氢的混合气体气氛的RTA处理(通常为1100℃以上、10秒以上且不到300秒)。以下，以进行Ar退火的场合为例进行说明，但即便是进行了使其他的迁移产生的热处理的场合，也得到同样的效果。
其后，进行牺牲氧化处理而调整SOI层的膜厚(图1(E))，制造贴合SOI晶片。
即、首先在氧化性气体气氛下进行热处理，在SOI晶片的表层形成所希望的膜厚的热氧化膜之后，利用HF水溶液等去除该热氧化膜，由此调整SOI层的膜厚。
在图1(B)所进行的RTO处理，由于是在氧化性气氛所进行的RTA处理，因而几乎没有如氢RTA处理那样的SOI表面的硅原子的迁移所带来的平坦化效应。但确认出与过去的进行氢RTA处理之后立即进行牺牲氧化处理的场合相同地、能够减少凹坑的深度的效果。因此，若去除通过RTO处理而形成的 氧化膜之后进行Ar退火，则由迁移所带来的平坦化效应，能够得到充分的表面粗糙度。
即、与过去的通过剥离→氢RTA处理→牺牲氧化处理→Ar退火→牺牲氧化处理(SOI膜厚调整)这种复杂的过程而得到的表面粗糙度相比，等同以上地改进的表面粗糙度在本发明中却以剥离→RTO处理→Ar退火→牺牲氧化处理(SOI膜厚调整)这种简单的过程就能得到。
就该现象而言，在前者的过程中，得到由迁移而带来的平坦化效应的工序具有氢RTA处理和Ar退火这两个工序，相对于此，在后者(本发明)的过程中，仅具有Ar退火这一个工序，考虑到这一点，与前者的过程相比，在后者(本发明)的过程得到等同以上改进的表面粗糙度，这是即便是本领域技术人员也全然未能预测的显著的效果。
另外，确认出关于本发明的剥离→RTO处理→Ar退火→牺牲氧化处理(SOI膜厚调整)这一过程，即使将Ar退火和牺牲氧化处理(SOI膜厚调整)的顺序相反而为剥离→RTO处理→牺牲氧化处理(SOI膜厚调整)→Ar退火这种过程，也得到同样的效果。在该情况下，成为经RTO处理之后进行牺牲氧化处理(SOI膜厚调整)这种顺序，因而去除通过RTO处理而形成的氧化膜的工序，并非必需，因而还能够省略。
即、如图2所示，在本发明中提供一种贴合SOI晶片的制造方法，该贴合SOI晶片的制造方法其特征在于，对于剥离后的贴合SOI晶片(图2(A))进行RTO处理(图2(B))，去除通过该RTO处理而形成于上述SOI层表面的氧化膜之后进行牺牲氧化处理，或者，并未去除通过该RTO处理而形成于上述SOI层表面的氧化膜就进行牺牲氧化处理而调整上述SOI层的膜厚(图2(C)、(D))，其后，进行使上述SOI层表面的硅原子产生迁移的平坦化热处理，而使上述SOI层表面平坦化(图2(E))。
在该情况下，在平坦化热处理(Ar退火)之前实施用于调整SOI层的膜厚的牺牲氧化处理，因而通过进行平坦化热处理完成成为产品的SOI晶片，而其后，还可重新追加进行牺牲氧化处理而进行SOI膜厚的微调。
实施例
以下举出本发明的实施例和比较例来更详细地说明本发明，但本发明并不 限定于这些例子。
[SOI晶片的制法(至剥离工序)：机械剥离](实施例1～12、比较例1、2)
作为键合晶片及衬底晶片，准备了直径为300mm且结晶方位为＜100＞的经镜面研磨的单晶硅晶片，在键合晶片的表面形成150nm的热氧化膜，并穿过该热氧化膜进行了氢离子注入(剂量：6×1016/cm2，注入能量：50keV)，并将贴合面在室温下隔着氧化膜与通过等离子处理而激活的衬底晶片贴合，且进行了350℃、1个小时的热处理(在该热处理不会发生剥离)之后，对离子注入层施加机械外力而进行了剥离。
[SOI晶片的制法(至剥离工序)：热处理剥离](实施例13、14、比较例3～5)
作为键合晶片及衬底晶片，准备了直径为300mm且结晶方位为＜100＞的经镜面研磨的单晶硅晶片，在键合晶片的表面形成150nm的热氧化膜，并穿过该热氧化膜进行了氢离子注入(剂量：5×1016/cm2，注入能量：50keV)，并在室温下隔着氧化膜与衬底晶片的表面贴合，且施加500℃、0.5个小时的热处理而进行了剥离。
对于上述剥离后的SOI晶片，按顺序实施了下表1所示的处理。即、在实施例1～8、13中，按表1所示的顺序进行了处理(RTO处理→氧化膜去除→平坦化热处理→牺牲氧化处理)而制造了贴合SOI晶片。在实施例9～12、14中，按表2所示的顺序进行了处理(RTO处理→(氧化膜去除)→牺牲氧化处理→平坦化热处理)而制造了贴合晶片。对于比较例1～5，按表1所示的顺序实施了处理。
[表面粗糙度评价]
利用原子力显微镜(Atom Force Microscope，AFM)对于结束了所有处理的SOI层的表面进行了多点测定(测定范围为30μm见方)，并求出了表面粗糙度(RMS、Rmax)的平均值。另外，进行了SOI层表面的整个面的光点缺陷(Light Point Defect，LPD)测量。测定装置使用激光散射方式的表面检查装置(KLA-Tencor公司制造的SP1)，测定了直径为90nm以上的LPD和直径为65nm以上的LPD。结果示于表1中。
利用AFM所进行的测定，由于测定范围是30μm见方这样窄的区域，因 而即使在该范围观察到1个凹坑，也成为1×105/cm2的密度，因此，不适合进行凹坑的定量评价。另一方面，若由于凹坑的产生等的原因造成表面粗糙度(RMS、Rmax)的面内标准离差变大，则SOI表面的雾度水平变差而不可能进行LPD测定，或者起因于雾度的粗糙度较大的区域作为LPD被检测。因此，通过测定SOI表面的LPD，能够相对地比较SOI层的表面粗糙度。
在表1的实施例、比较例中，在LPD的测定结果为20个/晶片以下的情况下，表示微粒和表面缺陷等作为LPD准确地被测定而不受SOI表面的雾度水平的影响。
表1
在实施例1～14中，利用AFM测定的表面粗糙度(RMS、Rmax)的平均值几乎没有差别，得到了优于比较例1～4的值。另外，至于直径为90nm以上的LPD，也是均为20个/晶片以下的良好的值。但是在测定了直径为65nm以上的LPD的情况下，可知若RTO处理的温度不足1100℃(1000℃、1050℃)，则所检测的LPD增加。这是由于表面粗糙度(RMS、Rmax)的面内标准离差变大结果，起因于雾度的粗糙度较大的区域作为直径为65nm以上的LPD被检测之故。因此，RTO处理的温度最好设为1100℃以上。
比较例1是使实施例1的RTO处理与氢RTA处理的顺序相反的过程，在该情况下，表面粗糙度(RMS、Rmax)的平均值成为大于实施例的值，因而未能充分降低表面粗糙度。另外，受其影响，雾度水平变差，而不能进行LPD的测定。
比较例2是将实施例1的RTO处理替换成迁移效应较高的氢RTA处理的过程，在该情况下，表面粗糙度(RMS、Rmax)的平均值也成为大于实施例的值，因而未能充分降低表面粗糙度，且受其影响，雾度水平变差，而不能进行LPD的测定。
比较例3是将实施例13的RTO处理替换成迁移效应较高的氢RTA处理的过程，在该情况下，由于在表面产生了较大的凹坑，因而表面粗糙度(RMS、Rmax)的平均值成为大于实施例的值，且受其影响，雾度水平变差，起因于雾度的粗糙度较大的区域作为LPD被检测，因此，LPD(≧90nm)成了较大的值。
比较例4是剥离后并未进行RTO处理和氢RTA处理而是直接进行了利用分批式热处理炉的平坦化热处理的过程，在该情况下，也由于在表面产生了较大的凹坑，因而表面粗糙度(RMS、Rmax)的平均值成为大于实施例的值，且受其影响，雾度水平变差，起因于雾度的粗糙度较大的区域作为LPD被检测，因此，LPD(≧90nm)成了较大的值。
比较例5是与专利文献5中所记载的剥离→氢RTA处理→牺牲氧化处理→Ar退火→牺牲氧化处理(SOI膜厚调整)这种过程相同的过程，在该情况下，虽然表面粗糙度和LPD的测定结果得到与实施例等同的结果，但工序复杂且需长时间，因而存在制造成本变高的缺点。
另外，本发明并不限定于上述实施方式。上述实施方式是例示，具有实质上与 本发明的权利要求书中所记载的技术思想相同的构成且带来相同的作用效果的技术无论怎样也均包括在本发明的技术范围。

Claims (11)

1.一种贴合SOI晶片的制造方法，该贴合SOI晶片的制造方法通过从由单晶硅构成的键合晶片的表面注入氢离子、稀有气体离子的至少一种气体离子而在该键合晶片内部形成离子注入层，并将上述键合晶片的注入了离子的一侧的表面与衬底晶片的表面隔着绝缘膜贴合之后，在上述离子注入层剥离上述键合晶片的一部分而制造在上述衬底晶片上具有由上述键合晶片的薄膜构成的SOI层的贴合SOI晶片，上述贴合SOI晶片的制造方法其特征在于，
对于上述剥离后的贴合SOI晶片进行RTO处理，通过该RTO处理而在上述SOI层表面形成膜厚为5nm以上的氧化膜，去除通过该RTO处理而形成于上述SOI层表面的氧化膜之后，进行使上述SOI层表面的硅原子产生迁移的平坦化热处理，而使上述SOI层表面平坦化，其后，进行牺牲氧化处理而调整上述SOI层的膜厚。
2.一种贴合SOI晶片的制造方法，该贴合SOI晶片的制造方法通过从由单晶硅构成的键合晶片的表面注入氢离子、稀有气体离子的至少一种气体离子而在该键合晶片内部形成离子注入层，并将上述键合晶片的注入了离子的一侧的表面与衬底晶片的表面隔着绝缘膜贴合之后，在上述离子注入层剥离上述键合晶片的一部分而制造在上述衬底晶片上具有由上述键合晶片的薄膜构成的SOI层的贴合SOI晶片，上述贴合SOI晶片的制造方法其特征在于，
对于上述剥离后的贴合SOI晶片进行RTO处理，通过该RTO处理而在上述SOI层表面形成膜厚为5nm以上的氧化膜，去除通过该RTO处理而形成于上述SOI层表面的氧化膜之后进行牺牲氧化处理，或者，并未去除通过该RTO处理而形成于上述SOI层表面的氧化膜就进行牺牲氧化处理而调整上述SOI层的膜厚，其后，进行使上述SOI层表面的硅原子产生迁移的平坦化热处理，而使上述SOI层表面平坦化。
3.根据权利要求2所述的贴合SOI晶片的制造方法，其特征在于，
在进行上述平坦化热处理之后，进一步进行牺牲氧化处理，而调整上述SOI层的膜厚。
4.根据权利要求3所述的贴合SOI晶片的制造方法，其特征在于，
使通过上述RTO处理而形成于上述SOI层表面的氧化膜的膜厚为5nm以上。
5.根据权利要求1所述的贴合SOI晶片的制造方法，其特征在于，
以1100℃以上且10秒以上的条件进行上述RTO处理。
6.根据权利要求2所述的贴合SOI晶片的制造方法，其特征在于，
以1100℃以上且10秒以上的条件进行上述RTO处理。
7.根据权利要求3所述的贴合SOI晶片的制造方法，其特征在于，
以1100℃以上且10秒以上的条件进行上述RTO处理。
8.根据权利要求4所述的贴合SOI晶片的制造方法，其特征在于，
以1100℃以上且10秒以上的条件进行上述RTO处理。
9.根据权利要求1至8中任一项所述的贴合SOI晶片的制造方法，其特征在于，
在氢气、惰性气体、或这些的混合气体气氛下进行上述平坦化热处理。
10.根据权利要求1至8中任一项所述的贴合SOI晶片的制造方法，其特征在于，
利用RTA炉或电阻加热式热处理炉进行上述平坦化热处理。
11.根据权利要求9所述的贴合SOI晶片的制造方法，其特征在于，
利用RTA炉或电阻加热式热处理炉进行上述平坦化热处理。
CN201280067455.4A 2012-01-24 2012-12-26 贴合soi晶片的制造方法 Active CN104115255B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-012256 2012-01-24
JP2012012256A JP5673572B2 (ja) 2012-01-24 2012-01-24 貼り合わせｓｏｉウェーハの製造方法
PCT/JP2012/008300 WO2013111242A1 (ja) 2012-01-24 2012-12-26 貼り合わせｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN104115255A CN104115255A (zh) 2014-10-22
CN104115255B true CN104115255B (zh) 2016-08-24

Family

ID=48873020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280067455.4A Active CN104115255B (zh) 2012-01-24 2012-12-26 贴合soi晶片的制造方法

Country Status (7)

Country Link
US (1) US9093497B2 (zh)
EP (1) EP2808889B1 (zh)
JP (1) JP5673572B2 (zh)
KR (1) KR101846931B1 (zh)
CN (1) CN104115255B (zh)
SG (1) SG11201403616WA (zh)
WO (1) WO2013111242A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016201454A (ja) * 2015-04-09 2016-12-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN104891430B (zh) * 2015-04-17 2016-09-28 上海华虹宏力半导体制造有限公司 硅片键合方法
JP6380245B2 (ja) * 2015-06-15 2018-08-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN106653677A (zh) * 2016-09-22 2017-05-10 东莞市联洲知识产权运营管理有限公司 一种soi片的制备方法
JP6531743B2 (ja) * 2016-09-27 2019-06-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US11715639B2 (en) * 2016-11-29 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method therefor
CN106601615B (zh) * 2016-12-27 2020-05-15 上海新傲科技股份有限公司 提高键合强度的退火方法
JP6834932B2 (ja) * 2017-12-19 2021-02-24 株式会社Sumco 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法
CN110400773B (zh) * 2018-04-24 2022-06-07 沈阳硅基科技有限公司 一种采用快速热处理工艺制备soi硅片的方法
FR3132380A1 (fr) * 2022-01-31 2023-08-04 Soitec Procédé de fabrication d’une structure de type double semi-conducteur sur isolant

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
KR100874724B1 (ko) * 2001-07-17 2008-12-19 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법
JP2004281805A (ja) 2003-03-17 2004-10-07 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの平坦化処理方法
JP2008526010A (ja) 2004-12-28 2008-07-17 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 低いホール密度を有する薄層を得るための方法
JP4715470B2 (ja) * 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP5125194B2 (ja) * 2007-04-10 2013-01-23 信越半導体株式会社 貼り合わせウエーハの製造方法
JP5135935B2 (ja) 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
JP2009289948A (ja) * 2008-05-29 2009-12-10 Sumco Corp 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
WO2013111242A1 (ja) 2013-08-01
KR20140123505A (ko) 2014-10-22
EP2808889A4 (en) 2015-09-30
CN104115255A (zh) 2014-10-22
KR101846931B1 (ko) 2018-04-10
JP5673572B2 (ja) 2015-02-18
US9093497B2 (en) 2015-07-28
SG11201403616WA (en) 2014-12-30
EP2808889B1 (en) 2016-10-26
JP2013153016A (ja) 2013-08-08
US20150017783A1 (en) 2015-01-15
EP2808889A1 (en) 2014-12-03

Similar Documents

Publication Publication Date Title
CN104115255B (zh) 贴合soi晶片的制造方法
CN100454552C (zh) 贴合晶片的制造方法及贴合晶片、以及贴合soi晶片
CN100419960C (zh) Soi晶片的制造方法
TWI550834B (zh) 具有在處置晶圓中之高電阻率區域之絕緣體結構矽及用於生產此種結構之方法
CN105190835B (zh) 混合基板的制造方法和混合基板
CN101681805B (zh) Soi芯片的制造方法
KR102173455B1 (ko) 접합 soi웨이퍼의 제조방법
CN104885190B (zh) Soi晶圆的制造方法
CN104025254A (zh) 贴合soi晶片的制造方法
CN102770955A (zh) 减小soi结构中的未接合区的宽度的方法以及由该方法制造的晶片和soi结构
CN101241835A (zh) 贴合晶片的制造方法
CN101188190B (zh) Soq基板以及soq基板的制造方法
TW201546875A (zh) 貼合式晶圓的製造方法
KR102019653B1 (ko) Soi 웨이퍼의 제조방법 및 soi 웨이퍼
JP2003347176A (ja) 貼り合わせウェーハの製造方法
CN108701593B (zh) 半导体晶圆的热处理方法
WO2009141954A1 (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
TWI549192B (zh) Method of manufacturing wafers
WO2017217129A1 (ja) 貼り合わせウェーハの製造方法
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
JP2004200250A (ja) Ｓｏｉ基板の製造方法
JPH02205007A (ja) 半導体基板とその製造方法、並びに半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant