TW201546875A - 貼合式晶圓的製造方法 - Google Patents

貼合式晶圓的製造方法 Download PDF

Info

Publication number
TW201546875A
TW201546875A TW104105976A TW104105976A TW201546875A TW 201546875 A TW201546875 A TW 201546875A TW 104105976 A TW104105976 A TW 104105976A TW 104105976 A TW104105976 A TW 104105976A TW 201546875 A TW201546875 A TW 201546875A
Authority
TW
Taiwan
Prior art keywords
wafer
film
heat treatment
bonded
rta
Prior art date
Application number
TW104105976A
Other languages
English (en)
Other versions
TWI604502B (zh
Inventor
Norihiro Kobayashi
Hiroji Aga
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW201546875A publication Critical patent/TW201546875A/zh
Application granted granted Critical
Publication of TWI604502B publication Critical patent/TWI604502B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Abstract

本發明係提供一種貼合式晶圓的製造方法，係關於自貼合晶圓的表面以氫離子、惰性氣體離子的至少一種氣體離子進行離子注入而於晶圓內部形成離子注入層，將該貼合晶圓經離子注入的表面與基底晶圓的表面直接或是透過絕緣膜貼合後，藉由以該離子注入層使貼合晶圓剝離，製造於該基底晶圓上具有薄膜的貼合式晶圓，而對於該貼合式晶圓，透過在含有氫氣的氛圍下進行RTA處理而將該薄膜表面平坦化，其中，於自該RTA處理的最高溫降溫而自熱處理爐取出該貼合式晶圓之間，在該熱處理爐內於該薄膜的表面形成保護膜，之後將形成有該保護膜的貼合式晶圓自該熱處理爐取出，之後使用蝕刻該保護膜及該薄膜的洗淨液以洗淨。藉此能夠在RTA處理及進行其後的洗淨後亦能良好維持薄膜的膜厚度的面內均勻性。

Description

貼合式晶圓的製造方法
本發明係關於一種利用離子注入剝離法的貼合式晶圓的製造方法，特別是關於一種將經注入氫離子等的單晶矽晶圓予以與作為支持基板的基底晶圓於透過氧化膜貼合後進行剝離以製造SOI晶圓的方法。
以SOI晶圓的製造方法而言，特別是使尖端積體電路的高性能化變為可能的薄膜SOI晶圓的製造方法，將經離子注入的晶圓於結合後剝離而製造SOI晶圓的方法(離子注入剝離法：亦稱為Smart Cut®的技術)逐漸開始受到重視。
此離子注入法係於二片矽晶圓之中，於至少一方形成氧化膜的同時，自另一方的矽晶圓(貼合晶圓)的上表面注入氫離子或是惰性氣體離子等氣體離子，而於貼合晶圓內部形成微小氣泡層(封入層)後，將經注入該離子的面透過氧化膜與另一方的矽晶圓(基底晶圓)密著，之後施加熱處理(剝離熱處理)將微小氣泡層作為劈開面(剝離面)而將貼合晶圓剝離為薄膜狀，進一步施加熱處理(結合熱處理)使其穩固地結合而成為SOI晶圓的技術(參照專利文獻1)。於此階段，劈開面將成為SOI層的表面，較容易得到SOI層較薄且膜厚度均勻性亦高的SOI晶圓。另外，非得到SOI晶圓而是得到直接接合的貼合式晶圓時，使貼合晶圓及基底晶圓於表面皆不形成氧化膜而直接密著而貼合。
但是，剝離後的SOI晶圓表面存在有離子注入所導致的損傷層，又表面的粗糙程度與一般的矽晶圓的鏡面相比變得較大。因此，於離子注入剝離法必須去除如此的損傷層及表面的粗糙。               已知為了除去此損傷層等，於結合熱處理後的最終步驟中，進行有被稱為接觸式拋光的研磨量極低的鏡面研磨(加工量：約100nm)。但是，當於SOI層進行含有機械加工要素的研磨，由於研磨的加工量不均等，會產生由於氫離子等的注入、剝離所導致的SOI層的膜厚度均勻性惡化的問題。
以解決如此問題點的方法而言，有以進行高溫熱處理以改善表面的粗糙的平坦化處理以取代接觸式拋光。               例如於專利文獻2中，提出有於剝離熱處理(或是結合熱處理後)，不將SOI層的表面進行研磨，而是施以於包含氫氣的還原性氛圍下的熱處理(急速加熱、急速冷卻熱處理(Rapid Thermal Annealling, RTA處理))的方法。進一步而言，專利文獻3中，記載有於剝離熱處理後(或是結合熱處理後)，透過於氧化性氛圍下的熱處理於SOI層形成氧化膜後除去該氧化膜(犧牲氧化處理)，接著進行複數次於還原性氛圍下的RTA處理的方法。
又以一般的離子注入剝離法製造SOI晶圓時，於進行前述的RTA處理等將剝離面平坦化的熱處理後，進行有犧牲氧化處理或研磨等將SOI層的膜厚度調整為目的的膜厚度的處理(專利文獻4至6)。               將SOI晶圓投入如此的膜厚度調整處理之前，進行有洗淨SOI晶圓的步驟，洗淨步驟中，一般例如像SC1(NH4 OH及H2 O2 的混合水溶液)一般，浸漬於具有將SOI層的表面微量蝕刻作用的洗淨液以進行洗淨。 〔先前技術文獻〕
專利文獻1：日本特開平5-211128號公報       專利文獻2：日本特開平11-307472號公報       專利文獻3：日本特開2000-124092號公報       專利文獻4：日本特開2009-032972號公報       專利文獻5：日本特開2012-222294號公報       專利文獻6：日本特開2013-143407號公報
［發明所欲解決之問題］
另一方面，伴隨近年來攜帶型終端機的普及，半導體裝置的低耗電化、縮小化、高性能化開始變的必要，作為設計規範在22奈米世代之後的有力候補，進行有使用SOI晶圓的完全空乏型裝置的開發。此完全空乏型裝置中，SOI層的膜厚度變為非常薄的約10nm的同時，由於SOI層的膜厚度分布會影響裝置的閾值電壓，以SOI層的內膜厚度分布而言，要求面內的膜厚度範圍在1nm以下(Range (Max-Min) ≦ 1nm)的均勻性。
但是，於製造如此膜厚度範圍較小的SOI晶圓時，難以良好維持平坦化、膜厚度調整後的SOI層的面內及晶圓間的膜厚度均勻性。這是由於雖然在如前述將貼合晶圓剝離的階段SO層的膜厚度均勻性良好，但在用以改善剝離後的SOI層表面的表面粗糙而進行的平坦化熱處理後所進行的洗淨步驟中，SOI層的膜厚度均勻性將會惡化。
特別是將SC1作為洗淨液使用時，因SOI層由於蝕刻而厚度將確實地減少，因此依據洗淨條件SOI層的面內膜厚度均勻性容易惡化。又當與透過熱處理而SOI層表面為活性的狀態下自熱處理爐取出的RTA處理等平坦化熱處理相組合時，特別存在有SOI層的面內膜厚度均勻性容易惡化的問題。 如此的SOI層的面內膜厚度的均勻性的惡化，於製造如前述的膜厚度範圍在1nm以下的SOI晶圓時，將成為特別嚴重的問題。
本發明為解決前述問題，目的在於提供一種貼合式晶圓的製造方法，能夠於RTA處理及其後的洗淨處理後皆可良好維持薄膜的面內膜厚度均勻性。 ［解決問題之技術手段］
本發明提供一種貼合式晶圓的製造方法，係關於自貼合晶圓的表面以氫離子、惰性氣體離子的至少一種氣體離子進行離子注入而於晶圓內部形成離子注入層，將該貼合晶圓經離子注入的表面與基底晶圓的表面直接或是透過絕緣膜貼合後，藉由以該離子注入層使貼合晶圓剝離，製造於該基底晶圓上具有薄膜的貼合式晶圓，而對於該貼合式晶圓，透過在含有氫氣的氛圍下進行RTA處理而將該薄膜表面平坦化，其中，於自該RTA處理的最高溫降溫而自熱處理爐取出該貼合式晶圓之間，在該熱處理爐內於該薄膜的表面形成保護膜，之後將形成有該保護膜的貼合式晶圓自該熱處理爐取出，之後使用蝕刻該保護膜及該薄膜的洗淨液以洗淨。
依照如此的貼合式晶圓的製造方法，能夠製造藉由於以RTA處理而平坦化的薄膜表面面內均勻地形成保護膜，在進行RTA處理及其後的洗淨後亦能良好維持薄膜的面內膜厚度均勻性的貼合式晶圓。
又於此時，該保護膜的形成，以自於RTA處理的最高溫度降溫中，將該熱處理爐內的將含有氫氣體的氛圍切換為氧化氛圍，氮化氛圍及氧氮化性氛圍的任一種，藉由將該貼合式晶圓部路於該氧化氛圍、氮化氛圍及氧氮化性氛圍的任一種，於該薄膜的表面形成氧化膜、氮化膜及氧氮化膜的任一種為佳。 藉此能夠簡單的在薄膜表面形成保護膜。
又於此時，亦可使用NH4 OH及H2 O2 的混合水溶液(SC1)作為洗淨液 。       依照本發明，即使使用一般所使用的具有蝕刻性的SC1以洗淨時，亦能良好的維持洗淨後的薄膜的面內膜厚度均勻性。
又於此時，以該保護膜的厚度為0.7至0.3nm為佳。               依照如此厚度，能夠充分得到保護膜的效果，亦不會使RTA處理的生產性大幅降低。 ［對照先前技術之功效］
如同前述，依照本發明的貼合式晶圓的製造方法，能夠簡單的於由RTA處理而平坦化的薄膜表面形成保護膜，透過於薄膜表面面內均一形成的此保護膜，能夠在RTA處理後以具蝕刻性的SC1進行洗淨時，亦能良好的維持洗淨後的薄膜的面內厚度均勻性的貼合式晶圓。
本案發明人研究前述問題點時，雖然在以電阻加熱式批次爐進行平坦化熱處理時，於其後所進行的包含SC1洗淨的洗淨步驟中，SOI層的面內膜厚度均勻性雖然幾乎沒有惡化的傾向，但若進行以平坦化效果較高的含有H2 氛圍的高溫RTA處理，則於其後進行的包含SC1洗淨的洗淨步驟中，則發現有SOI層的面內膜厚度均勻性惡化的傾向。又測量RTA處理後當下的SOI層的膜厚度時，SOI層的面內膜厚度分布與進行包含SC1洗淨的洗淨後相比，顯示出均勻的分布。自此，可以判斷SOI層的膜厚度均勻性惡化的原因為RTA處理，而包含SO1的洗淨則會放大要素。
又使用同樣裝置進行RTA處理時，於RTA處理及洗淨後SOI層的膜厚度變薄的程度總是在特定的區域，另一方面，可得知不同裝置間SOI層的膜厚度變薄的領域相異，並有於晶圓中心部SOI層變薄的裝置，及晶圓的周緣部SOI層變薄的裝置等。               進一步研究，自RTA處理後取出晶圓的晶圓傳載機械的晶圓接觸部在晶圓中央則晶圓中央的SOI層變薄，晶圓接觸部在晶圓邊緣部則晶圓邊緣部的SOI層變薄，可得知晶圓傳載機械的晶圓接觸部的位置SOI將變薄。
此原因可如以下判斷。由於RTA處理後的高溫的晶圓接觸低溫的晶圓傳載機械而使該部分低溫化，於該低溫化的部分成長的氧化膜(自然氧化膜)較其他區域為薄。由於之後於包含SC1的洗淨中氧化膜較薄的部分比起其他區域在較短的時間內被蝕刻，以結果而言，於氧化膜較薄的部分基層的Si(SOI層)受到較多蝕刻，而SOI層變薄。
自以上所述，本案發明者構想到透過抑制RTA處理後所形成的膜厚度不均勻的自然氧化膜的形成，而能夠良好的維持洗淨後的薄膜(SOI層)的面內膜厚度均勻性，具體而言，發現RTA處理的退火結束後，清除H2 再使保護膜(氧化膜、氮化膜及氮氧化膜等)強制於薄膜上成長，使之後取出時即使接觸晶圓傳載機械而發生溫度降低，亦能透過保護膜抑制厚度不均勻的自然氧化膜的形成，因此能夠良好的維持洗淨後的薄膜的面內膜厚度均勻性，而完成本發明。
即本發明係一種貼合式晶圓的製造方法，係關於自貼合晶圓的表面以氫離子、惰性氣體離子的至少一種氣體離子進行離子注入而於晶圓內部形成離子注入層，將該貼合晶圓經離子注入的表面與基底晶圓的表面直接或是透過絕緣膜貼合後，藉由以該離子注入層使貼合晶圓剝離，製造於該基底晶圓上具有薄膜的貼合式晶圓，而對於該貼合式晶圓，透過在含有氫氣的氛圍下進行RTA處理而將該薄膜表面平坦化的貼合式晶圓製造方法中，       該RTA處理的最高溫降溫而自熱處理爐取出該貼合式晶圓之間，在該熱處理爐內於該薄膜的表面形成保護膜，之後將形成有該保護膜的貼合式晶圓自該熱處理爐取出，之後使用蝕刻該保護膜及該薄膜的洗淨液以洗淨。
以下詳細說明關於本發明，但本發明並非限定於此。
第1圖係顯示本發明的貼合式晶圓的製造方法的一例的流程圖。以下隨著第1圖的流程圖說明本發明的貼合式晶圓的製造方法。               本發明的貼合式晶圓製造方法中，首先準備貼合晶圓及基底晶圓，於貼合晶圓形成離子注入層(第1圖步驟(a))。
以貼合晶圓及基底晶圓而言，雖無特別限定，但能夠適當使用例如經鏡面研磨的單晶矽晶圓。               又以貼合晶圓及基底晶圓而言，亦可使用由熱氧化而於晶圓表面形成有氧化膜(絕緣膜)者。
貼合晶圓中離子注入層的形成，係自貼合晶圓的表面離子注入氫離子、惰性氣體離子的至少一種的氣體離子而於晶圓內部形成離子注入層即可，以已知的方法進行即可。
接著，將形成離子注入層的貼合晶圓與基底晶圓貼合(第1圖步驟(b))。貼合時，貼合晶圓經離子注入的表面與基底晶圓的表面直接，或是如上所述使用於貼合晶圓或基底晶圓形成有絕緣膜之物時，夾著絕緣膜而貼合。
接著，以離子注入層將貼合晶圓剝離(第1圖步驟(c))。此貼合晶圓的剝離，雖無特別限定，但能夠透過例如Ar等低活性氣體氛圍下的熱處理(剝離熱處理)以進行。另外，透過於貼合面預先施加電漿處理而貼合，提高室溫下密著的晶圓的結合強度，亦能不進行剝離處理(或是僅進行不發生剝離的程度的低溫熱處理)，而機械性地剝離。               如此以離子注入層使貼合晶圓剝離，以得到基底晶圓上具有薄膜的貼合式晶圓。
接著對所得的貼合式晶圓進行RTA處理(第1圖步驟(d))。此步驟中，透過於含有氫氣的氛圍下進行RTA處理，將薄膜的表面平坦化。另外，RTA處理之前，亦能夠進行用以將貼合式晶圓的結合強度提高的結合熱處理(例如，900至1,000℃、30分鐘至2小時、氧化氛圍)，或去除形成於表面的熱氧化膜的處理。               含有氫氣的氛圍，使用100%的H2 氣體氛圍，或H2 及Ar的混合氣體氛圍即可。               又RTA處理以最高溫度為1,100℃以上，處理時間(最高溫度的維持時間)為1至30秒程度為佳。
此處，本發明的貼合式晶圓的製造方法中，於自RTA處理的最高溫度降溫而至自熱處理爐取出貼合式晶圓之間，於熱處理爐內於薄膜的表面形成保護膜(第1圖步驟(e))。
此時，保護膜的形成，以於自RTA處理的最高溫度降溫中，將熱處理爐內的含有氫氣的氛圍切換為氧化性氛圍、氮化性氛圍及氧氮化性氛圍的任一種，透過將貼合性晶圓暴露於氧化性氛圍、氮化性氛圍及氧氮化性氛圍的任一種，於薄膜的表面形成氧化膜、氮化膜及氧氮化膜的任一種為佳。依此，能夠簡單於薄膜表面形成保護膜。
又保護膜的形成，雖然只要在RTA處理未達最高溫時進行便無特別限定，例如能夠以300℃至900℃下5至30秒，將貼合式晶圓暴露於前述的氧化性氛圍、氮化性氛圍及氧氮化性氛圍等以進行，以調整至期望的膜厚度即可。
又形成的膜厚度雖無特別限定，但以0.7至3nm的範圍為佳。藉由使厚度為0.7nm以上，以充分的得到保護膜的效果。又厚度若在3nm以下，則由於形成保護膜所需時間不會太長，因此即使是在單晶片處理的RTA處理亦不會使生產性大幅低落。
藉由於以RTA處理而平坦化的薄膜的表面面內均勻地形成如此的保護膜，能夠抑制膜厚度不均勻的自然氧化膜的形成，以結果而言由於能夠抑制後述的RTA處理後的SC1等的洗淨中面內蝕刻量的分散，因此洗淨後亦能良好的維持薄膜的面內膜厚度均勻性。
接著，如前述而形成保護膜後，將形成有保護膜的貼合式晶圓自熱處理爐中取出(第1圖步驟(f))。
之後，使用能夠蝕刻保護膜及薄膜的洗淨液洗淨貼合式晶圓(第1圖步驟(g))。               此時，作為洗淨液，亦可使用NH4 OH及H2 O2 的混合水溶液(SC1)。依照本發明，使用SC1以進行洗淨時，亦能夠良好的維持洗淨後的薄膜的面內膜厚度均勻性。當然，作為洗淨液並不限定於此，使用NaOH、KOH等，或與非蝕刻性的洗淨液(例如SC2(HCI及H2 O2 的混合水溶液))的洗淨組合以進行洗淨。
又進行前述洗淨後，亦能夠應需求使用批次爐(電阻加熱式熱處理爐)的犧牲氧化處理，或非氧化氛圍下的熱處理(例如高溫Ar退火處理)等，並不特別限定於此些，亦可進行已知的方法。又之後亦可進行由犧牲氧化處理等已進行的膜厚度調正，此亦無特別限定，以已知的方法進行即可。
如同前述，依照本發明的貼合式晶圓的製造方法，能夠簡單的於以RTA處理而平坦化的薄膜表面形成保護膜，透過於薄膜表面面內均勻地形成的此保護膜，即使是在RTA處理後進行使用SC1洗淨的狀況下，亦能製造洗淨後的薄膜的面內膜厚度均勻性良好維持的貼合式晶圓。
以下，雖使用實施例及比較例具體說明本發明，但本發明並不限定於此些。
(實施例)               準備自直徑300mm的單晶矽切下的貼合晶圓，進行氧化膜的成長以使此晶圓於950℃下為膜厚度150nm，之後將氫離子以40keV、6.0×1016 /cm2 的條件注入。接著。接著，準備自直徑300mm的單晶矽切下的基底晶圓，進行與貼合晶圓的貼合。之後，將經貼合的晶圓進行500℃/30分鐘的剝離熱處理，製造貼合式SOI晶圓，測量剝離後當下的SOI晶圓的SOI層的平均膜厚度及膜厚度範圍。
接著對製成的SOI晶圓，基於第2圖的RTA溫度配置文件進行RTA處理(第一次平坦化熱處理)。RTA處理中，首先以H2 氛圍進行1,100℃/30秒的退火處理。以最高溫度維持預定時間的退火結束後，以Ar氣體進行清除以自腔室內去除H2 氣體的同時進行降溫，進一步於600℃切換為O2 氣體(氧化性氛圍)而進行600℃/10秒的氧化，於SOI層的表面形成作為保護膜的氧化膜。               之後，以晶圓傳載機械自熱處理爐取出SOI晶圓，對RTA處理後當下的SOI晶圓，測量SOI層上的氧化膜的膜厚度。
接著，對自熱處理爐取出的SOI晶圓，使用SC1進行洗淨，接著進行犧牲氧化處理、1,200℃/60分鐘的高溫Ar退火處理(第二次平坦化熱處理)及用以調整SOI層的膜厚度的犧牲氧化處理，得到平坦化、膜厚度調整後的SOI晶圓。測量所得的平坦化、膜厚度調整後的SOI晶圓的SOI層的平均膜厚度及膜厚度範圍。
實施例中前述各處理的條件顯示於表1。                     【表1】
(比較例)               對於進行到剝離熱處理為止與實施例同樣的操作而製成的SOI晶圓，基於第3圖的RTA溫度設置檔案，進行RTA處理(第一次的平坦化熱處理)。另外，此RTA處理中，退火後以Ar氣體進行清除後，不切換為氧化性氛圍，不進行作為保護膜的氧化膜的形成。RTA處理後，以晶圓傳載機械自熱處理爐取出SOI晶圓，與實施例同樣對RTA處理後當下的SOI晶圓，測量SOI層上的氧化膜的膜厚度。               之後以SC1的洗淨、及平坦化、膜厚度調整處理亦與實施例相同地進行，得到平坦化、膜厚度調整後的SOI晶圓。測量所得到的平坦化、膜厚度調整後的SOI晶圓的SOI層的平均膜厚度及膜厚度範圍。
另外，於實施例及比較例中，測量RTA處理後當下的SOI晶圓的SOI層上的氧化膜厚度時，以第4圖的箭頭方向測量。測量結果的比較圖顯示於第5圖。
實施例及比較例所用的晶圓傳載機械雖為夾住晶圓中心部的方式，但如第5圖所示，形成作為保護膜的氧化膜的實施例中，RTA處理後當下的SOI層上的氧化膜厚度於面內為均勻。               另一方面，未形成保護膜的比較例中，RTA處理後當下的SOI層上的氧化膜(自然氧化膜)顯示有於晶圓中心變得較薄的傾向。
又實施例及比較例中，剝離後的SOI晶圓及平坦化、膜厚度調整後當下的SOI晶圓的SOI層的平均膜厚度及膜厚度範圍的測量結果顯示於表2。
【表2】
如表2所示，形成有保護膜的實施例中，於平坦化、膜厚度調整後SOI層的膜厚度範圍亦維持與剝離後當下同樣良好的值。               另一方面，未形成有保護膜的比較例中，SOI層的膜厚度範圍在晶圓中心部較薄，面內膜厚度均勻性惡化。
自以上可得知，依照本發明的貼合式晶圓的製造方法，能夠於以RTA處理而平坦化的薄膜表面簡單的形成保護膜，透過於薄膜表面面內均勻地形成的此保護膜，即使在RTA處理後使用SC1進行洗淨的情況，亦能夠良好的維持洗淨後的薄膜的面內膜厚度均勻性。
另外，本發明並不為前述實施例所限制。前述實施例為例示，具有與本發明的申請專利範圍所記載的技術思想為實質相同的構成，且達成同樣作用效果者，皆包含於本發明的技術範圍。
第1圖係顯示本發明的貼合式晶圓的製造方法的流程圖。 第2圖係顯示實施例的RTA處理中RTA溫度配置文件的示意圖。 第3圖係顯示比較例的RTA處理中RTA溫度配置文件的示意圖。 第4圖係顯示實施例及比較例中，測量RTA處理後當下的SOI層上的氧化膜的膜厚度時的測量方向的示意圖。 第5圖係顯示實施例及比較例中，比較RTA處理後當下的SOI層上的氧化膜的膜厚度的測量結果的示意圖。

Claims (5)

  1. 一種貼合式晶圓的製造方法，係自貼合晶圓的表面以氫離子、惰性氣體離子的至少一種氣體離子進行離子注入而於晶圓內部形成離子注入層，將該貼合晶圓經離子注入的表面與基底晶圓的表面直接或是透過絕緣膜貼合後，藉由以該離子注入層使貼合晶圓剝離，製造於該基底晶圓上具有薄膜的貼合式晶圓，而對於該貼合式晶圓，透過在含有氫氣的氛圍下進行RTA處理而將該薄膜表面平坦化，其中， 於自該RTA處理的最高溫降溫而自熱處理爐取出該貼合式晶圓之間，在該熱處理爐內於該薄膜的表面形成保護膜，之後將形成有該保護膜的貼合式晶圓自該熱處理爐取出，之後使用蝕刻該保護膜及該薄膜的洗淨液以洗淨。
  2. 如請求項1所述的貼合式晶圓的製造方法，該保護膜的形成，係自於RTA處理的最高溫度降溫中，將該熱處理爐內的將含有氫氣體的氛圍切換為氧化氛圍，氮化氛圍及氧氮化性氛圍的任一種，藉由將該貼合式晶圓部路於該氧化氛圍、氮化氛圍及氧氮化性氛圍的任一種，於該薄膜的表面形成氧化膜、氮化膜及氧氮化膜的任一種。
  3. 如請求項1所述的貼合式晶圓的製造方法，其中使用NH4 OH及H2 O2 作為洗淨液 。
  4. 如請求項2所述的貼合式晶圓的製造方法，其中使用NH4 OH及H2 O2 作為洗淨液 。
  5. 如請求項1所述的貼合式晶圓的製造方法，其中，其中該保護膜的厚度為0.7至0.3nm。
TW104105976A 2014-03-18 2015-02-25 Fitting wafer manufacturing method TWI604502B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014054427A JP6036732B2 (ja) 2014-03-18 2014-03-18 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201546875A true TW201546875A (zh) 2015-12-16
TWI604502B TWI604502B (zh) 2017-11-01

Family

ID=54144113

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105976A TWI604502B (zh) 2014-03-18 2015-02-25 Fitting wafer manufacturing method

Country Status (8)

Country Link
US (1) US9773694B2 (zh)
EP (1) EP3104395B1 (zh)
JP (1) JP6036732B2 (zh)
KR (1) KR102361311B1 (zh)
CN (1) CN106062924B (zh)
SG (1) SG11201607286TA (zh)
TW (1) TWI604502B (zh)
WO (1) WO2015141121A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109690733A (zh) * 2016-09-27 2019-04-26 信越半导体株式会社 贴合式soi晶圆的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3051968B1 (fr) 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
JP6686962B2 (ja) * 2017-04-25 2020-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6760245B2 (ja) * 2017-11-06 2020-09-23 信越半導体株式会社 薄膜ｓｏｉ層を有するｓｏｉウェーハの製造方法
JP7088125B2 (ja) * 2019-05-14 2022-06-21 信越半導体株式会社 被覆物の厚さ測定方法及び研削方法
JP7251419B2 (ja) * 2019-09-11 2023-04-04 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP2021166267A (ja) * 2020-04-08 2021-10-14 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6884696B2 (en) * 2001-07-17 2005-04-26 Shin-Etsu Handotai Co., Ltd. Method for producing bonding wafer
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
CN100437912C (zh) * 2003-08-25 2008-11-26 松下电器产业株式会社 杂质导入层的形成方法和器件的制造方法
WO2005024925A1 (ja) * 2003-09-05 2005-03-17 Sumco Corporation Ｓｏｉウェーハの作製方法
EP1710836A4 (en) * 2004-01-30 2010-08-18 Sumco Corp METHOD FOR PRODUCING AN SOI WATER
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
JP5245380B2 (ja) 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5135935B2 (ja) 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
FR2944645B1 (fr) * 2009-04-21 2011-09-16 Soitec Silicon On Insulator Procede d'amincissement d'un substrat silicium sur isolant
FR2957716B1 (fr) * 2010-03-18 2012-10-05 Soitec Silicon On Insulator Procede de finition d'un substrat de type semi-conducteur sur isolant
JP5703920B2 (ja) 2011-04-13 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5927894B2 (ja) * 2011-12-15 2016-06-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2013143407A (ja) 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
JP5991284B2 (ja) * 2013-08-23 2016-09-14 信越半導体株式会社 シリコンウェーハの熱処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109690733A (zh) * 2016-09-27 2019-04-26 信越半导体株式会社 贴合式soi晶圆的制造方法
CN109690733B (zh) * 2016-09-27 2022-10-18 信越半导体株式会社 贴合式soi晶圆的制造方法

Also Published As

Publication number Publication date
EP3104395A4 (en) 2017-10-04
CN106062924A (zh) 2016-10-26
JP2015177150A (ja) 2015-10-05
TWI604502B (zh) 2017-11-01
EP3104395A1 (en) 2016-12-14
WO2015141121A1 (ja) 2015-09-24
US9773694B2 (en) 2017-09-26
CN106062924B (zh) 2019-02-15
KR20160134661A (ko) 2016-11-23
SG11201607286TA (en) 2016-10-28
JP6036732B2 (ja) 2016-11-30
EP3104395B1 (en) 2020-09-09
US20160365273A1 (en) 2016-12-15
KR102361311B1 (ko) 2022-02-10

Similar Documents

Publication Publication Date Title
TWI604502B (zh) Fitting wafer manufacturing method
TWI357101B (en) Method for producing bonded wafer
WO2004012268A1 (ja) Ｓｏｉウェーハの製造方法
KR102173455B1 (ko) 접합 soi웨이퍼의 제조방법
TW201628055A (zh) 貼合式soi晶圓的製造方法
US9824891B1 (en) Method of manufacturing the thin film
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
TWI685019B (zh) 絕緣體上矽晶圓的製造方法
TWI601185B (zh) A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer
KR102095383B1 (ko) 접합 웨이퍼의 제조방법
CN109075028B (zh) 贴合式soi晶圆的制造方法
WO2018061523A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JP2004055750A (ja) Ｓｏｉウェーハの製造方法
TW201743367A (zh) 貼合式晶圓的製造方法
JP5710429B2 (ja) 貼り合わせウェーハの製造方法
JP5704039B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
CN110739208A (zh) 一种soi晶圆片的制备方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法