KR102095383B1 - 접합 웨이퍼의 제조방법 - Google Patents

접합 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR102095383B1
KR102095383B1 KR1020157036519A KR20157036519A KR102095383B1 KR 102095383 B1 KR102095383 B1 KR 102095383B1 KR 1020157036519 A KR1020157036519 A KR 1020157036519A KR 20157036519 A KR20157036519 A KR 20157036519A KR 102095383 B1 KR102095383 B1 KR 102095383B1
Authority
KR
South Korea
Prior art keywords
wafer
bonded
bond
thickness
manufacturing
Prior art date
Application number
KR1020157036519A
Other languages
English (en)
Other versions
KR20160023712A (ko
Inventor
노리히로 코바야시
히로지 아가
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20160023712A publication Critical patent/KR20160023712A/ko
Application granted granted Critical
Publication of KR102095383B1 publication Critical patent/KR102095383B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

본 발명은, 본드 웨이퍼의 표면에, 수소이온, 희가스이온 중 적어도 1종류의 가스이온을 이온주입하여 이온주입층을 형성하고, 본드 웨이퍼의 이온주입한 표면과, 베이스 웨이퍼의 표면을 직접 또는 절연막을 통해 접합한 후, 열처리를 가해 이온주입층에서 본드 웨이퍼의 일부를 박리시킴으로써, 베이스 웨이퍼 상에 박막을 갖는 접합 웨이퍼를 제작하는 접합 웨이퍼의 제조방법에 있어서, 본드 웨이퍼와 베이스 웨이퍼를 접합하기 전에, 본드 웨이퍼와 베이스 웨이퍼의 두께를 측정하여, 양 웨이퍼의 두께의 차가 5μm 미만인 본드 웨이퍼와 베이스 웨이퍼가 되는 조합을 선택하여 접합하는 접합 웨이퍼의 제조방법이다. 이에 따라, 박막에 발생하는 마블모양의 막두께 불균일을 억제하고, 박막의 막두께 균일성이 높은 접합 웨이퍼를 제조할 수 있다.

Description

접합 웨이퍼의 제조방법{METHOD FOR MANUFACTURING BONDED WAFER}
본 발명은, 이온주입 박리법을 이용한 접합 웨이퍼의 제조방법에 관한 것으로, 특히, 이온주입 박리법에 의해 접합 웨이퍼를 제조했을 때에 부생되는 박리 웨이퍼에 재생가공을 실시하여 얻어진 재생 웨이퍼를 이용하여 이온주입 박리법에 의해 접합 웨이퍼를 제조하는 방법에 관한 것이다.
SOI 웨이퍼의 제조방법, 특히 첨단 집적회로의 고성능화를 가능하게 하는 박막 SOI 웨이퍼의 제조방법으로서, 이온주입한 웨이퍼를 접합 후에 박리하여 SOI 웨이퍼를 제조하는 방법(이온주입 박리법: 스마트컷법(등록상표)이라고도 불리는 기술)이 주목을 받고 있다.
이 이온주입 박리법은, 2매의 실리콘 웨이퍼 중, 적어도 일방(一方)에 산화막을 형성함과 함께, 일방의 실리콘 웨이퍼(본드 웨이퍼)의 상면으로부터 수소이온 또는 희가스이온 등의 가스이온을 주입하고, 이 웨이퍼 내부에 이온주입층(미소 기포층 또는 봉입층이라고도 함)을 형성한다. 그 후, 이온을 주입한 쪽의 면을, 산화막을 통해 타방(他方)의 실리콘 웨이퍼(베이스 웨이퍼)와 밀착시키고, 그 후 열처리(박리 열처리)를 가해 미소 기포층을 벽개면(劈開面)으로 하여 일방의 웨이퍼(본드 웨이퍼)를 박막상으로 박리한다. 다시, 열처리(결합 열처리)를 가해 강고하게 결합하여 SOI 웨이퍼를 제조하는 기술이다(특허문헌 1 참조). 이 단계에서는, 벽개면(박리면)이 SOI층의 표면이 되고 있어, SOI 막두께가 얇으면서 균일성도 높은 SOI 웨이퍼가 비교적 용이하게 얻어지고 있다.
이 이온주입 박리법은, 절연막을 통해 접합 SOI 웨이퍼를 제작하는 경우에 한정되지 않고, 직접 2매의 웨이퍼를 접합하여 접합 웨이퍼를 제작하는 경우에도 적용되고 있다.
이 이온주입 박리법에서는, 박리 후의 본드 웨이퍼(박리 웨이퍼)에 대하여, 재차, 연마나 에칭 등의 표면처리를 포함하는 재생가공(리프레시가공)을 실시함으로써, 미결합부에 생기는 단차나, 박리 후의 면거칠기, 주입잔존층의 영향을 감소 또는 제거하여, 웨이퍼를 반복사용할 수 있다. 이 재생가공의 방법에 관해서는, 예를 들어, 특허문헌 2와 같이, 면취가공과 연마를 조합하고, 면취부에 존재하는 이온주입 잔존층의 영향을 제거하는 방법이 제안되어 있다.
박리 웨이퍼에 대하여 행하는 재생가공에 관해서는, 특허문헌 3에는, 박리 웨이퍼 표면의 연마대(代)를 2μm 이상으로 하는 것 및, 박리 웨이퍼를 반복 본드 웨이퍼로서 재이용하는 것이 기재되어 있다. 또한, 특허문헌 4에는, 박리 웨이퍼의 반복 재이용에 있어서, 약 5μm의 연마를 최대 10회 반복할 수 있는 것이 기재되어 있다. 나아가, 특허문헌 5에는, 박리 웨이퍼 표면의 연마대를 1~5μm 이상으로 하는 것 및, 박리 웨이퍼를 몇 번이나 재생가공하는 것이 기재되어 있다.
일본특허공개 H5-211128호 공보 일본특허공개 2001-155978호 공보 일본특허공개 2008-21892호 공보 일본특허공개 2006-140445호 공보 일본특허공개 2007-149907호 공보
이온주입 박리법에 의해 제작된 접합 SOI 웨이퍼의 SOI층의 막두께 분포를 측정하면, 마블(マ-ブル)모양의 막두께 불균일이 보이는 경우가 있다. 이 막두께 불균일은, 본드 웨이퍼 박리 후의 SOI층 표면의 외관검사를 행하면 육안으로도 관찰되며, 그 막두께 불균일은 mm단위의 패턴을 형성하고 있다.
최근, SOI층의 막두께 분포의 규격이 엄격해 지고 있어, 박리시에 발생하는 큰 패턴을 가진 막두께 불균일을 없애는 것이 중요하다. 특히, ETSOI(Extremely Thin SOI, 매우 얇은 SOI)라 불리는 SOI층 막두께가 30nm 이하인 품종에 대해서는, 이러한 막두께 불균일은, 제조수율에 큰 영향을 미치므로, 그 발생을 방지하는 것이 요망되고 있다.
본 발명은 상기 서술한 바와 같은 문제를 감안하여 이루어진 것으로, 이온주입 박리법에 의해 접합 웨이퍼를 제조할 때에 박막에 발생하는 마블모양의 막두께 불균일을 억제하고, 박막의 막두께 균일성이 높은 접합 웨이퍼를 제조하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따르면, 본드 웨이퍼의 표면에, 수소이온, 희가스이온 중 적어도 1종류의 가스이온을 이온주입하여 이온주입층을 형성하고, 상기 본드 웨이퍼의 이온주입한 표면과, 베이스 웨이퍼의 표면을 직접 또는 절연막을 통해 접합한 후, 열처리를 가해 상기 이온주입층에서 상기 본드 웨이퍼의 일부를 박리시킴으로써, 상기 베이스 웨이퍼 상에 박막을 갖는 접합 웨이퍼를 제작하는 접합 웨이퍼의 제조방법에 있어서, 상기 본드 웨이퍼와 베이스 웨이퍼를 접합하기 전에, 상기 본드 웨이퍼와 상기 베이스 웨이퍼의 두께를 측정하여, 양 웨이퍼의 두께의 차가 5μm 미만인 상기 본드 웨이퍼와 상기 베이스 웨이퍼가 되는 조합을 선택하여 접합하는 것을 특징으로 하는 접합 웨이퍼의 제조방법이 제공된다.
이러한 접합 웨이퍼의 제조방법이면, 박막의 막두께 불균일을 억제할 수 있고, 박막의 막두께 균일성이 높은 접합 웨이퍼를 제조할 수 있다.
이때, 상기 본드 웨이퍼 및/또는 상기 베이스 웨이퍼로서, 상기 접합 웨이퍼의 제조방법에 있어서 접합 웨이퍼를 제작할 때에 부생된 박리 웨이퍼에, 두께 감소를 수반하는 재생가공을 행한 재생 웨이퍼를 이용할 수 있다. 이 재생 웨이퍼는, 상기 두께 감소를 수반하는 재생가공이 2회 이상 행해진 것, 혹은, 상기 두께 감소를 수반하는 재생가공으로서 5μm 이상의 두께 감소가 행해진 것으로 할 수 있다.
이러한, 특히 막두께 불균일이 발생하기 쉬운 재생 웨이퍼를 이용하는 경우에 본 발명을 호적하게 적용할 수 있고, 비용을 저감하면서, 박막의 막두께 균일성이 높은 접합 웨이퍼를 제조할 수 있다.
또한, 상기 본드 웨이퍼 및 상기 베이스 웨이퍼가 실리콘 단결정웨이퍼로 이루어지고, 상기 절연막이 실리콘산화막으로 이루어지며, 상기 박막이 SOI층인 것으로 할 수 있다.
이렇게 하면, SOI층의 박막의 막두께 균일성이 높은 SOI 웨이퍼를 제조할 수 있다.
본 발명의 접합 웨이퍼의 제조방법에서는, 본드 웨이퍼와 베이스 웨이퍼를 접합하기 전에, 본드 웨이퍼와 베이스 웨이퍼의 두께를 측정하여, 양 웨이퍼의 두께의 차가 5μm 미만인 본드 웨이퍼와 베이스 웨이퍼가 되는 조합을 선택하여 접합하므로, 박막의 막두께 불균일을 억제할 수 있고, 박막의 막두께 균일성이 높은 접합 웨이퍼를 제조할 수 있다.
도 1은 본 발명의 접합 웨이퍼의 제조방법의 일례의 플로우도이다.
도 2는 실시예 1-5의 막두께 불균일이 없는 SOI 웨이퍼의 대표예를 나타내는 도면이다.
도 3은 비교예 1-5의 막두께 불균일이 있는 SOI 웨이퍼의 대표예를 나타내는 도면이다.
이하, 본 발명에 대하여 실시의 형태를 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.
일반적으로, 이온주입 박리법에 의해 접합 SOI 웨이퍼를 제작하는 경우에는, 비용삭감을 위해, 접합 웨이퍼를 제작할 때에 부생된 박리 웨이퍼에 두께 감소를 수반하는 재생가공을 행한 재생 웨이퍼를 본드 웨이퍼 또는 베이스 웨이퍼로서 이용하는 경우가 많다. 혹은, 본드 웨이퍼 및 베이스 웨이퍼로서 미사용 웨이퍼(재생가공을 행하지 않은 웨이퍼, 이하, 프라임 웨이퍼라 함)를 이용하는 경우도 있다.
상기한 바와 같이, 이온주입 박리법에 의해 접합 SOI 웨이퍼를 제작하면, 접합 SOI 웨이퍼의 SOI층에 마블모양의 막두께 불균일이 발생한다는 문제가 있었으며, 발명자들이 상세하게 조사한 바, 이하의 점이 판명되었다.
본드 웨이퍼 및 베이스 웨이퍼로서 프라임 웨이퍼를 이용하는 경우, 양 웨이퍼가 상이한 제조로트로 제조된 것인 경우에 SOI층의 막두께 불균일의 발생빈도가 높아진다. 본드 웨이퍼 및 베이스 웨이퍼 중 적어도 일방에 재생 웨이퍼를 이용하는 경우에는 막두께 불균일의 발생빈도가 보다 높아지고, 또한, 그 재생횟수가 많을수록 발생빈도가 증가하는 경향이 있다. 이에, 발명자는, 프라임 웨이퍼와 재생 웨이퍼를 이용한 하기 실험을 행하고, 이 발생빈도가 높아지는 경향에 대하여 이하와 같이 고찰하였다.
일반적으로, 본드 웨이퍼와 베이스 웨이퍼로서 이용되는 실리콘 단결정웨이퍼의 웨이퍼 두께는, ±15μm의 규격으로 제조된다. 실제로는, 동일한 제조로트이면, 웨이퍼간의 두께편차(バラツキ)는 ±수μm 정도의 정도이다. 따라서, 특히 동일한 제조로트로 제조된 프라임 웨이퍼를 이용한다면 막두께 불균일이 발생할 가능성은 낮다. 한편, 제조로트가 상이하여, 웨이퍼 두께의 중앙값이 어긋나 있는 경우에는, 프라임 웨이퍼끼리여도 양 웨이퍼의 두께의 차가 5μm를 초과하는 경우가 있으며, 막두께 불균일이 발생하는 빈도가 높아진다.
본드 웨이퍼 및 베이스 웨이퍼의 적어도 일방에 재생 웨이퍼를 이용하는 경우에는, 웨이퍼가 두께 감소가공으로 얇아져 있으므로, 양 웨이퍼의 두께의 차가 5μm를 초과할 가능성이 높아진다. 특히, 본드 웨이퍼 또는 베이스 웨이퍼의 일방에 프라임 웨이퍼를 이용하고, 타방에 재생 웨이퍼를 이용한 경우에는, 이 가능성은 매우 높다. 이에 따라, 막두께 불균일이 발생하는 빈도도 보다 높아진다.
(실험)
본드 웨이퍼 및 베이스 웨이퍼로서, 표 1에 나타내는 두께를 갖는 직경 300mm, 결정방위<100>의 실리콘 단결정으로 이루어진 4종류의 경면연마 웨이퍼를 준비하였다. 웨이퍼 두께는, 정전용량식 측정장치를 이용하여 웨이퍼 전체면을 측정하고, 그 평균값(소수점이하 반올림)을 채용하였다.
[표 1]
Figure 112015126638411-pct00001

이들 4종류의 웨이퍼를 각각 본드 웨이퍼, 베이스 웨이퍼로서 사용하고, 하기의 제조조건으로 이온주입 박리법에 의해 접합 SOI 웨이퍼를 제작하였다. 그 후, SOI층의 막두께측정(측정장치: KLA-Tencor Corporation제 Acumap)을 행하여 막두께 불균일의 유무를 평가하였다. 그 결과를 표 2에 나타낸다.
이때의 접합 SOI 웨이퍼 제조조건을 이하에 나타낸다.
[접합 SOI 웨이퍼 제조조건]
(산화막) 본드 웨이퍼에는 55nm의 열산화막을 형성, 베이스 웨이퍼에는 산화막없음,
(수소이온주입 조건) 주입에너지: 48.7keV, 도스량: 5×1016/cm2,
(박리 열처리) 350℃에서 4시간+500℃에서 30분, Ar분위기,
(평탄화 열처리) 1200℃에서 1시간, Ar분위기
(SOI 막두께조정) 희생산화처리에 의해 SOI층을 70nm 정도까지 두께 감소
[표 2]
Figure 112015126638411-pct00002

표 2의 결과로부터, 본드 웨이퍼와 베이스 웨이퍼의 두께의 차가 5μm 이상이면 SOI층의 막두께 불균일이 발생하는 것이 분명해졌다. 여기서, 표 2 중 ○는 막두께 불균일이 발생하지 않았음을 나타내고, ×는 막두께 불균일이 발생했음을 나타낸다.
본드 웨이퍼와 베이스 웨이퍼의 두께의 차가 막두께 불균일의 발생에 어떻게 관계하고 있는지의 메커니즘에 대해서는 분명하지 않으나, 두께가 상이하면 박리 열처리로 박리할 때에, 박리영역의 고유진동수가 상이한 것에 기인한 것으로 추정된다.
이상과 같이, 본 발명자는, 막두께 불균일의 발생이 본드 웨이퍼와 베이스 웨이퍼의 두께의 차가 큰 것에 기인하고 있는 것을 발견하여, 본 발명을 완성시켰다.
이하, 본 발명의 접합 웨이퍼의 제조방법을 도 1을 참조하면서 설명한다.
본 발명에서는, 베이스 웨이퍼 상에 박막을 갖는 접합 웨이퍼로서, 예를 들어, 실리콘 단결정웨이퍼 상에 실리콘산화막을 통해 SOI층이 형성된 SOI 웨이퍼를 제작할 수 있다.
먼저, 도 1(a)에 나타내는 바와 같이, 본드 웨이퍼(10) 및 베이스 웨이퍼(11)를 준비한다. 이때, 사전에 두께를 측정해 둔 복수의 웨이퍼 중에서, 양 웨이퍼의 두께의 차가 5μm 미만, 보다 바람직하게는 3μm 이하인 본드 웨이퍼와 베이스 웨이퍼가 되는 조합을 선택한다. 이 선택공정은, 본드 웨이퍼와 베이스 웨이퍼를 접합하는 공정 전에 행하면 되는데, 그 접합공정 전의 다른 공정과의 사이의 실시순서는 특별히 한정되지 않는다. 예를 들어, 상기 선택공정은, 하기 본드 웨이퍼에 이온주입층을 형성하는 공정 후에 행해도 된다.
이와 같이, 양 웨이퍼의 두께의 차가 5μm 미만인 본드 웨이퍼와 베이스 웨이퍼가 되는 조합을 선택하여 후술하는 바와 같이 접합한다면, 박리 후에 박막의 막두께 불균일의 발생을 억제할 수 있고, 박막의 막두께 균일성이 높은 접합 웨이퍼를 제조할 수 있다.
여기서, 본드 웨이퍼와 베이스 웨이퍼의 양방에, 프라임 웨이퍼, 또는 재생 웨이퍼를 이용할 수 있다. 혹은, 본드 웨이퍼와 베이스 웨이퍼 중 어느 일방에 프라임 웨이퍼를, 타방에 재생 웨이퍼를 이용할 수도 있다. 한편, 재생 웨이퍼란, 상기와 같이, 접합 웨이퍼를 제작할 때에 부생되는 박리 웨이퍼에, 두께 감소를 수반하는 재생가공을 행한 웨이퍼를 말하는데, 재생 웨이퍼를 이용한다면 비용을 삭감할 수 있으므로 바람직하다. 특히, 두께 감소를 수반하는 재생가공이 2회 이상 행해진, 즉 2회 이상 재이용된 재생 웨이퍼나, 두께 감소를 수반하는 재생가공으로서 5μm 이상의 두께 감소가 행해진 재생 웨이퍼와 같은, 종래에는 박막의 막두께 불균일이 발생하기 쉬운 재생 웨이퍼를 이용하여도, 본 발명의 접합 웨이퍼의 제조방법에 따르면, 박막의 막두께 불균일을 억제할 수 있다.
다음에, 도 1(b)에 나타내는 바와 같이, 예를 들어 열산화나 CVD 등에 의해, 본드 웨이퍼(10)에, 매립산화막(16)이 되는 산화막(12)을 성장시킨다. 혹은, 이때 형성하는 산화막(12)은, 베이스 웨이퍼(11)에만 형성할 수도 있고, 양 웨이퍼에 형성할 수도 있다. 직접 접합 웨이퍼를 제조하는 경우에는, 이 산화막은 형성하지 않아도 된다.
다음에, 도 1(c)에 나타내는 바와 같이, 그 산화막(12) 위에서부터 이온주입기에 의해, 수소이온과 희가스이온 중 적어도 1종류의 가스이온을 주입하여, 본드 웨이퍼(10) 내에 이온주입층(13)을 형성한다. 이때, 목표로 하는 박리실리콘(박막15)의 두께를 얻을 수 있도록, 이온주입가속전압을 선택한다.
다음에, 도 1(d)에 나타내는 바와 같이, 이온주입한 본드 웨이퍼(10)를, 주입면이 접하도록, 베이스 웨이퍼(11)와 밀착시켜 접합한다.
그리고, 접합한 웨이퍼를 350℃~500℃에서 유지하여 이온주입층(13)에 미소 기포층을 발생시키는 열처리를 행하고, 미소 기포층으로 박리하여, 도 1(i)에 나타내는 바와 같은 베이스 웨이퍼(11) 상에 매립산화막(16)과 박막(15)이 형성된 접합 웨이퍼(14)를 제작한다.
한편, 접합하는 면에 미리 플라즈마처리를 실시하여 접합함으로써, 실온에서 밀착된 웨이퍼의 결합강도를 높일 수도 있다.
그리고, 도 1(j)에 나타내는 바와 같이, 이 접합 웨이퍼(14)에, 평탄화 열처리, 결합 열처리, 연마 등을 실시하여, 박리면을 평탄화하거나, 결합강도를 높일 수도 있다.
상기의 제조과정에 있어서, 도 1(e)에 나타내는 바와 같이, 박리 후의 본드 웨이퍼(10)인 박리 웨이퍼(17)가 부생된다. 박리 웨이퍼(17)는, 박리면(18)의 외주부에, 베이스 웨이퍼(11)에 이설(移設)되지 않은 단차부를 가지고 있다. 이러한 박리 웨이퍼(17)의 단차부 등을 제거하는 재생가공을 하여, 다음 회의 접합 웨이퍼의 제조시에 재생 웨이퍼로서 이용할 수 있다. 박리 웨이퍼(17)의 재생가공은, 예를 들어 이하와 같이 행할 수 있다.
먼저, 도 1(f)에 나타내는 바와 같이, 예를 들어 HF수용액에 의한 세정을 행함으로써, 박리면(18)과는 반대의 면의 산화막 이외의 산화막을 제거한다. 그 후, 박리면을 연마함으로써, 도 1(g)에 나타내는 바와 같이, 박리면을 평탄화함과 함께, 이온주입에 의한 데미지층을 제거한다. 그 후, 도 1(h)에 나타내는 바와 같이, 통상의 배치식 HF액조 침지방식과 같은 HF세정을 행함으로써, 이면의 산화막(12)을 제거하고, 프라임 웨이퍼와 동등한 표면 및 이면품질을 갖는 재생 웨이퍼를 제작할 수 있다. 이 재생가공에 의해 재생 웨이퍼의 두께는 당초의 본드 웨이퍼의 두께보다 얇아진다.
실시예
이하, 본 발명의 실시예 및 비교예를 통해 본 발명을 보다 구체적으로 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.
(실시예 1-5, 비교예 1-5)
직경 300mm, 결정방위<100>의 실리콘 단결정으로 이루어진 경면연마 웨이퍼를 본드 웨이퍼 및 베이스 웨이퍼로서 이용하여 접합 SOI 웨이퍼를 제작하고, SOI층의 막두께 불균일의 발생의 유무를 평가하였다. 이때 실시예 1-5, 비교예 1-5에서 이용한 본드 웨이퍼 및 베이스 웨이퍼의 종류, 두께, 재생조건을 표 3에 나타낸다. 재생조건은, 지금까지 재생 웨이퍼로서 이용한 횟수를 재생횟수로 하여, 재생연마가공에 있어서의 연마대를 재생연마대로 하여 나타내고 있다. 실시예는, 미리 측정한 본드 웨이퍼와 베이스 웨이퍼의 두께의 차가 5μm 미만이 되는 것의 조합을 선택하여 접합한 것이다.
막두께 불균일의 결과를 표 3에 나타낸다. 여기서, 표 3 중 ○는 막두께 불균일이 발생하지 않았음, ×는 막두께 불균일이 발생했음을 나타낸다. 표 3에 나타내는 바와 같이, 실시예 1-5의 어디에서도 막두께 불균일은 발생하지 않았던 것에 반해, 비교예 1-5에서는 전부 막두께 불균일이 발생하였다. 도 2에 막두께 불균일이 발생하지 않은 실시예 1-5의 SOI 웨이퍼, 도 3에 막두께 불균일이 발생한 비교예 1-5의 SOI 웨이퍼의 각각의 대표예를 나타낸다.
또한, 막두께 불균일이 발생한 비교예 1-5의 웨이퍼의 SOI 막두께 레인지(면내막두께의 최대값에서 최소값을 뺀 값)는 1.5~2.5nm 정도였던 것에 반해, 막두께 불균일이 없는 실시예 1-5의 웨이퍼의 SOI 막두께 레인지는 1.2~1.8nm 정도로 양호하였다.
[표 3]
Figure 112015126638411-pct00003

한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.
예를 들어, 상기에서는, 절연막을 통해 접합 SOI 웨이퍼를 제작하는 경우에 대하여 설명하고 있으나, 직접 2매의 웨이퍼를 접합하여 접합 웨이퍼를 제작하는 경우에도 본 발명을 적용할 수 있다.

Claims (6)

  1. 본드 웨이퍼의 표면에, 수소이온, 희가스이온 중 적어도 1종류의 가스이온을 이온주입하여 이온주입층을 형성하고, 상기 본드 웨이퍼의 이온주입한 표면과, 베이스 웨이퍼의 표면을 직접 또는 절연막을 통해 접합한 후, 열처리를 가해 상기 이온주입층에서 상기 본드 웨이퍼의 일부를 박리시킴으로써, 상기 베이스 웨이퍼 상에 박막을 갖는 접합 웨이퍼를 제작하는 접합 웨이퍼의 제조방법에 있어서,
    상기 본드 웨이퍼 및/또는 상기 베이스 웨이퍼로서, 상기 접합 웨이퍼의 제조방법에 있어서 접합 웨이퍼를 제작할 때에 부생된 박리 웨이퍼에, 두께 감소를 수반하는 재생가공을 행한 재생 웨이퍼를 이용하고,
    상기 본드 웨이퍼 및 상기 베이스 웨이퍼가 실리콘 단결정웨이퍼로 이루어지며,
    상기 본드 웨이퍼와 베이스 웨이퍼를 접합하기 전에, 상기 본드 웨이퍼와 상기 베이스 웨이퍼의 두께를 측정하여, 양 웨이퍼의 두께의 차가 5μm 미만인 상기 본드 웨이퍼와 상기 베이스 웨이퍼가 되는 조합을 선택하여 접합하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  2. 제1항에 있어서,
    상기 재생 웨이퍼는, 상기 두께 감소를 수반하는 재생가공이 2회 이상 행해진 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  3. 제1항에 있어서,
    상기 재생 웨이퍼는, 상기 두께 감소를 수반하는 재생가공으로서 5μm 이상의 두께 감소가 행해진 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  4. 제2항에 있어서,
    상기 재생 웨이퍼는, 상기 두께 감소를 수반하는 재생가공으로서 5μm 이상의 두께 감소가 행해진 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 절연막이 실리콘산화막으로 이루어지며, 상기 박막이 SOI층인 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  6. 삭제
KR1020157036519A 2013-06-26 2014-05-19 접합 웨이퍼의 제조방법 KR102095383B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-133868 2013-06-26
JP2013133868A JP5888286B2 (ja) 2013-06-26 2013-06-26 貼り合わせウェーハの製造方法
PCT/JP2014/002615 WO2014207988A1 (ja) 2013-06-26 2014-05-19 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20160023712A KR20160023712A (ko) 2016-03-03
KR102095383B1 true KR102095383B1 (ko) 2020-03-31

Family

ID=52141364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157036519A KR102095383B1 (ko) 2013-06-26 2014-05-19 접합 웨이퍼의 제조방법

Country Status (8)

Country Link
US (1) US9859149B2 (ko)
EP (1) EP3016133B1 (ko)
JP (1) JP5888286B2 (ko)
KR (1) KR102095383B1 (ko)
CN (1) CN105283943B (ko)
SG (1) SG11201510639QA (ko)
TW (1) TWI567833B (ko)
WO (1) WO2014207988A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6136786B2 (ja) * 2013-09-05 2017-05-31 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6822146B2 (ja) 2015-01-16 2021-01-27 住友電気工業株式会社 半導体基板の製造方法及び複合半導体基板の製造方法
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
JP6686962B2 (ja) * 2017-04-25 2020-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963505A (en) 1987-10-27 1990-10-16 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
US20060118935A1 (en) * 2003-04-02 2006-06-08 Eiji Kamiyama Laminated semiconductor substrate process for producing the same
WO2013057865A1 (ja) 2011-10-17 2013-04-25 信越半導体株式会社 剥離ウェーハの再生加工方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3943782B2 (ja) 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
EP1807320B1 (en) 2004-10-11 2010-12-08 MeadWestvaco Corporation Slide card for child-resistant package
EP1667223B1 (en) 2004-11-09 2009-01-07 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for manufacturing compound material wafers
JP4715470B2 (ja) 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP5314838B2 (ja) * 2006-07-14 2013-10-16 信越半導体株式会社 剥離ウェーハを再利用する方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963505A (en) 1987-10-27 1990-10-16 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
US20060118935A1 (en) * 2003-04-02 2006-06-08 Eiji Kamiyama Laminated semiconductor substrate process for producing the same
WO2013057865A1 (ja) 2011-10-17 2013-04-25 信越半導体株式会社 剥離ウェーハの再生加工方法

Also Published As

Publication number Publication date
EP3016133A4 (en) 2017-03-01
KR20160023712A (ko) 2016-03-03
CN105283943A (zh) 2016-01-27
JP2015012009A (ja) 2015-01-19
EP3016133B1 (en) 2020-01-15
TW201511141A (zh) 2015-03-16
EP3016133A1 (en) 2016-05-04
JP5888286B2 (ja) 2016-03-16
WO2014207988A1 (ja) 2014-12-31
US9859149B2 (en) 2018-01-02
SG11201510639QA (en) 2016-01-28
TWI567833B (zh) 2017-01-21
US20160118294A1 (en) 2016-04-28
CN105283943B (zh) 2018-05-08

Similar Documents

Publication Publication Date Title
US9496130B2 (en) Reclaiming processing method for delaminated wafer
WO2013102968A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2004063730A (ja) Ｓｏｉウェーハの製造方法
KR101229760B1 (ko) Ｓｏｉ 웨이퍼의 제조방법 및 이 방법에 의해 제조된ｓｏｉ 웨이퍼
WO2015141121A1 (ja) 貼り合わせウェーハの製造方法
WO2015136834A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
KR102095383B1 (ko) 접합 웨이퍼의 제조방법
CN107615445B (zh) 绝缘体上硅晶圆的制造方法
KR101910100B1 (ko) Soi 웨이퍼의 제조방법
KR20150112968A (ko) Soi 웨이퍼의 제조방법 및 soi 웨이퍼
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
KR102022507B1 (ko) 접합 웨이퍼의 제조방법
EP3029730B1 (en) Bonded wafer manufacturing method
JP5368000B2 (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant