CN105283943B - 贴合晶圆的制造方法 - Google Patents

贴合晶圆的制造方法 Download PDF

Info

Publication number
CN105283943B
CN105283943B CN201480032979.9A CN201480032979A CN105283943B CN 105283943 B CN105283943 B CN 105283943B CN 201480032979 A CN201480032979 A CN 201480032979A CN 105283943 B CN105283943 B CN 105283943B
Authority
CN
China
Prior art keywords
wafer
wafers
thickness
bonded
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480032979.9A
Other languages
English (en)
Other versions
CN105283943A (zh
Inventor
小林德弘
阿贺浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN105283943A publication Critical patent/CN105283943A/zh
Application granted granted Critical
Publication of CN105283943B publication Critical patent/CN105283943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

本发明是一种贴合晶圆的制造方法，其向接合晶圆的表面离子注入氢离子和稀有气体离子的至少一种气体离子而形成离子注入层，将接合晶圆的离子注入后的表面与基底晶圆的表面直接贴合或隔着绝缘膜贴合之后，施加热处理，在离子注入层使接合晶圆的一部分剥离，由此制作在基底晶圆上具有薄膜的贴合晶圆，其中，在将接合晶圆与基底晶圆贴合之前，测量接合晶圆和基底晶圆的厚度，选择两晶圆的厚度之差小于5μm的由接合晶圆与基底晶圆构成的组合来进行贴合。由此，能抑制在薄膜上产生的大理石花纹的膜厚不均，制造薄膜的膜厚均匀性高的贴合晶圆。

Description

贴合晶圆的制造方法
技术领域
本发明关于利用离子注入剥离法的贴合晶圆的制造方法，特别是关于使用再生晶圆通过离子注入剥离法来制造贴合晶圆的方法，该再生晶圆是对通过离子注入剥离法来制造贴合晶圆时的副产品的剥离晶圆实施再生加工而得的。
背景技术
作为SOI晶圆的制造方法，特别是能够使尖端集成电路高性能化的薄膜SOI晶圆的制造方法，对已进行离子注入的晶圆贴合后再进行剥离来制造SOI晶圆的方法(离子注入剥离法：也被称作智能剥离法(注册商标)的技术)广受注目。
该离子注入剥离法，在两片硅晶圆中至少一片上形成氧化膜，并由一片硅晶圆(接合晶圆)的上表面注入氢离子或稀有气体离子等的气体离子，在该晶圆内部形成离子注入层(又称为微气泡层或封入层)。之后，使注入有离子的那一片的表面隔着氧化膜与另一片硅晶圆(基底晶圆)密接，之后施加热处理(剥离热处理)，将微气泡层作为劈理面，将一片硅晶圆(接合晶圆)剥离成薄膜状。进一步地，该技术施加热处理(结合热处理)以牢固地结合，来制造SOI晶圆(参照专利文献1)。在该阶段，劈理面(剥离面)成为SOI层的表面，能够比较容易地得到SOI膜厚薄且均匀性高的SOI晶圆。
该离子注入剥离法不限定于隔着绝缘膜来制作贴合SOI晶圆的情况，也应用于直接将两片晶圆贴合来制作贴合SOI晶圆的情况。
在该离子注入剥离法中，对于剥离后的接合晶圆(剥离晶圆)，通过再次实施包含研磨和蚀刻等的表面处理的再生加工(更新加工)，减少或去除在未结合部产生的高低差、剥离后的表面粗糙、注入残留层的影响，而能重复使用晶圆。关于该再生加工的方法，已提出例如专利文献2的方法，即，组合倒角处理和研磨，除去存在于倒角部的离子注入残留层的影响。
关于对剥离晶圆进行的再生加工，在专利文献3中记载有将剥离晶圆表面的研磨余量设为2μm以上，以及重复地将剥离晶圆作为接合晶圆而再利用。另外，在专利文献4中记载有在剥离晶圆的重复再利用中，能最多重复10次大约5μm的研磨。进一步地，在专利文献5中记载有将剥离晶圆表面的研磨余量设为1～5μm以上，以及将剥离晶圆进行多次再生加工。
现有技术文献
专利文献
专利文献1：日本专利公开平成5-211128号公报
专利文献2：日本专利公开2001-155978号公报
专利文献3：日本专利公开2008-21892号公报
专利文献4：日本专利公开2006-140445号公报
专利文献5：日本专利公开2007-149907号公报
发明内容
(一)要解决的技术问题
若测量通过离子注入剥离法制作的贴合SOI晶圆的SOI层的膜厚分布，有时会看到大理石花纹的膜厚不均。若进行接合晶圆剥离后的SOI层表面的外观检查，则以目视也能观察到该膜厚不均，该膜厚不均形成mm单位的图案。
近年来，SOI层的膜厚分布的标准变得严格，消除在剥离时产生的具有大图案的膜厚不均很重要。特别是关于被称为ETSOI(Extremely Thin SOI，极薄SOI)的SOI层膜厚为30nm以下的种类，这样的膜厚不均由于会对制造合格率带来很大的影响，因此希望阻止其产生。
本发明是鉴于如上所述的问题而完成的，其目的在于抑制通过离子注入剥离法制造贴合晶圆时在薄膜上产生的大理石花纹的膜厚不均，制造薄膜的膜厚均匀性高的贴合晶圆。
(二)技术方案
为了达成上述目的，根据本发明，提供一种贴合晶圆的制造方法，其向接合晶圆的表面离子注入氢离子和稀有气体离子的至少一种气体离子而形成离子注入层，将所述接合晶圆的离子注入后的表面与基底晶圆的表面直接贴合或隔着绝缘膜贴合之后，施加热处理，在所述离子注入层使所述接合晶圆的一部分剥离，由此制作在所述基底晶圆上具有薄膜的贴合晶圆，其特征在于，在将所述将接合晶圆与基底晶圆贴合之前，测量所述接合晶圆和所述基底晶圆的厚度，选择两晶圆的厚度之差小于5μm的由所述接合晶圆与所述基底晶圆构成的组合来进行贴合。
若是这样的贴合晶圆的制造方法，能抑制薄膜的膜厚不均，并能制造薄膜的膜厚均匀性高的贴合晶圆。
此时，作为所述接合晶圆和/或所述基底晶圆，可以使用对剥离晶圆进行伴有减厚的再生加工而得的再生晶圆，该剥离晶圆是在所述贴合晶圆的制造方法中制作贴合晶圆时的副产物。该再生晶圆可以是进行两次以上所述伴有减厚的再生加工而得的晶圆，或者是作为所述伴随有厚度减少的再生加工，进行5μm以上的减厚而得的晶圆。
像这样，特别是在使用容易产生膜厚不均的再生晶圆时，能够很适合地应用本发明，能在降低成本的同时制造薄膜的膜厚均匀性高的贴合晶圆。
另外，所述接合晶圆及所述基底晶圆可以由单晶硅晶圆构成，所述绝缘膜可以由氧化硅薄膜构成，所述薄膜可以作为SOI层。
如此一来，能制造SOI层的薄膜的膜厚均匀性高的SOI晶圆。
(三)有益效果
在本发明的贴合晶圆的制造方法中，由于在将接合晶圆与基底晶圆贴合之前，测量接合晶圆和基底晶圆的厚度，选择两晶圆的厚度之差小于5μm的由接合晶圆与基底晶圆构成的组合来进行贴合，因此能抑制薄膜的膜厚不均，并能制造薄膜的膜厚均匀性高的贴合晶圆。
附图说明
图1是本发明的贴合晶圆的制造方法的一例的流程图。
图2是表示实施例1～5的没有膜厚不均的SOI晶圆的代表例的图。
图3是表示比较例1～5的有膜厚不均的SOI晶圆的代表例的图。
具体实施方式
下面对于本发明说明实施方式，但本发明不限于该实施方式。
一般而言，在通过离子注入剥离法制作贴合SOI晶圆时，为了降低成本，常将再生晶圆用于接合晶圆或基底晶圆，所述再生晶圆是对制作贴合晶圆时的副产物的剥离晶圆进行伴有减厚的再生加工而得的。或者，也有利用未使用的晶圆(未进行再生加工的晶圆，以下称为原始晶圆)作为接合晶圆及基底晶圆的情况。
如上所述，若通过离子注入剥离法制作贴合SOI晶圆，会有在贴合SOI晶圆的SOI层产生大理石花纹的膜厚不均的问题，发明人等经过详细地调查，结果得知了以下情况。
在将原始晶圆用作接合晶圆及基底晶圆时，在两晶圆以不同的制造批次制造的情况下，SOI层的膜厚不均的产生频率变高。在接合晶圆及基底晶圆的至少一片利用再生晶圆的情况下，膜厚不均的产生频率变得更高；此外，有其再生次数越多，产生频率越增加的倾向。于是，发明人利用原始晶圆和再生晶圆进行下述试验，并对该产生频率变高的倾向进行如下的考察。
一般而言，用作接合晶圆和基底晶圆的单晶硅晶圆的晶圆厚度以±15μm的规格来制造。实际上，若是同一制造批次，晶圆间的厚度差值是大约±数μm的精度。因此，特别是若利用同一制造批次制造的原始晶圆，则膜厚不均产生的可能性低。另一方面，在如制造批次不同，晶圆厚度的中位数有所差异时，即使是原始晶圆彼此，两晶圆的厚度之差也有超过5μm的情况，膜厚不均产生的频率变高。
在接合晶圆及基底晶圆的至少一片利用再生晶圆时，由于晶圆因减厚加工而变薄，两晶圆的厚度之差超过5μm的可能性提高。特别是接合晶圆或基底晶圆的一片利用原始晶圆，另一片利用再生晶圆时，该可能性非常高。因此，膜厚不均产生的频率也变得更高。
(试验)
作为接合晶圆及基底晶圆，准备了具有表1所示厚度的直径300mm、由结晶方位<100>的单晶硅构成的4种镜面研磨晶圆。晶圆厚度利用静电电容式的测量装置来测量整个晶圆，并采用其平均值(小数点以下四舍五入)。
表1
记号 晶圆种类 晶圆厚度 再生加工次数
P(780) 原始晶圆 780μm 0次
P(775) 原始晶圆 775μm 0次
R(760) 再生晶圆 760μm 1次
R(740) 再生晶圆 740μm 2次
将这4种晶圆分别用作接合晶圆、基底晶圆，并以下述的制造条件通过离子注入剥离法制作贴合SOI晶圆。之后，进行SOI层的膜厚测量(测量装置：KLA-Tencor公司制造的Acumap)，评价有无膜厚不均。其结果示于表2。
此时的贴合SOI晶圆的制造条件如下所示。
[贴合SOI晶圆制造条件]
(氧化膜)在接合晶圆上形成55nm的热氧化膜，在基底晶圆上没有氧化膜；
(氢离子注入条件)注入能量：48.7keV，剂量：5×1016/cm2；
(剥离热处理)350℃、4小时+500℃、30分钟，Ar气氛；
(平坦化热处理)1200℃、1小时，Ar气氛；
(SOI膜厚调整)通过牺牲氧化处理将SOI层的厚度减少到70nm左右。
表2
由表2的结果可得知，若接合晶圆与基底晶圆的厚度之差是5μm以上，则产生SOI层的膜厚不均。这里，表2中的○表示没有产生膜厚不均，×表示产生了膜厚不均。
虽然接合晶圆与基底晶圆的厚度之差与膜厚不均的产生之间有何关系的机理尚未明了，但是推测起因是如果厚度不同，在通过剥离热处理剥离时，剥离区域的固有振动频率不同。
如上所述，本发明人发现产生膜厚不均的起因是接合晶圆与基底晶圆的厚度之差大，从而完成了本发明。
下面，一边参照图1一边说明本发明的贴合晶圆的制造方法。
在本发明中，作为在基底晶圆上具有薄膜的贴合晶圆，例如可以制作以下的SOI晶圆：其在单晶硅晶圆上隔着氧化硅薄膜形成有SOI层。
首先，如图1(a)所示，准备接合晶圆10及基底晶圆11。此时，从事先测量过厚度的多个晶圆中，选择两晶圆的厚度之差小于5μm，尤其优选3μm以下的由接合晶圆和基底晶圆构成的组合。该选择工序只要在将接合晶圆与基底晶圆贴合的工序前进行即可，并不特别限定与该贴合工序之前的其它工序之间的实施顺序。例如，上述选择工序也可以在下述的在接合晶圆中形成离子注入层的工序之后进行。
像这样，若选择两晶圆的厚度之差小于5μm的由接合晶圆和基底晶圆构成的组合如后述地贴合，则能在剥离后抑制薄膜的膜厚不均的产生，能制造薄膜的膜厚均匀性高的贴合晶圆。
此处，接合晶圆和基底晶圆双方均可利用原始晶圆或是再生晶圆。或者也可以是，接合晶圆和基底晶圆的任意一个利用原始晶圆，而另一个利用再生晶圆。此外，所谓再生晶圆，如上所述，是对制作贴合晶圆时的副产物的剥离晶圆进行伴有减厚的再生加工而得的晶圆，由于利用再生晶圆可削减成本，因此优选。特别是进行两次以上伴有减厚的再生加工而得的再生晶圆，也就是已被重复利用两次以上的再生晶圆，或是作为伴有减厚的再生加工进行5μm以上的减厚而得的再生晶圆，即使使用这样的在过去容易产生薄膜的膜厚不均的再生晶圆，若根据本发明的贴合晶圆的制造方法，也能够抑制薄膜的膜厚不均。
接下来，如图1(b)所示，通过例如热氧化或CVD等，在接合晶圆10上使成为埋入氧化膜16的氧化膜12成长。或者，此时形成的氧化膜12可以只形成在基底晶圆11上，也可以形成在两晶圆上。在制造直接贴合晶圆的情况下，也可以不形成该氧化膜。
接下来，如图1(c)所示，从该氧化膜12上通过离子注入机，注入氢离子和稀有气体离子中至少一种气体离子，在接合晶圆10内形成离子注入层13。此时，选择离子注入加速电压以能够得到作为目标的剥离硅(薄膜15)的厚度。
接下来，如图1(d)所示，使已离子注入的接合晶圆10以注入面相接触的方式与基底晶圆11密接而贴合。
继而，在350℃～500℃下保持贴合晶圆，实施使离子注入层13产生微气泡层的热处理，并在微气泡层剥离，制作如图1(i)所示的在基底晶圆11上形成有埋入氧化膜16和薄膜15的贴合晶圆14。
此外，通过对贴合面预先实施等离子处理再贴合，能在室温下提高密接的晶圆的结合强度。
继而，如图1(j)所示，对该贴合晶圆14实施平坦化热处理、结合热处理、研磨等，能使剥离面平坦化，或是提高结合强度。
在上述制造过程中，如图1(e)所示，剥离后的接合晶圆10，即剥离晶圆17作为副产物而产生。剥离晶圆17在剥离面18的外周部具有未被搬移到基底晶圆11的高低差部。进行去除这样的剥离晶圆17的高低差部等的再生加工，能在下一次制造贴合晶圆时作为再生晶圆来利用。剥离晶圆17的再生加工可以例如以如下方式进行。
首先，如图1(f)所示，通过进行例如使用HF水溶液的清洗，去除与剥离面18相反的表面的氧化膜以外的氧化膜。之后，通过研磨剥离面，如图1(g)所示，在将剥离面平坦化的同时，去除因离子注入而产生的损伤层。之后，如图1(h)所示，通过进行如通常的批次式HF液浸渍方式的HF清洗，去除背面的氧化膜12，能制作出具有与原始晶圆同等的表面及背面品质的再生晶圆。由于该再生加工，再生晶圆的厚度变得比当初的接合晶圆的厚度要薄。
实施例
下面，揭示本发明的实施例及比较例，更具体地说明本发明，但本发明并不限于此。
(实施例1～5、比较例1～5)
利用直径300mm、由结晶方位<100>的单晶硅构成的镜面研磨晶圆作为接合晶圆及基底晶圆，制作贴合SOI晶圆，评价SOI层的膜厚不均是否产生。将此时在实施例1～5、比较例1～5中利用的接合晶圆及基底晶圆的种类、厚度、再生条件示于表3。再生条件中，将到此为止作为再生晶圆利用的次数作为再生次数，并将再生研磨处理中的研磨余量作为再生研磨余量来表示。实施例选择预先测量过的接合晶圆与基底晶圆的厚度之差小于5μm的组合进行贴合。
将膜厚不均的结果示于表3。此处，表3中的○表示没有产生膜厚不均，×表示产生了膜厚不均。如表3所示，实施例1～5的任意一个均没有产生膜厚不均，相对于此，比较例1～5的任意一个均产生了膜厚不均。图2表示没有产生膜厚不均的实施例1～5的SOI晶圆的代表例，图3表示产生了膜厚不均的比较例1～5的SOI晶圆的代表例。
另外，产生了膜厚不均的比较例1～5的晶圆的SOI膜厚范围(面内膜厚的最大值减去最小值的差)是1.5～2.5nm左右，相对于此，没有产生膜厚不均的实施例1～5的晶圆的SOI膜厚范围是1.2～1.8nm左右，为良好。
表3
此外，本发明并不限于上述实施方式。上述实施方式仅为例示，只要具有与本发明的权利要求书所记载的技术思想实质上相同的结构，能起到同样的作用效果，无论是什么均包含在本发明的技术范围中。
例如，在上述记载中对隔着绝缘膜制作贴合SOI晶圆的情况进行了说明，但是本发明也能应用于直接贴合两片晶圆来制作贴合晶圆的情况。

Claims (3)

1.一种贴合晶圆的制造方法，其向接合晶圆的表面离子注入氢离子和稀有气体离子的至少一种气体离子而形成离子注入层，将所述接合晶圆的离子注入后的表面与基底晶圆的表面直接贴合或隔着绝缘膜贴合之后，施加热处理，在所述离子注入层使所述接合晶圆的一部分剥离，由此制作在所述基底晶圆上具有薄膜的贴合晶圆，其特征在于，
作为所述接合晶圆和/或所述基底晶圆，使用对剥离晶圆进行伴有减厚的再生加工而得的再生晶圆，该剥离晶圆是在所述贴合晶圆的制造方法中制作贴合晶圆时的副产物，
所述再生晶圆是作为所述伴有减厚的再生加工，进行5μm以上的减厚而得的晶圆，
所述接合晶圆及所述基底晶圆由单晶硅晶圆构成，
在将所述将接合晶圆与基底晶圆贴合之前，测量所述接合晶圆和所述基底晶圆的厚度，选择两晶圆的厚度之差小于5μm的由所述接合晶圆与所述基底晶圆构成的组合来进行贴合。
2.如权利要求1所述的贴合晶圆的制造方法，其特征在于，所述再生晶圆是进行两次以上所述伴有减厚的再生加工而得的晶圆。
3.如权利要求1或2所述的贴合晶圆的制造方法，其特征在于，所述绝缘膜由氧化硅薄膜构成，所述薄膜是SOI层。
CN201480032979.9A 2013-06-26 2014-05-19 贴合晶圆的制造方法 Active CN105283943B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-133868 2013-06-26
JP2013133868A JP5888286B2 (ja) 2013-06-26 2013-06-26 貼り合わせウェーハの製造方法
PCT/JP2014/002615 WO2014207988A1 (ja) 2013-06-26 2014-05-19 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN105283943A CN105283943A (zh) 2016-01-27
CN105283943B true CN105283943B (zh) 2018-05-08

Family

ID=52141364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480032979.9A Active CN105283943B (zh) 2013-06-26 2014-05-19 贴合晶圆的制造方法

Country Status (8)

Country Link
US (1) US9859149B2 (zh)
EP (1) EP3016133B1 (zh)
JP (1) JP5888286B2 (zh)
KR (1) KR102095383B1 (zh)
CN (1) CN105283943B (zh)
SG (1) SG11201510639QA (zh)
TW (1) TWI567833B (zh)
WO (1) WO2014207988A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6136786B2 (ja) * 2013-09-05 2017-05-31 信越半導体株式会社 貼り合わせウェーハの製造方法
EP3246937B1 (en) 2015-01-16 2023-05-10 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor diamond substrate and semiconductor diamond substrate
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
JP6686962B2 (ja) * 2017-04-25 2020-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963505A (en) * 1987-10-27 1990-10-16 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3943782B2 (ja) 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
DE602005025237D1 (de) 2004-10-11 2011-01-20 Meadwestvaco Corp Schiebekarte für kindersichere verpackung
EP1962340A3 (en) 2004-11-09 2009-12-23 S.O.I. TEC Silicon Method for manufacturing compound material wafers
JP4715470B2 (ja) 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP5314838B2 (ja) 2006-07-14 2013-10-16 信越半導体株式会社 剥離ウェーハを再利用する方法
JP5799740B2 (ja) 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法

Also Published As

Publication number Publication date
JP5888286B2 (ja) 2016-03-16
CN105283943A (zh) 2016-01-27
TWI567833B (zh) 2017-01-21
JP2015012009A (ja) 2015-01-19
TW201511141A (zh) 2015-03-16
EP3016133A4 (en) 2017-03-01
EP3016133A1 (en) 2016-05-04
EP3016133B1 (en) 2020-01-15
US20160118294A1 (en) 2016-04-28
WO2014207988A1 (ja) 2014-12-31
KR102095383B1 (ko) 2020-03-31
US9859149B2 (en) 2018-01-02
SG11201510639QA (en) 2016-01-28
KR20160023712A (ko) 2016-03-03

Similar Documents

Publication Publication Date Title
CN100419960C (zh) Soi晶片的制造方法
JP4828230B2 (ja) Ｓｏｉウェーハの製造方法
KR101873203B1 (ko) Soi 웨이퍼의 제조방법
CN105283943B (zh) 贴合晶圆的制造方法
US9496130B2 (en) Reclaiming processing method for delaminated wafer
US20110037142A1 (en) Soi wafer and method for forming the same
KR102173455B1 (ko) 접합 soi웨이퍼의 제조방법
US9142449B2 (en) Method for manufacturing bonded wafer
CN101151708A (zh) Soi晶圆制造方法及用该方法制造的soi晶圆
CN101320684B (zh) 半导体基板的制造方法
TWI601185B (zh) A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer
JP5458525B2 (ja) Ｓｏｉウェーハの製造方法
US9082819B2 (en) Process for thinning the active silicon layer of a substrate of “silicon on insulator” (SOI) type
CN105493232B (zh) 贴合晶圆的制造方法
EP3029730B1 (en) Bonded wafer manufacturing method
JP2010045345A (ja) 貼り合わせウェーハの製造方法
CN102466577A (zh) 物理检测样品制取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant