JP4828230B2 - Soiウェーハの製造方法 - Google Patents
Soiウェーハの製造方法 Download PDFInfo
- Publication number
- JP4828230B2 JP4828230B2 JP2005517519A JP2005517519A JP4828230B2 JP 4828230 B2 JP4828230 B2 JP 4828230B2 JP 2005517519 A JP2005517519 A JP 2005517519A JP 2005517519 A JP2005517519 A JP 2005517519A JP 4828230 B2 JP4828230 B2 JP 4828230B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- layer
- active layer
- soi
- oxygen ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/974—Substrate surface preparation
Description
本願は、2004年1月30日に出願された特願2004−24851号に対し優先権を主張し、その内容をここに援用する。
また、活性層用ウェーハに注入される酸素イオンの注入加速電圧、ドーズ量は限定されない。これらの条件は、SOI層の目標膜厚により適宜選択される。貼り合わせウェーハの活性層用ウェーハの研削は機械式の加工で実施される。この研削により酸素イオン注入層の表面側に活性層用ウェーハの一部を残す。残される活性層用ウェーハの一部の膜厚は限定されない。
エッチングでは、アルカリ性エッチング液を使用する。
酸化処理は、例えば酸化性雰囲気で行う。その処理温度は限定されない。例えば、600℃〜1000℃の酸化性雰囲気で処理される。酸化処理される酸化膜の厚さも限定されない。
この後の酸化膜除去は、HF液による洗浄でもよいし、または、水素ガスや、Arガス、またはHFを含むガスを使ったアニールによるエッチングを用いてもよい。
酸化膜を除去した後に、例えば、有機酸とフッ酸との混合液にSOIウェーハを浸漬して、SOIウェーハの表面に付着するパーティクルおよび金属不純物を除去する。
貼り合わせウェーハの酸素イオン注入層では、その面内において均一に酸素イオンが注入されている(注入することができる)。よって、露出した酸素イオン注入層は、面内において均一にかつ略均一の厚さに形成されている。したがって、この後、酸化処理により酸素イオン注入層の露出面に所定厚さの酸化膜を形成する。そして、この酸化膜を除去することにより、酸素イオン注入層も同時に除去される。この結果、SOI層を薄膜化できるとともに、その膜厚を均一化することができる。
この場合、酸素イオン注入領域より浅いウェーハ表層部分はSOI層になる。このため、注入時の注入損傷を抑制するために注入時の基板温度を400〜600℃に加熱する必要がある。しかしながら本発明では、表層部分は研磨またはエッチングされるため、注入損傷を考慮する必要がなく基板温度制御は不要となる。
次に貼り合せ面の結合を強化するために1100℃以上の高温で熱処理を行う。この際の雰囲気は、還元雰囲気、酸化性雰囲気に限定されない。この熱処理により注入酸素層がSiO2層となり、より研磨ストップに適した層となる。
この後、酸素イオン注入層までを研磨してイオン注入層を露出させる。これにより、SOI層を薄膜化するとともに、その厚さを均一化することができる。
研磨剤としては、砥粒(例えばシリカ)濃度が1重量%以下の砥粒を含むアルカリ性溶液を使用する。アルカリ性溶液としては、無機アルカリ溶液(KOH、NaOH等)、有機アルカリ溶液またはこれらの混合溶液などがある。
研磨剤は、砥粒濃度が1重量%以下である。よって、砥粒による機械的な研磨作用がほとんどなく、化学的な研磨作用を有する。
アルカリ性溶液による化学的な研磨作用により、SOIウェーハの表面側の活性層用ウェーハの一部(Si層)が研磨される。アルカリ性溶液は、Si/SiO2 のエッチングレート比が高い。このため、活性層用ウェーハの一部であるSi層を効率よく研磨することができる。
この後、Si層が研磨されて、酸素イオン注入層が露出する。酸素イオン注入層には、アルカリ性溶液による化学的な研磨が作用しない。このため、酸素イオン注入層は、ほとんど研磨されない。この結果、酸素イオン注入層を均一に露出させることができる。
アルカリ性エッチング液は、例えば、KOHが使用される。
また、スマートカット法のSOIウェーハにおいても、酸素イオンを注入することによりSOI層の薄膜化および均一化が可能となる。
11、111 SOIウェーハ
12、112 酸化膜(BOX層)
13、113 酸素イオン注入層
15、115 酸化膜
16、116 SOI層
21,121 活性層用ウェーハ
22、122 支持用ウェーハ
次に還元雰囲気中で熱処理することで、酸素注入ウェーハの表面層近傍の酸素を外方拡散により低減させる。雰囲気としてアルゴンを用い、温度1100℃以上、略2時間とする。この熱処理によって、酸素イオン注入を起因とした最終SOIウェーハでのSOI層中の酸素析出物の発生が抑制され、結晶欠陥の少ないSOIウェーハを製造することが可能となる。
Claims (4)
- 活性層用ウェーハを絶縁膜を介して支持用ウェーハに貼り合わせて貼り合わせウェーハを形成し、この後、前記活性層用ウェーハ側を薄膜化することによりSOIウェーハを製造するSOIウェーハの製造方法であって、
前記活性層用ウェーハに酸素イオンを注入して、前記活性層用ウェーハに酸素イオン注入層を形成する工程と、
前記酸素イオン注入層が形成された前記活性層用ウェーハを還元雰囲気中で熱処理することで、前記活性層用ウェーハの表面層近傍の酸素を外方拡散により低減する工程と、
前記活性層用ウェーハを前記絶縁膜を介して前記支持用ウェーハに貼り合わせて貼り合わせウェーハを形成する工程と、
前記貼り合わせウェーハを酸化性ガス雰囲気中で1100℃以上で熱処理することで、前記酸素イオン注入層の注入酸素イオンの一部を酸素析出物に変化させる工程と、
前記熱処理後の貼り合わせウェーハの前記活性層用ウェーハ部分を研削することにより、酸素イオン注入層の表面側に前記活性層用ウェーハの一部を残す工程と、
残された前記活性層用ウェーハの一部を研磨またはエッチングすることにより前記酸素イオン注入層を露出させる工程と、
前記貼り合わせウェーハを酸化処理して前記酸素イオン注入層の露出面に所定厚さの酸化膜を形成する酸化膜形成工程と、
前記酸化膜を除去する除去工程と、
を含み、
前記酸化膜形成工程および前記除去工程を順に複数回繰り返すことを特徴とするSOIウェーハの製造方法。 - 前記酸素イオン注入層を形成する工程は、酸素ドーズ量が5.0E16〜5.0E17atoms/cm2の範囲である請求項1に記載のSOIウェーハの製造方法。
- 前記酸素イオン注入層を露出させる工程は、砥粒濃度が1重量%以下の研磨剤を供給しながら前記活性層用ウェーハの一部を研磨する請求項1または請求項2に記載のSOIウェーハの製造方法。
- 前記酸素イオン注入層を露出させる工程は、アルカリ性エッチング液を使用して前記活性層用ウェーハの一部をエッチングする請求項1または請求項2に記載のSOIウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005517519A JP4828230B2 (ja) | 2004-01-30 | 2005-01-28 | Soiウェーハの製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004024851 | 2004-01-30 | ||
JP2004024851 | 2004-01-30 | ||
PCT/JP2005/001226 WO2005074033A1 (ja) | 2004-01-30 | 2005-01-28 | Soiウェーハの製造方法 |
JP2005517519A JP4828230B2 (ja) | 2004-01-30 | 2005-01-28 | Soiウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005074033A1 JPWO2005074033A1 (ja) | 2007-09-13 |
JP4828230B2 true JP4828230B2 (ja) | 2011-11-30 |
Family
ID=34823955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005517519A Active JP4828230B2 (ja) | 2004-01-30 | 2005-01-28 | Soiウェーハの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7867877B2 (ja) |
EP (1) | EP1710836A4 (ja) |
JP (1) | JP4828230B2 (ja) |
WO (1) | WO2005074033A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210156817A (ko) * | 2018-11-30 | 2021-12-27 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 무금속 soi 웨이퍼의 제조 방법 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216826A (ja) * | 2005-02-04 | 2006-08-17 | Sumco Corp | Soiウェーハの製造方法 |
CN100487885C (zh) * | 2005-07-29 | 2009-05-13 | 上海新傲科技有限公司 | 一种绝缘体上硅的制作方法 |
JP2008016534A (ja) | 2006-07-04 | 2008-01-24 | Sumco Corp | 貼り合わせウェーハの製造方法 |
JP5185284B2 (ja) * | 2006-12-26 | 2013-04-17 | ソイテック | 半導体オンインシュレータ構造体を製造する方法 |
JP5261960B2 (ja) | 2007-04-03 | 2013-08-14 | 株式会社Sumco | 半導体基板の製造方法 |
JP5499428B2 (ja) * | 2007-09-07 | 2014-05-21 | 株式会社Sumco | 貼り合わせウェーハの製造方法 |
US8101501B2 (en) * | 2007-10-10 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
EP2075830A3 (en) * | 2007-10-11 | 2011-01-19 | Sumco Corporation | Method for producing bonded wafer |
JP2009135453A (ja) * | 2007-10-30 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置及び電子機器 |
JP2009176860A (ja) * | 2008-01-23 | 2009-08-06 | Sumco Corp | 貼り合わせウェーハの製造方法 |
US7767583B2 (en) * | 2008-03-04 | 2010-08-03 | Varian Semiconductor Equipment Associates, Inc. | Method to improve uniformity of chemical mechanical polishing planarization |
JP5365057B2 (ja) * | 2008-04-11 | 2013-12-11 | 株式会社Sumco | 貼り合わせウェーハの製造方法 |
TWI476820B (zh) * | 2008-05-02 | 2015-03-11 | Varian Semiconductor Equipment | 改良化學機械研磨平坦化之均勻度的方法 |
JP2009272471A (ja) * | 2008-05-08 | 2009-11-19 | Sumco Corp | 貼り合わせウェーハの製造方法 |
JP5524453B2 (ja) * | 2008-05-15 | 2014-06-18 | Sumco Techxiv株式会社 | シリコンウェーハのエッチング方法及びエッチング装置 |
JP5386856B2 (ja) * | 2008-06-03 | 2014-01-15 | 株式会社Sumco | 貼り合わせウェーハの製造方法 |
JP5487565B2 (ja) * | 2008-06-19 | 2014-05-07 | 株式会社Sumco | エピタキシャルウェーハおよびその製造方法 |
JP5597915B2 (ja) * | 2008-08-12 | 2014-10-01 | 株式会社Sumco | 貼り合わせウェーハの製造方法 |
JP5555995B2 (ja) * | 2008-09-12 | 2014-07-23 | 株式会社Sumco | 貼り合わせシリコンウェーハの製造方法 |
JP2010135538A (ja) * | 2008-12-04 | 2010-06-17 | Sumco Corp | 貼り合わせウェーハの製造方法 |
JP5470839B2 (ja) | 2008-12-25 | 2014-04-16 | 株式会社Sumco | 貼り合わせシリコンウェーハの製造方法 |
SG176602A1 (en) * | 2009-06-24 | 2012-01-30 | Semiconductor Energy Lab | Method for reprocessing semiconductor substrate and method for manufacturing soi substrate |
US8318588B2 (en) * | 2009-08-25 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
WO2011043178A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate |
US9123529B2 (en) | 2011-06-21 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
JP6107709B2 (ja) * | 2014-03-10 | 2017-04-05 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
JP6036732B2 (ja) * | 2014-03-18 | 2016-11-30 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
US20230066183A1 (en) * | 2021-08-30 | 2023-03-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of fabricating a semiconductor structure and semiconductor structure obtained therefrom |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6472533A (en) * | 1987-09-11 | 1989-03-17 | Nippon Telegraph & Telephone | Manufacture of single crystal semiconductor substrate |
JPH02228061A (ja) * | 1989-03-01 | 1990-09-11 | Nippon Telegr & Teleph Corp <Ntt> | Soi基板の製造方法 |
JPH05129258A (ja) * | 1991-11-01 | 1993-05-25 | Hitachi Ltd | 半導体ウエハの製造方法および半導体集積回路装置の製造方法 |
JPH1140512A (ja) * | 1997-07-22 | 1999-02-12 | Komatsu Denshi Kinzoku Kk | 半導体基板の製造方法 |
WO2003046993A1 (fr) * | 2001-11-29 | 2003-06-05 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquettes soi |
JP2003257900A (ja) * | 2002-03-04 | 2003-09-12 | Sumitomo Mitsubishi Silicon Corp | 半導体ウェーハの研磨方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2535596B2 (ja) | 1988-08-25 | 1996-09-18 | 株式会社東芝 | 積層構造半導体基板および半導体装置 |
JPH04115511A (ja) * | 1990-09-05 | 1992-04-16 | Fujitsu Ltd | Soi基板の製造方法 |
JPH04206766A (ja) | 1990-11-30 | 1992-07-28 | Hitachi Ltd | 半導体装置の製造方法 |
DE4210859C1 (ja) * | 1992-04-01 | 1993-06-09 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 8000 Muenchen, De | |
JPH07226433A (ja) * | 1993-12-17 | 1995-08-22 | Sony Corp | 半導体装置の製造方法 |
US20030087503A1 (en) * | 1994-03-10 | 2003-05-08 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
JP2930194B2 (ja) | 1995-08-17 | 1999-08-03 | 信越半導体株式会社 | Soiウェーハ及びその製造方法 |
JP4144047B2 (ja) | 1997-08-20 | 2008-09-03 | 株式会社デンソー | 半導体基板の製造方法 |
JPH11145074A (ja) * | 1997-11-11 | 1999-05-28 | Denso Corp | 半導体基板の製造方法 |
US6171982B1 (en) | 1997-12-26 | 2001-01-09 | Canon Kabushiki Kaisha | Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same |
JP3385972B2 (ja) * | 1998-07-10 | 2003-03-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
JP2000124092A (ja) | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ |
WO2004010505A1 (ja) | 2002-07-18 | 2004-01-29 | Shin-Etsu Handotai Co.,Ltd. | Soiウェーハおよびその製造方法 |
-
2005
- 2005-01-28 JP JP2005517519A patent/JP4828230B2/ja active Active
- 2005-01-28 US US10/587,725 patent/US7867877B2/en active Active
- 2005-01-28 EP EP05709452A patent/EP1710836A4/en not_active Ceased
- 2005-01-28 WO PCT/JP2005/001226 patent/WO2005074033A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6472533A (en) * | 1987-09-11 | 1989-03-17 | Nippon Telegraph & Telephone | Manufacture of single crystal semiconductor substrate |
JPH02228061A (ja) * | 1989-03-01 | 1990-09-11 | Nippon Telegr & Teleph Corp <Ntt> | Soi基板の製造方法 |
JPH05129258A (ja) * | 1991-11-01 | 1993-05-25 | Hitachi Ltd | 半導体ウエハの製造方法および半導体集積回路装置の製造方法 |
JPH1140512A (ja) * | 1997-07-22 | 1999-02-12 | Komatsu Denshi Kinzoku Kk | 半導体基板の製造方法 |
WO2003046993A1 (fr) * | 2001-11-29 | 2003-06-05 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquettes soi |
JP2003257900A (ja) * | 2002-03-04 | 2003-09-12 | Sumitomo Mitsubishi Silicon Corp | 半導体ウェーハの研磨方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210156817A (ko) * | 2018-11-30 | 2021-12-27 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 무금속 soi 웨이퍼의 제조 방법 |
KR102407399B1 (ko) | 2018-11-30 | 2022-06-10 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 무금속 soi 웨이퍼의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2005074033A1 (ja) | 2007-09-13 |
EP1710836A4 (en) | 2010-08-18 |
US7867877B2 (en) | 2011-01-11 |
EP1710836A1 (en) | 2006-10-11 |
WO2005074033A1 (ja) | 2005-08-11 |
US20070161199A1 (en) | 2007-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4828230B2 (ja) | Soiウェーハの製造方法 | |
US7713842B2 (en) | Method for producing bonded wafer | |
EP1635396B1 (en) | Laminated semiconductor substrate and process for producing the same | |
EP3104395B1 (en) | Method for manufacturing laminated wafer | |
US8048769B2 (en) | Method for producing bonded wafer | |
JP6107709B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
KR101066315B1 (ko) | 접합 웨이퍼의 제조 방법 | |
JP5261960B2 (ja) | 半導体基板の製造方法 | |
EP3309820A1 (en) | Method of manufacturing soi wafer | |
WO2009031392A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP2010129839A (ja) | 貼り合わせウェーハの製造方法 | |
JP2008072049A (ja) | 貼り合わせウェーハの製造方法 | |
JP7251419B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
KR101032564B1 (ko) | 접합 웨이퍼의 제조 방법 | |
JP5597915B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2006013179A (ja) | Soiウェーハの製造方法 | |
JP2009111347A (ja) | 貼り合わせウェーハの製造方法 | |
JP2005197525A (ja) | Soiウェーハの作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100127 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110815 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4828230 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |