JP4828230B2 - Soiウェーハの製造方法 - Google Patents

Soiウェーハの製造方法 Download PDF

Info

Publication number
JP4828230B2
JP4828230B2 JP2005517519A JP2005517519A JP4828230B2 JP 4828230 B2 JP4828230 B2 JP 4828230B2 JP 2005517519 A JP2005517519 A JP 2005517519A JP 2005517519 A JP2005517519 A JP 2005517519A JP 4828230 B2 JP4828230 B2 JP 4828230B2
Authority
JP
Japan
Prior art keywords
wafer
layer
active layer
soi
oxygen ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005517519A
Other languages
English (en)
Other versions
JPWO2005074033A1 (ja
Inventor
悦郎 森田
昭彦 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2005517519A priority Critical patent/JP4828230B2/ja
Publication of JPWO2005074033A1 publication Critical patent/JPWO2005074033A1/ja
Application granted granted Critical
Publication of JP4828230B2 publication Critical patent/JP4828230B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/974Substrate surface preparation

Description

本発明は、SOI(Silicon On Insulator)ウェーハの製造方法、詳しくは貼り合わせ法によるSOIウェーハの製造方法に関する。
本願は、2004年1月30日に出願された特願2004−24851号に対し優先権を主張し、その内容をここに援用する。
SOIウェーハは、従来のシリコンウェーハに比べ、素子間の分離、素子と基板間の寄生容量の低減、3次元構造が可能といった優越性があり、高速・低消費電力のLSIに使用されている。SOIウェーハの製造方法には、酸化膜を形成し二枚のシリコンウェーハを結合させたのち研削、研磨してSOI層を形成する貼り合わせ法がある。また、この貼り合わせ法には、スマートカット法(登録商標)が含まれている。
また、上記SOIウェーハの製造方法において、近年SOI層の薄膜化および膜厚の均一化が求められている。現状スマートカットの薄膜化にはCMP(Chemical Mechanical Polishing)が使われているが、ウェーハ全面を高精度に均一に研磨することが困難なため要求に対応できない。SOI層の薄膜化・均一化技術として、例えば特許文献1に記載のものが提案されている。すなわち、支持ウェーハに酸化膜を形成する一方、活性層用ウェーハ表面に熱拡散法やイオン注入法でボロンなどの高濃度不純物層を形成し、これらを貼り合わせる。次いで、活性層用ウェーハ側を研削し、研削にて残ったシリコン部分をエッチングして高濃度不純物層を露出させる。さらに、高濃度不純物層を酸化し、この酸化膜をHF液で除去することにより、SOIウェーハを作製する方法である。
また、特許文献2には、以下の技術が提案されている。すなわち、スマートカット法によるSOIウェーハの作製にあって、まず剥離後のウェーハ表面を酸化処理して酸化膜を形成する。そして、HF水溶液を用いてこの酸化膜を除去する。この後、水素を含む還元性雰囲気下で熱処理して、その表面を平坦化する方法である。
通常、SOIの薄膜化に際しては、面内の膜厚の均一性が5〜10%以下であることが求められる。これを満たさないと、SOI層に形成するトランジスタの電気的特性(例えばスイッチング時間のばらつき)に大きな影響を与えてしまう。
しかしながら、上記特許文献1に記載の技術では、研削面に残るシリコンをエッチングする場合、そのエッチング液のSiに対するエッチングレートと高濃度不純物層に対するそれとの差が大きくない。したがって、研削後のSi面をエッチングすると、高濃度不純物層をもエッチングすることがあり、その高濃度不純物層の面内での厚さ均一性は得らない。よって、SOI層の膜厚については面内での均一性を保持できないこととなる。
また、特許文献2に記載の技術では、水素ガスのエッチング効果を利用して平坦化処理を行う。しかしながら、この水素アニールまたはアルゴンガスアニールに際しては、縦型炉を使用するため、ガス流の不均一性のため、そのSOIウェーハの中心と外周端部とではガスによるエッチングレートの制御が難しい。このため、エッチングムラが生じやすくなり、このエッチングムラにより、SOI層の膜厚が不均一となる。
特開平9−116125号公報 特開2000−124092号公報
そこで、この発明は、SOIウェーハにおいて、薄膜のSOI層でのその厚さの面内均一性を達成することができるSOIウェーハの製造方法を提供することを目的とする。
この目的を達成するため、本発明は、活性層用ウェーハを絶縁膜を介して支持用ウェーハに貼り合わせて貼り合わせウェーハを形成し、この後、活性層用ウェーハ側を薄膜化することによりSOIウェーハを製造するSOIウェーハの製造方法であって、活性層用ウェーハに酸素イオンを注入して、活性層用ウェーハに酸素イオン注入層を形成する工程と、次に還元雰囲気中で熱処理することで、酸素注入ウェーハの表面層近傍の酸素を外方拡散により低減する工程と、次いで、活性層用ウェーハを絶縁膜を介して支持用ウェーハに貼り合わせて貼り合わせウェーハを形成する工程と、次に、貼り合わせウェーハの活性層用ウェーハ部分を研削することにより、酸素イオン注入層の表面側に活性層用ウェーハの一部を残す工程と、この後、残された活性層用ウェーハの一部を研磨またはエッチングすることにより酸素イオン注入層を露出させる工程と、次いで、貼り合わせウェーハを酸化処理して酸素イオン注入層の露出面に所定厚さの酸化膜を形成する工程と、この後、この酸化膜を除去する工程とを含むSOIウェーハの製造方法である。
活性層用ウェーハと支持用ウェーハとの間に形成される絶縁膜(例えば酸化膜)の厚さは限定されない。
また、活性層用ウェーハに注入される酸素イオンの注入加速電圧、ドーズ量は限定されない。これらの条件は、SOI層の目標膜厚により適宜選択される。貼り合わせウェーハの活性層用ウェーハの研削は機械式の加工で実施される。この研削により酸素イオン注入層の表面側に活性層用ウェーハの一部を残す。残される活性層用ウェーハの一部の膜厚は限定されない。
エッチングでは、アルカリ性エッチング液を使用する。
酸化処理は、例えば酸化性雰囲気で行う。その処理温度は限定されない。例えば、600℃〜1000℃の酸化性雰囲気で処理される。酸化処理される酸化膜の厚さも限定されない。
この後の酸化膜除去は、HF液による洗浄でもよいし、または、水素ガスや、Arガス、またはHFを含むガスを使ったアニールによるエッチングを用いてもよい。
酸化膜を除去した後に、例えば、有機酸とフッ酸との混合液にSOIウェーハを浸漬して、SOIウェーハの表面に付着するパーティクルおよび金属不純物を除去する。
このSOIウェーハの製造方法にあっては、活性層用ウェーハの所定深さ位置に酸素イオン注入層を形成する。次いで、活性層用ウェーハを絶縁膜を介して支持用ウェーハに貼り合わせて貼り合わせウェーハを形成する。この後、貼り合わせウェーハの活性層用ウェーハ部分を研削することにより、酸素イオン注入層の表面側に活性層用ウェーハの一部(膜厚略5μm)を残す。そして、残された活性層用ウェーハの一部のみを研磨する。または、アルカリエッチング液でエッチングする。これにより、酸素イオン注入層が露出する。
貼り合わせウェーハの酸素イオン注入層では、その面内において均一に酸素イオンが注入されている(注入することができる)。よって、露出した酸素イオン注入層は、面内において均一にかつ略均一の厚さに形成されている。したがって、この後、酸化処理により酸素イオン注入層の露出面に所定厚さの酸化膜を形成する。そして、この酸化膜を除去することにより、酸素イオン注入層も同時に除去される。この結果、SOI層を薄膜化できるとともに、その膜厚を均一化することができる。
また、本発明は、活性層用ウェーハに絶縁膜を介して水素または希ガス元素をイオン注入して、この活性層用ウェーハにイオン注入層を形成し、次いで、この活性層用ウェーハを絶縁膜を介して支持用ウェーハに貼り合わせて貼り合わせウェーハを形成し、この後、この貼り合わせウェーハを熱処理して、イオン注入層を境界として貼り合わせウェーハの一部を剥離してSOIウェーハを製造するSOIウェーハの製造方法であって、剥離後のSOIウェーハの剥離面から酸素イオンを注入し、剥離面と上記絶縁膜との間に酸素イオン注入層を形成する工程と、次に、剥離面から酸素イオン注入層までの活性層用ウェーハの一部を研磨またはエッチングして酸素イオン注入層を露出させる工程と、次いで、このSOIウェーハを酸化処理して酸素イオン注入層の露出面に所定厚さの酸化膜を形成する工程と、この後、この酸化膜を除去する工程とを含むSOIウェーハの製造方法である。
この場合、酸素イオン注入領域より浅いウェーハ表層部分はSOI層になる。このため、注入時の注入損傷を抑制するために注入時の基板温度を400〜600℃に加熱する必要がある。しかしながら本発明では、表層部分は研磨またはエッチングされるため、注入損傷を考慮する必要がなく基板温度制御は不要となる。
このSOIウェーハの製造方法にあっては、まず活性層用ウェーハ(例えばシリコンウェーハに酸化膜を形成したウェーハ)にイオン注入層を形成する。次いで、この活性層用ウェーハを、絶縁膜を介して支持用ウェーハ(例えばシリコンウェーハ)に貼り合わせる。活性層用ウェーハと支持用ウェーハとが貼り合わされた結果、貼り合わせ界面に絶縁膜が介在された貼り合わせウェーハが形成される。この後、この貼り合わせウェーハを設定温度(例えば略500℃)にて熱処理する。この結果、イオン注入層を境界として貼り合わせウェーハが全面にて完全に剥離する。この後、SOIウェーハの剥離面に所定条件の酸素イオンを注入する。これにより、所定深さ位置に酸素イオン注入層が形成される。
次に貼り合せ面の結合を強化するために1100℃以上の高温で熱処理を行う。この際の雰囲気は、還元雰囲気、酸化性雰囲気に限定されない。この熱処理により注入酸素層がSiO層となり、より研磨ストップに適した層となる。
この後、酸素イオン注入層までを研磨してイオン注入層を露出させる。これにより、SOI層を薄膜化するとともに、その厚さを均一化することができる。
本発明のSOIウェーハの製造方法においては、砥粒濃度が1重量%以下の研磨剤を供給しながら、上記活性層用ウェーハの一部を研磨することが好ましい。
研磨剤としては、砥粒(例えばシリカ)濃度が1重量%以下の砥粒を含むアルカリ性溶液を使用する。アルカリ性溶液としては、無機アルカリ溶液(KOH、NaOH等)、有機アルカリ溶液またはこれらの混合溶液などがある。
このSOIウェーハの製造方法にあっては、砥粒(シリカ)濃度が1重量%以下の研磨剤を供給しながら、上記活性層用ウェーハの一部を研磨する。
研磨剤は、砥粒濃度が1重量%以下である。よって、砥粒による機械的な研磨作用がほとんどなく、化学的な研磨作用を有する。
アルカリ性溶液による化学的な研磨作用により、SOIウェーハの表面側の活性層用ウェーハの一部(Si層)が研磨される。アルカリ性溶液は、Si/SiO のエッチングレート比が高い。このため、活性層用ウェーハの一部であるSi層を効率よく研磨することができる。
この後、Si層が研磨されて、酸素イオン注入層が露出する。酸素イオン注入層には、アルカリ性溶液による化学的な研磨が作用しない。このため、酸素イオン注入層は、ほとんど研磨されない。この結果、酸素イオン注入層を均一に露出させることができる。
さらに、本発明のSOIウェーハの製造方法においては、アルカリ性エッチング液を使用して、上記活性層用ウェーハの一部をエッチングすることが好ましい。
アルカリ性エッチング液は、例えば、KOHが使用される。
このSOIウェーハの製造方法にあっては、活性層用ウェーハの一部をアルカリエッチング液を使用してエッチングする。アルカリ性エッチング液は、酸性エッチング液よりもエッチング速度が遅いが、シリコンとシリコン酸化物のエッチングレートの選択比が大きい。これにより、活性層用ウェーハの一部のみをエッチングして、酸素イオン注入層を露出させることができる。
以上の説明の通り、この発明によれば、貼り合わせ法によるSOIウェーハの製造方法において、活性層用ウェーハに酸素イオン注入層を形成する。次いで、貼り合わせウェーハが作製し、これを活性層用ウェーハの一部を残して研削する。この後、砥粒濃度が1重量%以下の研磨剤を供給しながら活性層用ウェーハの一部のみを研磨して、酸素イオン注入層を露出させる。このとき、面内に酸素イオンが均一に注入されている。この後、酸化処理して酸化膜を形成し、これを酸素イオン注入層とともに除去する。これにより、SOI層が薄膜化されるとともに、その膜厚が均一化される。
また、スマートカット法のSOIウェーハにおいても、酸素イオンを注入することによりSOI層の薄膜化および均一化が可能となる。
図1は、この発明の第一の実施形態に係る貼り合わせ法によるSOIウェーハの製造方法を示すフロー図である。 図2は、この発明の第二の実施形態に係るスマートカット法によるSOIウェーハの製造方法を示すフロー図である。
符号の説明
10、110 貼り合わせウェーハ
11、111 SOIウェーハ
12、112 酸化膜(BOX層)
13、113 酸素イオン注入層
15、115 酸化膜
16、116 SOI層
21,121 活性層用ウェーハ
22、122 支持用ウェーハ
以下、この発明の実施形態について、図面を参照して説明する。
まず、貼り合わせ法によるSOIウェーハ11の製造方法について、図1を参照して説明する。最初に、図1のAに示すように、CZ法により育成され、ボロンがドーパントとされたシリコンインゴットからスライスした直径200mmシリコンウェーハを2枚準備する。これらのシリコンウェーハのうち、一方を活性層用ウェーハ21(比抵抗1〜10Ω・cm)とし、他方を支持用ウェーハ22(比抵抗10〜20Ω・cm)とする。
次いで、図1のBに示すように、活性層用ウェーハ21を、イオン注入装置の真空チャンバの中にセットする。そして、活性層用ウェーハ21の表面から加速電圧=170keV、ドーズ量=5.0E16〜5.0E17atoms/cmの範囲、より好ましくはドーズ量=1.0E17〜3.0E17atoms/cmの条件で酸素イオンを注入する。酸素イオンは、活性層用ウェーハ21の表面から所定深さの位置まで注入される。この結果、活性層用ウェーハ21の表面より約3000Åの深さ位置に酸素イオン注入層13が形成される。
次に還元雰囲気中で熱処理することで、酸素注入ウェーハの表面層近傍の酸素を外方拡散により低減させる。雰囲気としてアルゴンを用い、温度1100℃以上、略2時間とする。この熱処理によって、酸素イオン注入を起因とした最終SOIウェーハでのSOI層中の酸素析出物の発生が抑制され、結晶欠陥の少ないSOIウェーハを製造することが可能となる。
この後、図1のCに示すように、活性層用ウェーハ21となるシリコンウェーハの表面に酸化膜(BOX層)12を形成する。酸化膜12の形成は、酸化炉内にシリコンウェーハを装入し、これを4時間、温度1000℃で加熱することにより行われる。このとき、形成される酸化膜12の厚さは1500Åである。なお、この工程は上記酸素イオン注入工程の前に行ってもよい。
次に、図1のDに示すように、活性層用ウェーハ21を、酸素イオンが注入された面(酸化膜12表面)を貼り合わせ面として、支持用ウェーハ22に貼り合わせる。この結果、図1のEに示すように、貼り合わせ界面に絶縁膜(酸化膜12)が介在された貼り合わせウェーハ10が形成される。
この後、貼り合わせウェーハ10について、その活性層用ウェーハ21と、支持用ウェーハ22とを強固に結合するための貼り合わせ熱処理を行う。熱処理の条件は、酸化性ガス雰囲気中で1100℃以上、略2時間とする。以上の熱処理を施すことで、注入酸素イオンの一部は酸素析出物(SiO2 )に変化し、その後研磨またはエッチングの選択性を高めることができる。
次に、図1のFに示すように、研削装置を用いて貼り合わせウェーハ10の活性層用ウェーハ21をその表面(貼り合わせ面とは反対側の面)から所定の厚さ分だけ研削する。そして、酸素イオン注入層13の表面側に活性層用ウェーハ21の一部(膜厚略5μm)を残す。
そして、図1のGに示すように、砥粒(シリカ)濃度が1重量%以下の砥粒を含む研磨剤を供給しながら、一般の研磨装置を使用して(図示せず)研削された貼り合わせウェーハ10の表面を研磨する。研磨剤としては、砥粒濃度が1重量%以下であるアルカリ性溶液を使用する。アルカリ性溶液は、有機アルカリ溶液でありアミンを主成分としたもの(例えば、ピペラジン、エチレンジアミン等)を使用する。
アルカリ性溶液による化学的な研磨作用により、活性層用ウェーハ21の一部(Si層)が研磨される。アルカリ性溶液は、SiとSiOとのエッチングレート比が高い。このため、活性層用ウェーハ21の一部であるSi層を効率よく研磨することができる。
この後、Siが研磨されて、酸素イオン注入層13が露出する。酸素イオン注入層13は、アルカリ性溶液による化学的な研磨が作用せずにほとんど研磨されない。なお、酸素イオン注入層13は、SOIウェーハ11の面内に均一に形成されている。この結果、面内に均一に形成された酸素イオン注入層13が露出する。
または、アルカリ性エッチング液を使用して、活性層用ウェーハ21の一部をエッチングすることも可能である。具体的には、KOHを純水(DIW)に溶かしたアルカリ性エッチング液(液温85℃)に、研削後の貼り合わせウェーハ10を浸積する。なお、アルカリ性エッチング液は10重量%のKOHを含んでいる。また、このエッチング液中には0.1重量%の過酸化水素(H)が添加されている。これにより、Si/SiO のエッチングレート比が300以上となり、酸化膜(SiO )は溶損しにくい。したがって、このアルカリ性エッチング液を使用してエッチングすると、上記研削で残った活性層用ウェーハ21の一部が除去される。そして、酸素イオン注入層13の表面が露出する。
そして、この後、図1のHに示すように、貼り合わせウェーハ10について、酸化性雰囲気中で、温度を950℃、0.5時間のウェット酸化処理を行う。この結果、酸素イオン注入層13の露出面に所定厚さの酸化膜15が形成される。
次に、図1のIに示すように、この酸化膜15を例えばHFエッチング(HF液組成10%、温度20℃)により除去する。これにより、酸化膜除去後露出したSOI層16の厚さが面内にて均一化され、かつ薄膜化される。
上記一連の工程(酸化処理およびHFエッチング)は、複数回行ってもよい。これにより、平坦化された粗さを維持したままで、SOI層16の薄膜化がより可能である。すなわち、SOI層16の取り代が大きい場合は、酸化処理して酸化膜15を形成した後、例えばHFエッチングにより酸化膜15を除去する工程を繰り返すことにより、SOI層16がより薄膜化される。
次に、貼り合わせウェーハ10を以下の処理により洗浄する。まず、オゾン濃度が5ppmの溶存オゾン水溶液に、次に、純水に対して有機酸としてクエン酸を0.06重量%混合した水溶液に、そして、フッ酸を0.05重量%添加した水溶液に、この後、純水に対して有機酸であるクエン酸を0.6重量%添加した水溶液に、最後に、オゾン濃度が5ppmの室温の溶存オゾン水溶液にそれぞれ浸漬する。時間は各5分、温度は室温である。これにより、貼り合わせウェーハ10の表面から金属不純物またはパーティクルが除去される。洗浄後、アルゴンガス雰囲気中で温度1200℃、1時間保持して熱処理をする。以上の工程により、SOIウェーハ11を完成させる。
以上の結果、酸素イオン注入層13は、活性層用ウェーハ21の面内に均一にかつ均一深さでイオン注入されて形成されている。そして、酸素イオン注入層13を露出させるまで研磨する。この後、酸化処理をして酸化膜15を形成し、これを酸素イオン注入層13とともに除去すれば、SOI層16が薄膜化されるととともに、膜厚を均一化することができる。このようにして形成されたSOI層16の膜厚は200Åから700Åでコントロールできる。それぞれの膜厚で面内の膜厚分布のばらつきは、5%以内となる。
次に、本発明の第二の実施形態として、スマートカット法によるSOIウェーハ111の製造方法について、図2を参照して説明する。
まず、図2のAに示すように、CZ法により育成され、ボロンがドーパントとされたシリコンインゴットからスライスした200mmシリコンウェーハを2枚準備する。これらのシリコンウェーハを、一方を活性層用ウェーハ121として、他方を支持用ウェーハ122とする。
そして、図2のBに示すように、活性層用ウェーハ121となるシリコンウェーハの表面に酸化膜112を形成する。酸化膜112の形成は、酸化炉内にシリコンウェーハを装入し、これを4時間、温度1000℃に加熱することにより行われる。このとき、形成される酸化膜112の厚さは1500Åである。
次に、酸化膜112が形成された活性層用ウェーハ121を、イオン注入装置の真空チャンバの中にセットする。そして、図2のCに示すように、活性層用ウェーハ121の表面より酸化膜112を介して加速電圧=50keV、ドーズ量=5.0E17atoms/cm の水素イオンを注入する。水素イオンは、活性層用ウェーハ121の表面から所定深さの位置まで注入される。この結果、活性層用ウェーハ121の所定深さ位置(約4500Å)に水素イオン注入層114が形成される。
次に、図2のDに示すように、水素イオンが注入された活性層用ウェーハ121を、そのイオンが注入された面(酸化膜112表面)を貼り合わせ面として、支持用ウェーハ122に貼り合わせる。この結果、貼り合わせ界面に酸化膜112が介在された貼り合わせウェーハ110が形成される。
図2のEに示すように、貼り合わせウェーハ110を熱処理室において剥離熱処理を施す。このとき、熱処理室内は、温度が略500℃で窒素ガス雰囲気に30分保持される。
すると、貼り合わせウェーハ110は、水素イオン注入層114において希ガス(水素ガス)のバブルが形成され、このバブルが形成された水素イオン注入層114を境界として、貼り合わせウェーハ110の一部(活性層用ウェーハ121の一部)が剥離する。これにより、図2のFに示すように、SOIウェーハ111が形成される。
次に、図2のGに示すように、剥離後のSOIウェーハ111の剥離面117に酸素イオンを注入する。このときの注入の条件は、加速電圧=40keV、ドーズ量=5.0E16〜5.0E17atoms/cm の範囲、より好ましくはドーズ量=1.0E17〜3.0E17atoms/cmである。これによりSOIウェーハ111の剥離面117より約500Åの深さ位置(剥離面117と酸化膜112との間)に酸素イオン注入層113が形成される。
この後、SOIウェーハ111の活性層用ウェーハ121と、支持用ウェーハ122とを強固に結合するための貼り合わせ強化熱処理を行う。熱処理の条件は、Arガス雰囲気中で1100℃以上、略2時間の条件で行う。
次に、図2のHに示すように、SOIウェーハ111の表面を、砥粒濃度が1重量%以下の研磨剤を供給しながら研磨し、酸素イオン注入層113の表面を露出させる。または、アルカリ性エッチング液を使用して、活性層用ウェーハの一部をエッチングする。活性層用ウェーハの一部の研磨およびエッチングの方法は上記第一の実施形態と同じである。
そして、この後、図2のIに示すように、SOIウェーハ111について、酸化性雰囲気中で、温度を650℃、1時間のウェット酸化処理を行う。この結果、酸素イオン注入層113の露出面に所定厚さの酸化膜115が形成される。
そして、図2のJに示すように、この酸化膜115を例えばHFエッチングにより除去する。これにより、SOI層116の厚さが薄膜化され、かつ均一化される。
最後に、SOI層116の表面のパーティクル除去を行い、アルゴンガス雰囲気での熱処理を行って、SOIウェーハ111を完成させる。
スマートカット法によるSOIウェーハ111の製造方法において、本発明のSOIウェーハの製造方法により製造されたSOI層116(膜厚500Å)の均一性を確認する実験を実施した。また、酸素イオン注入の有無およびCMP研磨/研磨布による研磨(砥粒レス)の条件を変えて実験を行い比較した。この結果を表1に示す。
Figure 0004828230

この表1の結果により、通常のCMP研磨によるSOIウェーハの製造方法よりも本発明によるSOIウェーハの製造方法の方が、SOI層116の均一化が改善されていることが確認された。
以上、本発明の好ましい実施形態を説明したが、本発明はこれら実施形態に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。本発明は前述した説明によって限定されることはなく、添付のクレームの範囲によってのみ限定される。
産業上の利用の可能性
本発明のSOIウェーハの製造方法によれば、貼り合わせ法およびスマートカット法により作製されたSOIウェーハにおけるSOI層を薄膜化するとともに、その膜厚の均一化が可能となる。

Claims (4)

  1. 活性層用ウェーハを絶縁膜を介して支持用ウェーハに貼り合わせて貼り合わせウェーハを形成し、この後、前記活性層用ウェーハ側を薄膜化することによりSOIウェーハを製造するSOIウェーハの製造方法であって、
    前記活性層用ウェーハに酸素イオンを注入して、前記活性層用ウェーハに酸素イオン注入層を形成する工程と、
    前記酸素イオン注入層が形成された前記活性層用ウェーハを還元雰囲気中で熱処理することで、前記活性層用ウェーハの表面層近傍の酸素を外方拡散により低減する工程と、
    前記活性層用ウェーハを前記絶縁膜を介して前記支持用ウェーハに貼り合わせて貼り合わせウェーハを形成する工程と、
    前記貼り合わせウェーハを酸化性ガス雰囲気中で1100℃以上で熱処理することで、前記酸素イオン注入層の注入酸素イオンの一部を酸素析出物に変化させる工程と、
    前記熱処理後の貼り合わせウェーハの前記活性層用ウェーハ部分を研削することにより、酸素イオン注入層の表面側に前記活性層用ウェーハの一部を残す工程と、
    残された前記活性層用ウェーハの一部を研磨またはエッチングすることにより前記酸素イオン注入層を露出させる工程と、
    前記貼り合わせウェーハを酸化処理して前記酸素イオン注入層の露出面に所定厚さの酸化膜を形成する酸化膜形成工程と、
    前記酸化膜を除去する除去工程と、
    を含み、
    前記酸化膜形成工程および前記除去工程を順に複数回繰り返すことを特徴とするSOIウェーハの製造方法。
  2. 前記酸素イオン注入層を形成する工程は、酸素ドーズ量が5.0E16〜5.0E17atoms/cmの範囲である請求項1に記載のSOIウェーハの製造方法。
  3. 前記酸素イオン注入層を露出させる工程は、砥粒濃度が1重量%以下の研磨剤を供給しながら前記活性層用ウェーハの一部を研磨する請求項1または請求項に記載のSOIウェーハの製造方法。
  4. 前記酸素イオン注入層を露出させる工程は、アルカリ性エッチング液を使用して前記活性層用ウェーハの一部をエッチングする請求項1または請求項に記載のSOIウェーハの製造方法。
JP2005517519A 2004-01-30 2005-01-28 Soiウェーハの製造方法 Active JP4828230B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005517519A JP4828230B2 (ja) 2004-01-30 2005-01-28 Soiウェーハの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004024851 2004-01-30
JP2004024851 2004-01-30
PCT/JP2005/001226 WO2005074033A1 (ja) 2004-01-30 2005-01-28 Soiウェーハの製造方法
JP2005517519A JP4828230B2 (ja) 2004-01-30 2005-01-28 Soiウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPWO2005074033A1 JPWO2005074033A1 (ja) 2007-09-13
JP4828230B2 true JP4828230B2 (ja) 2011-11-30

Family

ID=34823955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005517519A Active JP4828230B2 (ja) 2004-01-30 2005-01-28 Soiウェーハの製造方法

Country Status (4)

Country Link
US (1) US7867877B2 (ja)
EP (1) EP1710836A4 (ja)
JP (1) JP4828230B2 (ja)
WO (1) WO2005074033A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210156817A (ko) * 2018-11-30 2021-12-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 무금속 soi 웨이퍼의 제조 방법

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Soiウェーハの製造方法
CN100487885C (zh) * 2005-07-29 2009-05-13 上海新傲科技有限公司 一种绝缘体上硅的制作方法
JP2008016534A (ja) 2006-07-04 2008-01-24 Sumco Corp 貼り合わせウェーハの製造方法
JP5185284B2 (ja) * 2006-12-26 2013-04-17 ソイテック 半導体オンインシュレータ構造体を製造する方法
JP5261960B2 (ja) 2007-04-03 2013-08-14 株式会社Sumco 半導体基板の製造方法
JP5499428B2 (ja) * 2007-09-07 2014-05-21 株式会社Sumco 貼り合わせウェーハの製造方法
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
EP2075830A3 (en) * 2007-10-11 2011-01-19 Sumco Corporation Method for producing bonded wafer
JP2009135453A (ja) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
JP2009176860A (ja) * 2008-01-23 2009-08-06 Sumco Corp 貼り合わせウェーハの製造方法
US7767583B2 (en) * 2008-03-04 2010-08-03 Varian Semiconductor Equipment Associates, Inc. Method to improve uniformity of chemical mechanical polishing planarization
JP5365057B2 (ja) * 2008-04-11 2013-12-11 株式会社Sumco 貼り合わせウェーハの製造方法
TWI476820B (zh) * 2008-05-02 2015-03-11 Varian Semiconductor Equipment 改良化學機械研磨平坦化之均勻度的方法
JP2009272471A (ja) * 2008-05-08 2009-11-19 Sumco Corp 貼り合わせウェーハの製造方法
JP5524453B2 (ja) * 2008-05-15 2014-06-18 Sumco Techxiv株式会社 シリコンウェーハのエッチング方法及びエッチング装置
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Sumco 貼り合わせウェーハの製造方法
JP5487565B2 (ja) * 2008-06-19 2014-05-07 株式会社Sumco エピタキシャルウェーハおよびその製造方法
JP5597915B2 (ja) * 2008-08-12 2014-10-01 株式会社Sumco 貼り合わせウェーハの製造方法
JP5555995B2 (ja) * 2008-09-12 2014-07-23 株式会社Sumco 貼り合わせシリコンウェーハの製造方法
JP2010135538A (ja) * 2008-12-04 2010-06-17 Sumco Corp 貼り合わせウェーハの製造方法
JP5470839B2 (ja) 2008-12-25 2014-04-16 株式会社Sumco 貼り合わせシリコンウェーハの製造方法
SG176602A1 (en) * 2009-06-24 2012-01-30 Semiconductor Energy Lab Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
WO2011043178A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP6107709B2 (ja) * 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
JP6036732B2 (ja) * 2014-03-18 2016-11-30 信越半導体株式会社 貼り合わせウェーハの製造方法
US20230066183A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company Ltd. Method of fabricating a semiconductor structure and semiconductor structure obtained therefrom

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472533A (en) * 1987-09-11 1989-03-17 Nippon Telegraph & Telephone Manufacture of single crystal semiconductor substrate
JPH02228061A (ja) * 1989-03-01 1990-09-11 Nippon Telegr & Teleph Corp <Ntt> Soi基板の製造方法
JPH05129258A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 半導体ウエハの製造方法および半導体集積回路装置の製造方法
JPH1140512A (ja) * 1997-07-22 1999-02-12 Komatsu Denshi Kinzoku Kk 半導体基板の製造方法
WO2003046993A1 (fr) * 2001-11-29 2003-06-05 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes soi
JP2003257900A (ja) * 2002-03-04 2003-09-12 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの研磨方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2535596B2 (ja) 1988-08-25 1996-09-18 株式会社東芝 積層構造半導体基板および半導体装置
JPH04115511A (ja) * 1990-09-05 1992-04-16 Fujitsu Ltd Soi基板の製造方法
JPH04206766A (ja) 1990-11-30 1992-07-28 Hitachi Ltd 半導体装置の製造方法
DE4210859C1 (ja) * 1992-04-01 1993-06-09 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 8000 Muenchen, De
JPH07226433A (ja) * 1993-12-17 1995-08-22 Sony Corp 半導体装置の製造方法
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JP2930194B2 (ja) 1995-08-17 1999-08-03 信越半導体株式会社 Soiウェーハ及びその製造方法
JP4144047B2 (ja) 1997-08-20 2008-09-03 株式会社デンソー 半導体基板の製造方法
JPH11145074A (ja) * 1997-11-11 1999-05-28 Denso Corp 半導体基板の製造方法
US6171982B1 (en) 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
WO2004010505A1 (ja) 2002-07-18 2004-01-29 Shin-Etsu Handotai Co.,Ltd. Soiウェーハおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472533A (en) * 1987-09-11 1989-03-17 Nippon Telegraph & Telephone Manufacture of single crystal semiconductor substrate
JPH02228061A (ja) * 1989-03-01 1990-09-11 Nippon Telegr & Teleph Corp <Ntt> Soi基板の製造方法
JPH05129258A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 半導体ウエハの製造方法および半導体集積回路装置の製造方法
JPH1140512A (ja) * 1997-07-22 1999-02-12 Komatsu Denshi Kinzoku Kk 半導体基板の製造方法
WO2003046993A1 (fr) * 2001-11-29 2003-06-05 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes soi
JP2003257900A (ja) * 2002-03-04 2003-09-12 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの研磨方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210156817A (ko) * 2018-11-30 2021-12-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 무금속 soi 웨이퍼의 제조 방법
KR102407399B1 (ko) 2018-11-30 2022-06-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 무금속 soi 웨이퍼의 제조 방법

Also Published As

Publication number Publication date
JPWO2005074033A1 (ja) 2007-09-13
EP1710836A4 (en) 2010-08-18
US7867877B2 (en) 2011-01-11
EP1710836A1 (en) 2006-10-11
WO2005074033A1 (ja) 2005-08-11
US20070161199A1 (en) 2007-07-12

Similar Documents

Publication Publication Date Title
JP4828230B2 (ja) Soiウェーハの製造方法
US7713842B2 (en) Method for producing bonded wafer
EP1635396B1 (en) Laminated semiconductor substrate and process for producing the same
EP3104395B1 (en) Method for manufacturing laminated wafer
US8048769B2 (en) Method for producing bonded wafer
JP6107709B2 (ja) 貼り合わせsoiウェーハの製造方法
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
JP5261960B2 (ja) 半導体基板の製造方法
EP3309820A1 (en) Method of manufacturing soi wafer
WO2009031392A1 (ja) 貼り合わせウェーハの製造方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
JP2008072049A (ja) 貼り合わせウェーハの製造方法
JP7251419B2 (ja) 貼り合わせsoiウェーハの製造方法
KR101032564B1 (ko) 접합 웨이퍼의 제조 방법
JP5597915B2 (ja) 貼り合わせウェーハの製造方法
JP2006013179A (ja) Soiウェーハの製造方法
JP2009111347A (ja) 貼り合わせウェーハの製造方法
JP2005197525A (ja) Soiウェーハの作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091218

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100127

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110815

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4828230

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250