JP2535596B2

JP2535596B2 - 積層構造半導体基板および半導体装置

Info

Publication number: JP2535596B2
Application number: JP63211383A
Authority: JP
Inventors: 正信荻野
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1988-08-25
Filing date: 1988-08-25
Publication date: 1996-09-18
Anticipated expiration: 2011-09-18
Also published as: JPH0258873A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、半導体基板に関するもので、特に２枚以
上の半導体基板を誘電体を介在させ、接着した積層構造
半導体基板に関する。

（従来技術）近年、２枚以上の異なる半導体基板、特にシリコン半
導体基板同士を直接接着する接着技術が発達している。
この２枚以上の異なる半導体基板同士を直接接着する技
術としては、接着する半導体基板の接着面を鏡面研磨
し、この接着面同士を接着材を用いずに貼り合わせて熱
処理して接着するという方法等がある。

第８図に、第１の従来例として、２枚の異なる半導体
基板を誘電体を介在させ接着した積層構造半導体基板
（接着ウェーハ）を用いて形成した、IPD（Intelligent
Power Device）素子断面図を示す。

第８図において、第１のシリコン半導体基板１と、第
２のシリコン半導体基板５′を用意し、まず、第１のシ
リコン半導体基板１の鏡面研磨した面に、例えばAs（ヒ
素）をイオン注入し、次に熱酸化により熱酸化膜10を形
成する。この時の熱により、前記のイオン注入されたイ
オンは所定の深さに熱拡散され，N⁺型拡散層２を形成す
る。

次に、第２のシリコン半導体基板５′の鏡面研磨した
面に、熱酸化膜４を成長させる。そして、この第２のシ
リコン半導体基板５′の上に、前記第１のシリコン半導
体基板１を反転させ第１および第２のシリコン半導体基
板１、５′の鏡面研磨した面が対向するようにして乗
せ、温度1100℃、O₂雰囲気中で熱処理し、第１および第
２のシリコン半導体基板１、５′同士を接着し、所定の
厚さまで半導体基板１を研磨する。

次に、接着された第１および第２のシリコン半導体基
板において、上層に配置された第１のシリコン半導体基
板１上にホトレジストを堆積し、パワートランジスタ領
域パターンを形成する。そしてこのパワートランジスタ
を下層の第２のシリコン半導体基板５′に届くようにエ
ッチング除去し、新たにＮ型のシリコン層16を気相成長
させ、再度、所定の厚さまで研磨する。

次に、再度ホトレジストを堆積し、素子絶縁分離領域
パターンを形成し、下層の第２のシリコン半導体基板
５′に届くように、素子分離絶縁領域用の孔を開孔し、
その孔の側面を酸化させ、酸化膜６′を形成し、次にそ
の孔のポリシリコン層３′を堆積する。

前記ホトレジストを除去し、再度ホトレジストを堆積
し、Ｐ型領域パターンを形成する。そしてＰ型形成領域
に例えばＢ（ホウ素）をイオン注入する。次に、前記ホ
トレジストを除去し、今度は、Ｎ型領域パターンを形成
し、このＮ型形成領域に例えばAs（ヒ素）を高濃度でイ
オン注入し、熱拡散させ、Ｐ型領域８、８′および、N⁺
型領域９、13、13′を形成する。次に、再度ホトレジス
トを用いて、P⁺型領域パターンを形成し、このP⁺型領域
に例えばＢ（ホウ素）を高濃度でイオン注入し、熱拡散
させ、P⁺型高濃度拡散層15を形成する。次に、全面にゲ
ート酸化膜を形成し、その上にポリシリコンを全面に堆
積し、所定の電極パターンにパターニングし、ゲート電
極ができる。次に、層間絶縁膜を全面に堆積し、コンタ
クト孔を開孔し、所定の配線を施すことにより、IPD（I
ntelligent Power Device）が製造される。

次に、第９図は、第２の従来例として、２枚の異なる
半導体基板を誘電体を介在させ接着した積層構造半導体
基板（接着ウェーハ）を用いて形成した、ダイオードの
断面図を示す。

第９図において、第１のシリコン半導体基板１と、第
２のシリコン半導体基板５を用意し、まず第１のシリコ
ン半導体基板１の鏡面研磨した面に、例えばAs（ヒ素）
をイオン注入し、所定の深さに拡散させ、高濃度N⁺型拡
散層２を形成する。

次に、第２のシリコン半導体基板５の鏡面研磨した面
に、熱酸化膜４を成長させる。そして、この第２のシリ
コン半導体基板５の上に、前記の第１のシリコン半導体
基板１を反転させ、第１および第２のシリコン半導体基
板１、５の鏡面研磨した面が対向するようにして乗せ、
温度1100℃、O₂雰囲気中で熱処理し、第１および第２の
シリコン半導体基板１、５同士を接着し、次に、シリコ
ン半導体基板１側を所定の厚さに研磨する。

次に、接着された第１および第２の半導体基板におい
て、上層に配置された第１のシリコン半導体基板１上に
熱酸化により、熱酸化膜６を形成し、ホトレジストを用
いて、カソード電極取出し領域の酸化膜を除去し、例え
ばAs（ヒ素）をイオン注入し、熱拡散させ、カソード電
極取出し用の高濃度N⁺型拡散層９を高濃度N⁺型拡散層２
に接するように形成する。次に、前記ホトレジストを除
去し、新たなホトレジストにより、アノード電極取出し
領域の酸化膜を除去し、例えばＢ（ホウ素）をイオン注
入し、熱拡散させることにより、アノード電極取出し用
の高濃度P⁺型拡散層８を形成する。次に、ホトレジスト
を除去した後、Ｐ（りん）を含んだポリシリコンを全面
に堆積、パターニングすることにより、アノード、カソ
ードの電極７が形成され、ダイオードが製造される。

従来、このような積層構造半導体基板（接着ウェー
ハ）を用いて形成した半導体装置において、半導体基板
同士の接着技術が発達したとは言え、この接着技術が実
用化して間もないことから、半導体装置の製造工程中の
汚染に対する配慮は何ら為されておらず、この製造工程
中の汚染が原因によって、即ち、半導体基板中に汚染原
子が入込むことにより、この半導体基板に形成される半
導体装置のPN接合のリーク電流が大きい、あるいは少数
キャリアのライフタイムが小さい等の欠点があった。

（発明が解決しようとする課題）この発明は、上記のような点に鑑みて為されたもの
で、その目的は、半導体より成る層に汚染が少なくなる
積層構造半導体基板と、この基板が用いられた半導体装
置とを提供することにある。

［発明の構成］（課題を解決するための手段）この発明に係る積層構造半導体基板は、表面に、誘電
体層が形成された第１の半導体基板と、表面に、汚染原
子のゲッタリングの核となる多結晶半導体層が成長され
た第２の半導体基板とを具備し、前記誘電体層と前記多
結晶半導体層とが互いに接着されて成ることを特徴とし
ている。

また、前記誘電体層には少なくともリンが含まれてい
ることを特徴としている。

また、前記多結晶半導体層にリンが含まれていること
を特徴としている。

この発明に係る半導体装置は、表面に、誘電体層が形
成された第１の半導体基板と、表面に、汚染原子のゲッ
タリングの核となる多結晶半導体層が成長された第２の
半導体基板とを具備し、前記誘電体層と前記多結晶半導
体層とが互いに接着されて成る積層構造半導体基板が用
いられた半導体装置であって、前記多結晶半導体層と前
記第２の半導体基板との間に設けられた、前記第２の半
導体基板よりも高い不純物濃度を持つ、前記第２の半導
体基板と同一導電型の拡散層と、前記第２の半導体基板
内に設けられ、前記第２の半導体基板の表面から前記拡
散層に達する前記第２の半導体基板よりも高い不純物濃
度を持つ、前記第２の半導体基板と同一導電型の電極取
り出し領域とを有し、前記第２の半導体基板を半導体素
子の一つの電極として構成したことを特徴としている。

また、前記多結晶半導体層と前記拡散層との間に、第
２の誘電体層をさらに具備することを特徴としている。

（作用）上記構成を有する積層構造半導体基板では、誘電体層
と汚染原子のゲッタリングの核となる多結晶半導体層と
を接着することにより、接着面にゲッタリングの核とな
る層を得て、汚染原子が接着面が基板内部への侵入を抑
制することができる。このように接着面にゲッタリング
の核となる層を有することによって、特に半導体より成
る層に汚染が少ない積層構造半導体基板が得られる。

また、上記構成を有する半導体装置では、多結晶半導
体層と第２の半導体基板との間に、汚染原子のゲッタリ
ングの核となる多結晶半導体層とは別の第２の半導体基
板よりも高い不純物濃度を持つ拡散層と、第２の半導体
基板の表面から拡散層に達する第２の半導体基板よりも
高い不純物濃度を持つ電極取り出し領域とが設けられ
る。

（実施例）以下、第１図乃至第５図を参照して、この発明に係わ
る積層構造半導体基板を用いて形成したダイオードおよ
びその製造方法、絶縁分離型バイポーラ集積回路および
その製造方法について説明する。

（１）この発明の積層構造半導体基板を用いて形成した
第１の実施例に係わるダイオードについて第１図の断面
図を用いて説明する。

第１図において、第１のシリコン半導体基板１と、第
２のシリコン半導体基板５を用意し、まず第１のシリコ
ン半導体基板１の鏡面研磨した面に、例えばAs（ヒ素）
をイオン注入し、所定の深さに熱拡散させ、高濃度N⁺型
拡散層２を形成する。次にその上部にポリシリコン層３
を減圧CVD（Chemical Vapor Deposition）法により成長
温度650℃で、例えば2000Å成長させる。

次に、第２のシリコン半導体基板５の鏡面研磨した面
に熱酸化膜４を成長させる。そして、この第２のシリコ
ン半導体基板５の上に、前記の第１のシリコン半導体基
板１を反転させ、第１および第２のシリコン半導体基板
１、５の鏡面研磨した面が対向するようにして乗せ、温
度1100℃、O₂雰囲気中で熱処理し、第１および第２のシ
リコン半導体基板１、５同士を接着し、次に、シリコン
半導体基板１側を所定の厚さに研磨する。

次に、接着された第１および第２の半導体基板におい
て、上層に配置された第１のシリコン半導体基板１上に
熱酸化により、熱酸化膜６を形成し、ホトレジストを用
い、カソード電極取出し領域の酸化膜を除去し、例えば
As（ヒ素）をイオン注入し、熱拡散させ、カソード電極
取出し用の高濃度N⁺型拡散層９を高濃度N⁺型拡散層２に
接するように形成する。次に、前記ホトレジストを除去
し、新たなホトレジストにより、アノード電極取出し領
域の酸化膜を除去し、例えばＢ（ホウ素）をイオン注入
し、熱拡散させることにより、アノード電極取出し用の
高濃度P⁺型拡散層８を形成する。次に、ホトレジストを
除去した後、Ｐ（リン）を含んだポリシリコンを全面に
堆積し、パターニングすることにより、アノード、カソ
ードの電極が形成され、この発明の積層構造半導体基板
を用いて形成した第１の実施例に係わるダイオードが製
造される。

このような構成のダイオードによると、２枚の異なる
第１および第２のシリコン半導体基板1,5の間に介在し
ている誘電体である熱酸化膜４に隣接したポリシリコン
層３が、半導体装置を形成する際の汚染原子のゲッタリ
ングの核となり、このポリシリコン層３の結晶欠陥等に
この汚染原子をトラップしてしまうため、第１および第
２のシリコン半導体基板１、５中の汚染原子の数は、大
幅に減少し、高性能、高信頼性のダイオードが提供でき
る。

（２）この発明の積層構造半導体基板を用いて形成した
第２の実施例に係わるダイオードについて第２図の断面
図を用いて説明する。

第２図において、第１のシリコン半導体基板１と、第
２のシリコン半導体基板５を用意し、まず第１のシリコ
ン半導体基板１の鏡面研磨した面に、例えばAs（ヒ素）
をイオン注入する。その後、熱酸化により熱酸化膜10を
形成し、この時の熱により、前記イオン注入したAs（ヒ
素）イオンが所定深さに拡散され、高濃度N⁺型拡散層２
が形成される。次にその上部に、ポリシリコン層３を減
圧CVD（Chemical Vapor Deposition）法により、成長温
度650℃で、例えば2000Å成長させる。

次に、第２のシリコン半導体基板５の鏡面研磨した面
に熱酸化膜４を成長させる。そして、この第２のシリコ
ン半導体基板５の上に、前記の第１のシリコン半導体基
板１を反転させ、第１および第２のシリコン半導体基板
１、５の鏡面研磨した面が対抗するようにして乗せ、温
度1100℃、O₂雰囲気中で熱処理し、第１および第２のシ
リコン半導体基板１、５同士を接着し、次に、シリコン
半導体基板１側を所定の厚さに研磨する。

次に、接着された第１および第２のシリコン半導体基
板において、上層に配置された第１のシリコン半導体基
板１上に熱酸化により、熱酸化膜６を形成し、ホトレジ
ストを用いて、カソード電極取出し領域の酸化膜を除去
し、例えばAs（ヒ素）をイオン注入し、熱拡散させ、カ
ソード電極取出し用の高濃度N⁺型拡散層９を高濃度N⁺型
拡散層２に接するように形成する。次に、前記ホトレジ
ストを除去し、新たなホトレジストにより、アノード電
極取出し領域の酸化膜を除去し、例えばＢ（ホウ素）を
イオン注入し、熱拡散させることにより、アノード電極
取出し用の高濃度P⁺型拡散層８を形成する。次に、ホト
レジストを除去した後、Ｐ（リン）を含んだポリシリコ
ンを全面に堆積し、パターニングすることにより、アノ
ード、カソードの電極が形成され、この発明の積層構造
半導体基板を用いて形成した第２の実施例に係わるダイ
オードが製造される。

このような構成のダイオードによると、２枚の異なる
第１および第２のシリコン半導体1,5の間に介在してい
る誘電体としての熱酸化膜４、10に隣接したポリシリコ
ン層３がゲッタリングの核となり、このポリシリコン層
３の結晶欠陥等にこの汚染原子をトラップしてしまうた
め、第１および第２のシリコン半導体基板１、５中の汚
染原子の数は、大幅に減少し、高性能、高信頼性のダイ
オードが提供できる。特にこの実施例では２枚の異なる
第１および第２のシリコン半導体基板１、５の間に介在
している誘電体を２層の熱酸化膜４、10としたことで、
上層と、下層のシリコン半導体基板１、５間の絶縁能力
が向上される。

（３）この発明の積層構造半導体基板を用いて形成した
第３の実施例に係わるダイオードについて第３図の断面
図を用いて説明する。

第３図において、第１のシリコン基板１と、第２のシ
リコン基板５を用意し、まず第１のシリコン半導体基板
１の鏡面研磨した面に、例えばAs（ヒ素）をイオン注入
し、所定の深さに熱拡散させ、高濃度N⁺型拡散層２を形
成する。次にその上部にＰ（リン）を５×10¹⁹atoms/cm
³含ませたポリシリコン層11を成長させる。

次に、第２のシリコン半導体基板５の鏡面研磨した面
に熱酸化膜４を成長させる。そして、この第２のシリコ
ン半導体基板５の上に、前記の第１のシリコン半導体基
板１を反転させ、第１および第２のシリコン半導体基板
１、５の鏡面研磨した面が対向するようにして乗せ、温
度1100℃、O₂雰囲気中で、熱処理し、第１および第２の
シリコン半導体基板１、５同士を接着し、次に、シリコ
ン半導体基板１側を所定の厚さに研磨する。

次に、接着された第１および第２の半導体基板１、５
において、上層に配置された第１のシリコン半導体基板
１上に熱酸化により、熱酸化膜６を形成し、ホトレジス
トを用いて、カソード電極取出し領域の酸化膜を除去
し、例えばAs（ヒ素）をイオン注入し、熱拡散させ、カ
ソード電極取出し用の高濃度N⁺型拡散層９を高濃度N⁺型
拡散層２に接するように形成する。次に、前記ホトレジ
ストを除去し、新たなホトレジストにより、アノード電
極取出し領域の酸化膜を除去し、例えばＢ（ホウ素）を
イオン注入し、熱拡散させることにより、アノード電極
取出し用の高濃度P⁺型拡散層８を形成する。次に、ホト
レジストを除去した後、Ｐ（リン）を含んだポリシリコ
ンを全面に堆積し、パターニングすることにより、アノ
ード、カソードの電極７が形成され、この発明の積層構
造半導体基板を用いて形成した第３の実施例に係わるダ
イオードが製造される。

このようなダイオードによると、２枚の異なる第１お
よび第２のシリコン半導体基板１、５の間に介在してい
る誘電体である熱酸化膜４に隣接している、Ｐ（リン）
を５×10¹⁹atoms/cm³含んだポリシリコン層11が、半導
体装置を形成する際のゲッタリングの核となり、このＰ
（リン）を含むポリシリコン層11の結晶欠陥等にこの汚
染原子をトラップしてしまうため、また、Ｐ（リン）を
ポリシリコンに含ませることにより、第６図のグラフに
示すように、ゲッタリング能力は、さらに高まり、第１
および第２のシリコン半導体基板１、５中の汚染原子の
数は、一段と減少し、高性能、高信頼性のダイオードが
提供できる。

（４）この発明の積層構造半導体基板を用いて形成した
第４の実施例に係わるダイオードについて第４図の断面
図を用いて説明する。

第４図において、第１のシリコン半導体基板１と、第
２のシリコン半導体基板５を用意する。まず第１のシリ
コン半導体基板１の鏡面研磨した面に、例えばAs（ヒ
素）をイオン注入し、所定の深さに熱拡散させ、高濃度
N⁺型拡散層２を形成する。次に、その上部にポリシリコ
ン層３を減圧CVD（Chemical Vapor Deposition）法によ
り成長温度650℃で、例えば2000Å成長させる。

次に、第２のシリコン半導体基板５の鏡面研磨した面
にBPSG（ホウ素−リンシリケートガラス）膜12を成長さ
せる。そして、この第２のシリコン半導体基板５の上
に、前記の第１のシリコン半導体基板１を反転させ、第
１および第２のシリコン半導体基板１、５の鏡面研磨し
た面が対向するようにして乗せ、温度1100℃、O₂雰囲気
中で、熱処理し、第１および第２のシリコン半導体基板
１、５同士を接着する。この時、BPSG（ホウ素−リンシ
リケートガラス）の粘性流により、ポリシリコン層３の
凹凸が埋まり、接着面がより強固なものとなる。次に、
シリコン半導体基板１側を所定の厚さに研磨する。

次に、接着された第１および第２の半導体基板１、５
において、上層に配置された第１のシリコン半導体基板
１上に、熱酸化により、熱酸化膜６を形成し、ホトレジ
ストを用いて、カソード電極取出し領域の酸化膜を除去
し、例えばAs（ヒ素）をイオン注入し、熱拡散させ、カ
ソード電極取出し用の高濃度N⁺型拡散層９を高濃度N⁺型
拡散層２に接するように形成する。次に、前記ホトレジ
ストを除去し、新たなホトレジストを用いて、アノード
電極取出し領域の酸化膜を除去し、例えばＢ（ホウ素）
をイオン注入し、熱拡散させることにより、アノード電
極取出し用の高濃度P⁺型拡散層８を形成する。次に、ホ
トレジストを除去した後、Ｐ（リン）を含んだポリシリ
コンを全面に堆積し、パターニングすることにより、ア
ノード、カソードの電極７が形成され、この発明の積層
構造半導体基板を用いて形成した第４の実施例に係わる
ダイオードが製造される。

このような構成のダイオードによると、２枚の異なる
第１および第２のシリコン半導体基板１、５の間に介在
している誘電体としてのBPSG膜12に隣接したポリシリコ
ン層３が、半導体装置を形成する際の汚染原子のゲッタ
リングの核となり、このポリシリコン層３の結晶欠陥等
にこの汚染原子をトラップしてしまうため、第１および
第２のシリコン半導体基板１、５中の汚染原子の数は、
大幅に減少し、高性能、高信頼性のダイオードが提供で
き、さらに前記シリコン半導体基板の間に介在する誘電
体として、BPSG（ホウ素−リンシリケートガラス）膜12
を用いることにより、装着工程の熱処理の熱により、こ
のBPSG（ホウ素−リンシリケートガラス）膜12が粘性を
持ち、この粘性流により対面のポリシリコン層３の凹凸
を埋めるので、異なるシリコン半導体基板の接着がより
強固なものとなる。また、この誘電体層の材質として
は、BSG（ホウ素−シリケートガラス）、PSG（リン−シ
リケートガラス）を用いても同様の効果が得られる。

（５）第５の実施例として、第３の実施例で述べた２枚
の異なるシリコン半導体基板の間に介在する誘電体に隣
接するポリシリコンにＰ（リン）を含ませた例について
の変形例としての絶縁層分離型バイポーラ集積回路を第
５図の断面図を用いて説明する。

第５図において、第１のシリコン半導体基板１と、第
２のシリコン半導体基板５を用意し、まず第１のシリコ
ン半導体基板１の鏡面研磨した面に、例えばAs（ヒ素）
をイオン注入し、所定の深さに熱拡散させ、高濃度N⁺型
拡散層２を形成する。次にその上部にＰ（リン）を含ん
だポリシリコン層11を成長させる。

次に、第２のシリコン半導体基板５の鏡面研磨した面
に熱酸化膜４を成長させる。そして、この第２のシリコ
ン半導体基板５の上に、前記の第１のシリコン半導体基
板１を反転させ、第１および第２のシリコン半導体基板
１、５の鏡面研磨した面が対向する用にして乗せ、温度
1100℃、O₂雰囲気中で熱処理し、第１および第２のシリ
コン半導体基板１、５同士を接着し、次に、シリコン半
導体基板１側を所定の厚さに研磨する。

次に、接着された第１および第２の半導体基板１、５
において、上層に配置された第１のシリコン半導体基板
１上にホトレジストを堆積し、素子分離用の絶縁領域形
成パターンを作り、下層のシリコン半導体基板の熱酸化
膜４に届くように、素子分離絶縁領域用の孔を開孔す
る。次に、その孔の側面を酸化させ、酸化膜６′を形成
する。次にその孔のポリシリコン層３′を堆積する。次
に、前記のホトレジストを除去し、新たなホトレジスト
を堆積し、ベース領域パターンを形成する。そして、ベ
ース形成領域に例えばＢ（ホウ素）をイオン注入する。
次にホトレジストを除去し、再度新たなホトレジストを
堆積し、コレクタ電極取出し領域９およびエミッタ形成
パターンを作り、コレクタ電極取出し領域９およびエミ
ッタ形成領域に例えばAs（ヒ素）をイオン注入する。次
に、全面に熱酸化による熱酸化膜６を堆積する。この
時、熱酸化の熱により、前記イオン注入したイオンが所
定の深さに拡散され、ベース拡散層８、エミッタ拡散層
13およびコレクタ電極取出し領域９が形成される。次
に、これらの拡散層にコンタクト孔を開孔し、Ｐ（リ
ン）を含んだポリシリコンを全面に堆積し、パターニン
グすることにより、ベース、エミッタおよびコレクタの
各電極が形成され、この発明の積層構造半導体基板を用
いて形成した第５の実施例に係わる絶縁層分離型バイポ
ーラ集積回路が製造される。

このような構成の絶縁層分離型バイポーラ集積回路に
よると、２枚の異なる第１および第２のシリコン半導体
基板１、５の間に介在している誘電体としての熱酸化膜
４に隣接したＰ（リン）を含んだポリシリコン層11が、
半導体装置を形成する際の汚染原子のゲッタリングの核
となり、このＰ（リン）を含んだポリシリコン層11の結
晶欠陥等に汚染原子がトラップしてしまうため、第１お
よび第２のシリコン半導体基板中の汚染原子の数は、大
幅に減少し、高性能、高信頼性の絶縁層分離型バイポー
ラ集積回路が提供できる。

上記実施例により説明した基板によれば、２枚以上の
異なる半導体基板を少なくとも１つ以上の誘電体を介在
させて接着してなる積層構造半導体基板において、この
誘電体に隣接して設けられた多結晶層が、半導体装置を
製造する際の汚染原子のゲッタリングの核となり、汚染
原子をこの多結晶層の結晶欠陥等にトラップしてしまう
ため、半導体基板中の汚染原子の数が大幅に減少し、半
導体基板に形成される半導体装置の素子中の少数キャリ
アのライフタイムの向上、PN接合のリーク電流の減少、
および製造歩留りの向上により、高性能、高信頼性の半
導体装置が提供できる。

第６図は、第９図に示す従来例のPN接合のライフタイ
ムを１とした場合、第１乃至第３の実施例のPN接合のラ
イフタイムを比率で表わしたグラフである。第３の実施
例のポリシリコンにＰ（リン）を５×10¹⁹atoms/cm³含
ませた例はじめ、どの実施例においてもPN接合ライフタ
イムの格段の向上が認められる。

第７図は、第９図に示す従来例のPN接合のライフタイ
ムを１とした場合、誘電体に隣接する多結晶中のＰ（り
ん）濃度と、PN接合のライフタイムとの関係を比率で表
わしたグラフである。多結晶中に含ませるＰ（リン）の
濃度は、基本的にはいくらでも良いのだが、第７図から
分るように、実用上は、１×10¹⁹atoms/cm³以上が望ま
しい。

［発明の効果］以上説明したように、この発明によれば、半導体より
成る層に汚染が少なくなる積層構造半導体基板と、この
基板が用いられた半導体装置とを提供できる。

【図面の簡単な説明】第１図乃至第４図は、この発明に係わる積層構造半導体
基板を用いて形成したダイオードの断面図で、第５図
は、この発明に係わる積層構造半導体基板を用いて形成
した絶縁層分離型バイポーラ集積回路の断面図で、第６
図は、第１乃至第３の実施例のダイオードのライフタイ
ムと、従来構成のMOSダイオードのライフタイムとを比
率で比較したグラフで、第７図は、第３の実施例におい
て、多結晶中のＰ（りん）の濃度と、従来構成のダイオ
ードのライフタイムとを比率で比較したグラフで、第８
図は、従来の積層構造半導体基板を用いて形成したIPD
（Intellegent Power Device）の断面図で、第９図は、
従来の積層構造半導体基板を用いて形成した、ダイオー
ドの断面図である。１…第１のＮ型シリコン半導体基板、２…N⁺型拡散層、
３…ポリシリコン層、３′…ポリシリコン層、４…熱酸
化膜、５…第２のＮ型シリコン半導体基板、５′…第２
のN⁺型シリコン半導体基板、６…熱酸化膜、６′…熱酸
化膜、７…りんを含んだポリシリコンの電極、８…P⁺型
拡散層、８′…P⁺型ベース拡散層、９…N⁺型電極取出し
層、10…第１のシリコン半導体基板に形成される第２の
熱酸化膜、11…りんを含んだポリシリコン層、12…BPSG
（ホウ素−りんシリケートガラス）、13…N⁺型エミッタ
領域、13′…N⁺型ソース／ドレイン拡散層、14…ゲート
電極、15…P⁺型ソース／ドレイン拡散層、16…Ｎ型拡散
層。

Claims

(57)【特許請求の範囲】

【請求項１】表面に、誘電体層が形成された第１の半導
体基板と、表面に、汚染原子のゲッタリングの核となる多結晶半導
体層が成長された第２の半導体基板とを具備し、前記誘電体層と前記多結晶半導体層とが互いに接着され
て成ることを特徴とする積層構造半導体基板。
【請求項２】前記誘電体層に少なくともリンが含まれて
いることを特徴とする請求項１に記載の積層構造半導体
基板。
【請求項３】前記多結晶半導体層にリンが含まれている
ことを特徴とする請求項１に記載の積層構造半導体基
板。
【請求項４】表面に、誘電体層が形成された第１の半導
体基板と、表面に、汚染原子のゲッタリングの核となる多結晶半導
体層が成長された第２の半導体基板とを具備し、前記誘
電体層と前記多結晶半導体層とが互いに接着されて成る
積層構造半導体基板が用いられた半導体装置であって、前記多結晶半導体層と前記第２の半導体基板との間に設
けられた、前記第２の半導体基板よりも高い不純物濃度
を持つ、前記第２の半導体基板と同一導電型の拡散層
と、前記第２の半導体基板内に設けられ、前記第２の半
導体基板の表面から前記拡散層に達する前記第２の半導
体基板よりも高い不純物濃度を持つ、前記第２の半導体
基板と同一導電型の電極取り出し領域とを有し、前記第
２の半導体基板を半導体素子の一つの電極として構成し
たことを特徴とする半導体装置。
【請求項５】前記多結晶半導体層と前記拡散層との間
に、第２の誘電体層をさらに具備することを特徴とする
請求項（４）に記載の半導体装置。