JP2674533B2

JP2674533B2 - Ｓｏｉ基板及びこれを用いた半導体装置とその製造方法

Info

Publication number: JP2674533B2
Application number: JP6302718A
Authority: JP
Inventors: 織衛都筑
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-11-14
Filing date: 1994-11-14
Publication date: 1997-11-12
Anticipated expiration: 2012-11-12
Also published as: JPH08139180A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＳＯＩ（Ｓｉｌｉｃｏｎ
ｏｎＩｎｓｕｌａｔｏｒ）基板と、そのＳＯＩ基板
を用いた半導体装置、及びその製造方法に関する。

【０００２】

【従来の技術】ＳＯＩ基板は誘電体膜の上にシリコン層
を有するものであり、このようなＳＯＩ基板を用いて半
導体装置を構成した例として図５から図６に示すものが
ある。同図はｎｐｎ及びｐｎｐの各バイポーラトランジ
スタを同一のＳＯＩ基板に形成した例であり、その製造
工程順に断面図を示している。先ず、図５（ａ）のよう
に、ｎ型単結晶シリコン基板２１にイオン注入法により
硼素及び砒素をそれぞれ選択的に導入し、高濃度ｎ型の
埋込コレクタ層２２ａ高濃度ｐ型の埋込コレクタ層２２
ｂを形成する。次に、前記シリコン基板２１の表面を酸
化し、厚さ０．１〜１．０μｍのシリコン酸化膜２３を
形成する。

【０００３】次いで、図５（ｂ）のように、表面を鏡面
研磨した単結晶シリコン支持基板２４を前記シリコン酸
化膜２３に適宜の方法で貼り合わせ、更に９００〜１０
００℃の熱処理を加えて２枚の基板を接合する。次に、
前記シリコン基板２１を表面から研削して０．５〜１μ
ｍの厚さとし、表面を鏡面となるように研磨する。

【０００４】次に、図５（ｃ）のように、前記埋込コレ
クタ層２２ａ，２２ｂを互いに絶縁分離するために前記
シリコン基板２１に前記シリコン酸化膜２３に達する素
子分離溝２５を形成したのち、この素子分離溝２５内に
素子分離用シリコン酸化膜２６を埋設する。これによ
り、前記シリコン酸化膜２３と素子分離用シリコン酸化
膜２６とで囲まれた領域に、前記埋込コレクタ層２２
ａ，２２ｂを備えるシリコン基板の島Ｉ１１，Ｉ１２が
形成される。

【０００５】その後、図５（ｄ）のように、シリコン基
板２１の表面に厚さ０．２μｍ程度のシリコン酸化膜２
７を形成する。更に、前記高濃度ｐ型の埋込コレクタ層
を有する島部Ｉ１２において、全面に硼素をイオン注入
により導入し、熱処理してシリコン基板２１をｐ型に反
転させる。しかる上で、図６（ａ）のように、ｎ型の島
部Ｉ１１ではｐ型不純物を、ｐ型の島部Ｉ１２ではｎ型
不純物をそれぞれｎ型埋込層２２ａ、ｐ型埋込層２２ｂ
に達するまで導入してコレクタ引出層２８，２９を形成
する。

【０００６】次に、図６（ｂ）のように、ｎ型島部Ｉ１
１に硼素を、ｐ型島部Ｉ１２にリンをそれぞれイオン注
入法により選択的に導入してｐ型ベース領域３０、ｎ型
ベース領域３１を形成し、更にｐ型ベース領域３０の一
部に砒素を、ｎ型ベース領域３１の一部に硼素をそれぞ
れイオン注入法により選択的に導入してｎ型エミッタ領
域３２、ｐ型エミッタ領域３３を形成する。更に、各島
部Ｉ１１，Ｉ１２の表面のシリコン酸化膜２７に開口を
設け、この開口を覆うように電極３４を形成し、コレク
タ引き出し電極、ベース電極、エミッタ電極を形成す
る。これにより、ｎ型島部Ｉ１１にはｎｐｎ型バイポー
ラトランジスタが形成され、ｐ型島部Ｉ１２にはｐｎｐ
型バイポーラトランジスタが形成される。

【０００７】また、ＳＯＩ基板を用いたバイポーラトラ
ンジスタの他の製造方法として、図７に示すような特開
平１−１９６１６９号公報に記載されたものがある。こ
の方法は、先ず図７（ａ）のように、シリコン基板４１
の一面を鏡面に研磨し、その表面を酸化してシリコン酸
化膜４２を形成する。次いで、図７（ｂ）のように、他
のｎ型シリコン基板４３の一面にも同様にシリコン酸化
膜４４を形成しておき、これらの基板の各シリコン酸化
膜４２，４４を貼り合わせて両者を一体化し、両シリコ
ン基板４１，４３間にシリコン酸化膜４２，４３の絶縁
層を挟み込んだ基板が形成される。

【０００８】しかる上で、図７（ｃ）のように、ｎ型シ
リコン基板４３の反対面側を研削して所定の厚さとし、
しかる上でこの研磨した面を表面として表面から選択的
に砒素を拡散し、埋込コレクタ電極となる高濃度ｎ型埋
込層４５を形成する。更に、図７（ｄ）のように、ｎ型
シリコン基板４３の表面にエピタキシャル成長法により
低濃度のｎ型エピタキシャル層４６を所定の厚さにまで
成長する。その後、図示は省略するが、このエピタキシ
ャル層にコレクタ引き出し層、ベース領域、エミッタ層
を形成することでバイポーラトランジスタが形成され
る。

【０００９】

【発明が解決しようとする課題】このような従来の技術
では、絶縁膜と基板とを貼り合わせてＳＯＩ基板を製造
する前に、所要の機能を実現するための回路に応じた埋
込層を予め形成しておく必要がある。したがって、半導
体装置のレイアウトが決定されるまではＳＯＩ基板を製
造することができず、ＴＡＴ等の製造時間の短縮が困難
になるとともに、予め埋込層を形成しておくＳＯＩ基板
では他の構成の半導体装置に適用することが難しく、汎
用性が低いという問題がある。

【００１０】また、後者の製造方法では、エピタキシャ
ル層を形成するための工程が必要であるため、製造工程
が更に長いものになるという問題もある。

【００１１】

【発明の目的】本発明の目的は、任意の回路に対して適
用が可能な汎用性の高いＳＯＩ基板とその製造方法を提
供することにある。また、本発明の他の目的は、前記Ｓ
ＯＩ基板を用いて少なく工程での製造を可能にした半導
体集積回路装置とその製造方法を提供することにある。

【００１２】

【課題を解決するための手段】本発明のＳＯＩ基板は、
片方の面から素子が形成される単結晶半導体基板と、こ
の単結晶半導体基板の他方の面に設けられた多結晶シリ
コン層と、この多結晶シリコン層の表面を酸化して形成
されたシリコン酸化膜と、このシリコン酸化膜の表面に
その表面が貼り合わされた半導体支持基板とを備える。

【００１３】本発明のＳＯＩ基板の製造方法は、単結晶
半導体基板の表面に多結晶シリコン層を成長する工程
と、この多結晶シリコン層の表面を酸化して酸化膜を形
成する工程と、この酸化膜の表面に半導体支持基板を貼
り合わせる工程と、前記単結晶半導体基板の裏面を研磨
してＳＯＩ基板の表面として形成する工程とを含む。

【００１４】本発明の半導体装置は、片方の面から素子
が形成される単結晶半導体基板と、この単結晶半導体基
板の他方の面に設けられて前記素子の埋込層となる多結
晶シリコン層と、この多結晶シリコン層の表面を酸化し
て形成されたシリコン酸化膜と、このシリコン酸化膜の
表面にその表面が貼り合わされた半導体支持基板とを有
する構成としたことを特徴とする。

【００１５】本発明の半導体装置の製造方法は、単結晶
半導体基板の表面に多結晶シリコン層を成長する工程
と、この多結晶シリコン層の表面を酸化して酸化膜を形
成する工程と、この酸化膜の表面に半導体支持基板を貼
り合わせる工程と、前記単結晶半導体基板の裏面を研磨
してＳＯＩ基板の表面として形成する工程と、このＳＯ
Ｉ基板の表面から前記多結晶シリコン層に達する溝を形
成し、かつこの溝内に多結晶シリコン膜を充填する工程
と、この第２の多結晶シリコン膜に導入した不純物を前
記多結晶シリコン層に拡散させてこの多結晶シリコン層
を埋込層として形成する工程と、前記埋込層上の単結晶
半導体基板に素子を形成する工程とを含む。

【００１６】

【作用】ＳＯＩ基板は単結晶半導体層の下層に多結晶シ
リコン層が形成されているため、半導体層に素子を形成
する際に、この多結晶シリコン層に任意に不純物を導入
することで容易に任意の導電型の埋込層を形成すること
が可能となり、半導体装置のレイアウトが決定される前
でもＳＯＩ基板を製造しておくことが可能となり、製造
時間の短縮が可能となる。

【００１７】また、半導体装置の製造時に、下層の多結
晶シリコン層を任意の導電型の埋込層として形成できる
ため、種々の回路の半導体装置に対しても同一構成のＳ
ＯＩ基板を利用することができ、その汎用性を高めるこ
とが可能となる。

【００１８】更に、ＳＯＩ基板の製造時にエピタキシャ
ル層を形成する必要がなく、製造が容易となる。

【００１９】

【実施例】次に、本発明の実施例を図面を参照して説明
する。図１ないし図３は本発明のＳＯＩ基板にｎｐｎ型
及びｐｎｐ型の各バイポーラトランジスタを形成した半
導体装置を製造工程順に示す断面図である。先ず、図１
はＳＯＩ基板の製造工程を示す図であり、図１（ａ）の
ように、ｎ型単結晶シリコン基板１の表面にＣＶＤ法等
により厚さ０．５〜２．０μｍ程度の多結晶シリコン層
２を成長する。そして、この多結晶シリコン層２の表面
を酸化し、厚さ０．１〜１．０μｍ程度のシリコン酸化
膜３を形成する。

【００２０】次いで、図１（ｂ）のように、表面を鏡面
研磨した単結晶シリコン支持基板４を前記シリコン基板
１のシリコン酸化膜３に貼り合わせる。この場合、従来
技術と同様に、シリコン支持基板４の表面をシリコン系
接着剤等によりシリコン酸化膜３に貼り合わせ、かつ９
００〜１０００℃の熱処理により両者を接合する方法、
或いは単結晶シリコン支持基板４の表面を酸化してシリ
コン酸化膜を形成し、このシリコン酸化膜を前記シリコ
ン酸化膜３に接着する方法が採用できる。

【００２１】次に、図１（ｃ）のように、前記シリコン
基板１を厚さ０．５〜１．２μｍ程度の厚さにまで研削
し、かつその表面を研磨して鏡面仕上げする。これによ
り、本発明のＳＯＩ基板が形成される。

【００２２】次いで、このＳＯＩ基板に対してｎｐｎ型
及びｐｎｐ型の各バイポーラトランジスタを製造する。
先ず、図２（ａ）のように、前記シリコン基板１の表面
から前記シリコン酸化膜に達するまで溝５を形成し、こ
の溝５に素子分離用シリコン酸化膜６を充填する。この
場合、素子分離用シリコン酸化膜６は溝５の最大幅の１
／２以上の膜厚で被着することで溝内に充填する。これ
により、前記シリコン酸化膜３と素子分離用シリコン酸
化膜６に囲まれた前記ｎ型単結晶シリコン基板１と前記
多結晶シリコン層２からなる半導体島Ｉ１，Ｉ２を形成
する。

【００２３】次に、図２（ｂ）のように、前記シリコン
基板１の表面上の素子分離用シリコン酸化膜６を除去し
た後、シリコン酸化膜７を全面に厚さ０．２μｍ程度被
着する。次いで、図２（ｃ）のように、前記半導体島Ｉ
１，Ｉ２の各々の所定領域に前記多結晶シリコン層２に
達する溝８を形成する。そして、図２（ｄ）のように、
この溝８に多結晶シリコン９を充填する。この場合、溝
８の最大幅の１／２以上の膜厚で多結晶シリコン９を被
着すればよい。そして、シリコン基板１の表面上の多結
晶シリコン９をエッチングして前記シリコン酸化膜７を
露出させ、略平坦な面を形成する。

【００２４】次に、図３（ａ）のように、硼素をイオン
注入法により前記一方の半導体島Ｉ２へ選択的に導入す
る。この時の硼素イオンのドーズ量は前記ｎ型単結晶シ
リコン基板１の厚さが１．０μｍの場合、１Ｅ１２／ｃ
ｍ²程度である。更に、前記半導体島Ｉ１，Ｉ２の各々
の表面の一部に露出している多結晶シリコン９へ選択的
に不純物を導入する。本実施例の場合、前記半導体島Ｉ
１の表面に露出する前記多結晶シリコン９へはリンを、
前記半導体島Ｉ２の表面に露出する前記多結晶シリコン
９へは硼素をイオン注入法によりドーズ量１Ｅ１６／ｃ
ｍ²程度導入する。しかる上で、窒素雰囲気中で１００
０℃、３０分程度の熱処理を加えて、前記多結晶シリコ
ン層２へ各々の不純物を拡散し、コレクタ引出層１０，
１１の形成と同時に前記半導体島Ｉ１にｎ型埋込コレク
タ層１２、前記半導体島Ｉ２にｐ型埋込コレクタ層１３
を形成する。更に、この熱処理工程により前記半導体島
Ｉ２の導電型をｎ型からｐ型に反転させる。

【００２５】この時、コレクタ引出層１０，１１である
前記多結晶シリコン９から半導体島のシリコン層への不
純物拡散を防止する必要のある場合には、前記多結晶シ
リコン９を埋設する溝８を設けた時点で、酸化雰囲気中
で熱処理を行い、前記溝８内に酸化膜を形成して異方性
エッチングにより前記多結晶シリコン層２を露出させ、
しかる上で前記溝８の側壁部のみに酸化膜を残せばよ
い。

【００２６】次に、図３（ｂ）のように、前記半導体島
Ｉ１に硼素を、前記半導体島Ｉ２にリンをイオン注入法
により選択的に導入してｐ型のベース領域１４、及びｎ
型のベース領域１５を形成する。また、前記ベース領域
１４の一部に砒素を、前記ベース領域１５の一部に硼素
をイオン注入法により選択的に導入してｎ型のエミッタ
領域１６及びｐ型のエミッタ領域１７を形成する。次
に、ベース領域、及びエミッタ領域上のシリコン酸化膜
７に各々開口部を設けた後、アルミニウムをスパッタ法
により膜厚１．０μｍ程度被着してパターニングし、前
記開口部及び前記多結晶シリコン９を覆うコレクタ電極
１８ｃ、エミッタ電極１８ｅ、ベース電極１８ｂ等の各
金属電極を形成する。以上により、前記半導体島Ｉ１に
はｎｐｎバイポーラトランジスタが形成され、前記半導
体島Ｉ２にはｐｎｐ型バイポーラトランジスタが形成さ
れる。

【００２７】この第１実施例によれば、貼り合わせによ
り形成されるＳＯＩ基板には、その下層に多結晶シリコ
ン層２が形成されているため、ＳＯＩ基板を用いて半導
体素子を形成する際に、この多結晶シリコン層２に任意
に不純物を導入することで容易に任意の導電型の埋込層
を形成することが可能となる。したがって、半導体装置
のレイアウトが決定される前でもＳＯＩ基板を製造して
おくことが可能となり、製造時間の短縮が可能となる。
また、半導体素子の製造時に任意の導電型の埋込層とし
て形成できるため、種々の回路の半導体装置に適用で
き、その汎用性を高めることができる。また、ＳＯＩ基
板の製造時にエピタキシャル層を形成する必要がないた
め、製造が容易となる。

【００２８】図４は本発明の第２実施例の工程の要部を
示す断面図である。図４（ａ）のように、ｎ型単結晶シ
リコン基板１の表面に砒素を濃度１Ｅ１８／ｃｍ³程度
含み、厚さ０．５〜２．０μｍの多結晶シリコン層２を
形成し、この多結晶シリコン層２の表面を酸化し、厚さ
０．１〜１．０μｍのシリコン酸化膜３を形成する。し
かる上で、図４（ｂ）のように、第１実施例と同様に単
結晶シリコン支持基板４の接合を行ない、かつｎ型単結
晶シリコン基板１の表面を研削し、かつその表面を鏡面
研磨することでＳＯＩ基板を製造する。

【００２９】次いで、第１実施例と同様に、ｎ型単結晶
シリコン基板１の表面にシリコン酸化膜７を形成し、か
つシリコン基板１に対して素子分離用シリコン酸化膜６
を形成して素子分離を行った後、図４（ｃ）のように、
形成された各半導体島Ｉ１，Ｉ２の各々に前記多結晶シ
リコン層２に達する溝８を形成し、かつ砒素を１Ｅ１８
／ｃｍ³程度含む多結晶シリコン９を少なくとも前記溝
８の最大幅の１／２以上の膜厚で形成し、溝８内に充填
させる。

【００３０】次に、図４（ｄ）のように、前記多結晶シ
リコン９をエッチングして前記シリコン酸化膜７を露出
させ、略平坦な面を形成する。また、硼素をイオン注入
法を用いて前記半導体島Ｉ２に選択的に導入する。この
ときの硼素のイオンのドーズ量は、前記ｎ型シリコン基
板１の厚さが１．０μｍの場合、１Ｅ１２／ｃｍ²程度
である。次に、前記半導体島Ｉ２の表面に露出する前記
多結晶シリコン９へ硼素をイオン注入法によりドーズ量
１Ｅ１６／ｃｍ²程度導入する。次に、窒素雰囲気中で
１０００℃，３０分程度の熱処理を加えて前記半導体島
Ｉ２の前記多結晶シリコン９及び前記多結晶シリコン層
２へ硼素を拡散し、ｎ型からｐ型へ反転させ、前記半導
体島Ｉ２にｐ型埋込コレクタ層１３とｐ型コレクタ引出
層１１を形成する。また、半導体島Ｉ１の多結晶シリコ
ン９にリンを拡散し、前記半導体島Ｉ１にｎ型埋込コレ
クタ層１２、とｎ型コレクタ引出層１０を形成する。

【００３１】次に、前記半導体島Ｉ１に硼素を、前記半
導体島Ｉ２にリンをそれぞれイオン注入法により選択的
に導入してｐ型のベース領域１４及びｎ型のベース領域
１５を形成する。また、前記ベース領域１４の一部に砒
素を、前記ベース領域１５の一部に硼素をイオン注入法
により選択的に導入してｎ型のエミッタ領域１６及びｐ
型のエミッタ領域１７を形成する。

【００３２】次に、図示は省略するが、ベース領域及び
エミッタ領域上に各々開口部を設けた後、アルミニウム
をスパッタ法により膜厚１．０μｍ程度被着してパター
ニングし、前記開口部及び多結晶シリコン膜を覆う金属
電極を形成する。以上により、前記半導体島にはｎｐｎ
バイポーラトランジスタ、前記半導体島にはｐｎｐ型バ
イポーラトランジスタを形成することができる。

【００３３】この第２実施例においては、予め下層の多
結晶シリコン層２に砒素を添加してｎ型の埋込層を形成
しているため、少なくともｎ型埋込コレクタ層１２を形
成する工程を削減することができる。なお、この実施例
において、多結晶シリコン層２に予め含まれた不純物に
対して反対導電型の埋込層を形成する場合には、コレク
タ引出層を形成する多結晶シリコンへ反対導電型の不純
物を導入して熱処理を行い反転させる必要がある。した
がって、予め多結晶シリコン層に含ませる不純物はシリ
コン中での拡散速度の遅い不純物、例えば砒素やアンチ
モンが好ましく、反転させるための不純物はシリコン中
での拡散速度の速い不純物、例えば硼素が好ましい。

【００３４】ここで、前記各実施例ではいずれもｎ型の
単結晶シリコン基板を用いた例を示しているが、ｐ型の
単結晶シリコン、或いは不純物を含まない単結晶シリコ
ン基板を用いてＳＯＩ基板を製造してもよい。したがっ
て、その後にｎｐｎ型或いはｐｎｐ型のトランジスタを
形成する場合には、半導体島の一部を選択的にマスクし
た上で、一の半導体島の領域に一導電型の不純物を導入
し、しかる後に、一の半導体島をマスクして、今度は反
対導電型の不純物を他の半導体島の領域に導入する方法
を採用することも可能である。いずれにしても、エピタ
キシャル成長を行うことなく埋込層を有する半導体層を
形成することが可能である。

【００３５】

【発明の効果】以上説明したように本発明のＳＯＩ基板
は、片方の面から素子が形成される単結晶半導体基板
と、この単結晶半導体基板の他方の面に設けられた多結
晶シリコン層と、この多結晶シリコン層の表面を酸化し
て形成されたシリコン酸化膜と、このシリコン酸化膜の
表面にその表面が貼り合わされた半導体支持基板を有し
ているので、このＳＯＩ基板を用いて半導体素子を形成
する際に、素子を形成する単結晶半導体層の下層に形成
されている多結晶シリコン層に任意に不純物を導入する
ことで容易に任意の導電型の埋込層を形成することが可
能となる。したがって、半導体装置のレイアウトが決定
される前でもＳＯＩ基板を製造しておくことが可能とな
り、製造時間の短縮が可能となる。

【００３６】また、本発明のＳＯＩ基板の製造方法は、
単結晶半導体基板の表面に多結晶シリコン層を成長し、
この多結晶シリコン層の表面を酸化して酸化膜を形成
し、この酸化膜の表面に半導体支持基板を貼り合わせた
上で単結晶半導体基板の裏面を研磨してＳＯＩ基板の表
面として形成しているので、多結晶シリコン層を埋込層
として利用すれば、エピタキシャル層を形成することな
くＳＯＩ基板の製造が可能となり、製造が容易となる。

【００３７】本発明の半導体装置は、前記ＳＯＩ基板の
単結晶半導体層に素子を形成し、下層の多結晶シリコン
層に不純物を導入することでこの多結晶シリコン層を埋
込層として構成することが可能となり、予め埋込層を形
成しておく必要がなく、しかも埋込層の平面領域や深さ
を任意に制御することができ、所望の特性の素子を形成
することが容易となる。

【００３８】本発明の半導体装置の製造方法は、前記Ｓ
ＯＩ基板に対し、ＳＯＩ基板の表面から多結晶シリコン
層に達する溝を形成した上でこの溝内に多結晶シリコン
膜を充填し、この多結晶シリコン膜に導入した不純物を
多結晶シリコン層に拡散させることで埋込層を形成する
ことができるので、半導体素子の製造時に任意の導電型
の埋込層として形成することができ、これにより種々の
回路の半導体装置への適用が可能となり、その汎用性を
高めることができる。

【図面の簡単な説明】

【図１】本発明の第１実施例を製造工程順に示す断面図
のその１である。

【図２】本発明の第１実施例を製造工程順に示す断面図
のその２である。

【図３】本発明の第１実施例を製造工程順に示す断面図
のその３である。

【図４】本発明の第２実施例を製造工程順に示す断面図
である。

【図５】従来の製造方法の一例を工程順に示す断面図の
その１である。

【図６】従来の製造方法の一例を工程順に示す断面図の
その２である。

【図７】従来の製造方法の他の例を工程順に示す断面図
である。

【符号の説明】

１ｎ型単結晶シリコン基板２多結晶シリコン層３シリコン酸化膜４シリコン支持基板６素子分離用シリコン酸化膜７シリコン酸化膜９多結晶シリコン１０，１１コレクタ引出層１２，１３埋込コレクタ層１４，１５ベース領域１６，１７エミッタ領域１８ａ，１８ｂ，１８ｃ電極

Claims

(57)【特許請求の範囲】

【請求項１】片方の面から素子が形成される単結晶半
導体基板と、この単結晶半導体基板の他方の面に設けら
れた多結晶シリコン層と、この多結晶シリコン層の表面
を酸化して形成されたシリコン酸化膜と、このシリコン
酸化膜の表面にその表面が貼り合わされた半導体支持基
板とを備えることを特徴とするＳＯＩ基板。
【請求項２】単結晶半導体基板の表面に多結晶シリコ
ン層を成長する工程と、この多結晶シリコン層の表面を
酸化して酸化膜を形成する工程と、この酸化膜の表面に
半導体支持基板を貼り合わせる工程と、前記単結晶半導
体基板の裏面を研磨してＳＯＩ基板の表面として形成す
る工程とを含むことを特徴とするＳＯＩ基板の製造方
法。
【請求項３】片方の面から素子が形成される単結晶半
導体基板と、この単結晶半導体基板の他方の面に設けら
れて前記素子の埋込層となる多結晶シリコン層と、この
多結晶シリコン層の表面を酸化して形成されたシリコン
酸化膜と、このシリコン酸化膜の表面にその表面が貼り
合わされた半導体支持基板とを有することを特徴とする
半導体装置。
【請求項４】前記多結晶シリコン層がバイポーラトラ
ンジスタの埋込コレクタ層である請求項３の半導体装
置。
【請求項５】単結晶半導体基板の表面に多結晶シリコ
ン層を成長する工程と、この多結晶シリコン層の表面を
酸化して酸化膜を形成する工程と、この酸化膜の表面に
半導体支持基板を貼り合わせる工程と、前記単結晶半導
体基板の裏面を研磨してＳＯＩ基板の表面として形成す
る工程と、このＳＯＩ基板の表面から前記多結晶シリコ
ン層に達する溝を形成し、かつこの溝内に多結晶シリコ
ン膜を充填する工程と、この多結晶シリコン膜に導入し
た不純物を前記多結晶シリコン層に拡散させてこの多結
晶シリコン層を埋込層として形成する工程と、前記埋込
層上の単結晶半導体基板に素子を形成する工程とを含む
ことを特徴とする半導体装置の製造方法。