JPH01289124A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、新規な半導体装置の製造方法に関し、さらに
詳細にはＳ　Ｏｒ　　（５１１ｉｃｏｎ−Ｏｎ−［ｎ５
ｕｌａｔｏｒ）構造において、絶縁膜上に所望の膜厚の
良質な単結晶層を容易に得る方法　およびその単結晶層
にバイポーラＩＣ等を製造する方法に関する。

（従来の技術） バイポーラＩＣ等において各素子間の分離を行なうにＩ
Ｌ　　通常Ｐ形つェハ上に成長したＮ型エピタキシャル
層の表面を酸化しホトリソグラフィ技術を用いて酸化膜
に分離拡散用の穴をあけ、そこを通してＰ型不純物を拡
散してＮ型の電気的に分離できる島を形成する。そして
、基板および分層拡散領域を最低電位に保持しながら、
　Ｎ形の島を逆バイアスする事によって各々の島を電気
的に分離する。このＮ型の島にはトランジスタ、ダイオ
ード、および抵抗等の素子が形成されるが、上記素子は
ＰＮ接合分離されているため、使用する際そこに発生す
る空乏層のため容量を生じ１周波数特性が悪くなる。ま
た、高温にするとＰＮ接合の逆バイアス電流が増加し、
素子相互の絶縁を悪くするのみならず２つの独立のトラ
ンジスタがこのリーク電流のため、おたがいに短絡する
ことも起き１問題となっている。この問題を解決するた
めの手段として、素子間をＰＮ接合でなく、絶縁物を用
いて分離する方法があるが、このためには絶縁膜上に単
結晶層を形成するＳＯＩ構造が不可欠である。

従来より、　　ＳＯＩ構造の製造方法として５Ｏ８（Ｓ
ｉｌｉｃｏｎ−Ｏｎ−Ｓａｐｐｈｉｒｅ）、　Ｓ　Ｉ　
Ｍ　ＯＸ　（５ａｐａｒａ　−ｔ　Ｉｏｎ−ｂｙ−１１
４ｐｒａｎｔｓｄ−ＯＸｙｇａｎ）　、　　誘電体分離
等の方法があった。　しかしＳＯ８，ＳＩＭＯＸでは結
晶性のよい単結晶層を得ることが困難であり、　また誘
電体分離ではウェハを支える多結晶シリコンを成長する
際にウェハが大きく反ることがあるという問題のほか、
単結晶シリコンの薄膜化を精度よく行なうことが困難で
ある等の問題があった。

そこで最近ではこれらの方法に代わるものとして２枚の
シリコンウェハを酸化膜を介して直接接着し、その一方
を研磨等により薄膜化することで５ｏｒｅ！を得る方法
が注目されている。この方法によれば、結晶性のよい単
結晶層が得られ、　ウェハの反りも小さいものが出来る
が、単結晶層の薄膜化を精度よく行なうことが困難であ
ること出依然として問題点として残っている。

（発明が解決しようとする問題点） 本発明は前記従来技術の問題点を背景になされたもので
、絶縁膜上に良質のシリコン単結晶層を膜厚の制御性よ
く得ること、およびその単結晶中にバイポーラＩＣ等を
製造することを目的とする。

（問題点を解決するための手段） 本発明は、　　ｓｏｒ構造を製造する際、　まずウェハ
表面近くの結晶内部に高濃度不純物層を、さらにその上
に単結晶層を形成し他のウェハと接着を行なった後、こ
の高濃度不純物層をエツチングストッパとしてウェハの
裏側からのエツチングを精度よく行ない、単結晶層を薄
膜化することを特徴とする半導体装置の製造方法を提供
するものである。

本発明によるＳｏＩ構造の製造方法では１例え区　まず
Ｎ形、または不純物濃度１０’マ１１以下のＰ形シリコ
ンウェハで（１００）方位のものの表面近くにホウ素な
どＰ型の不純物をイオン打ち込み等によりドーピングし
１０’−３−３以上の高濃度不純物層を形成する。この
不純物層のドーピング山　拡散によっても可能であるが
、イオン打ち込みにより行なった場合にＩ′Ｌ　　高濃
度不純物層。

および結晶欠陥の多い肩はウェハの内部に形成されるた
め、　この後のエピタキシャル成長中のオートドーピン
グは少なく、シかも表面の結晶性も成長初期にアニール
され良好なものとなるため、よりよい結果が得られる。

続いてこの高濃度不純物層をもつウェハ表面にエピタキ
シャル層を成長させる。　このエピタキシャル層は、の
ちに素子領域となるが、従来技術により膜厚の制御性は
良好である。さらに、前記の理由により、イオン打ち込
みで高濃度不純物層が形成されたウェハの場合、高濃度
不純物層の影響はエピタキシャル層まで到達しない、即
ち、　ウェハ上のエピタキシャル層として、所望の膜厚
のもので、不純物濃度が低く結晶性が良好なものが容易
に得られる。

また１本発明によるＳＯＩ構造をバイポーラＩＣに使用
する場合には埋め込み層を形成するためエピタキシャル
１成長後、その表面よりアンチモンなどＮ形の不純物を
高濃度にドーピングする。

続いてこのエピタキシャル層表面を酸化する。

また、　これとは別にＳＯＩ構造を形成した際５　その
土台となる酸化したシリコンウェハを用意する。

この酸化膜ｊＬｓＯＩ構造の絶縁膜となるとともに、　
２枚のウェハを接着する際の接着面となる。

続いてこの高濃度不純物層、エピタキシャル層。

酸化膜形成済みのウェハと、もう−枚の酸化済みウェハ
を、それぞれの酸化膜を介して直接接着する。

接着ｌ　まず２枚のウェハを洗浄した後、表面に水やシ
リコンフィルム等を介して、　または直接重ね合わせ、
加圧、加熱、静電パルス印加等によって２枚のウェハの
密着性を高めた後に、窒素界ＯＸ　　または酸素雰囲気
中で９００℃以上で３０分以上熱処理することにより行
なう、このようにして、ウェハの直接接着によりシリコ
ン単結晶−シリコン酸化膜−シリコン単結晶のＳＯＩ構
造が形成される。

続いてこの酸化膜上の単結晶層をエツチングにより薄膜
化する。エツチングで除去する部分ｌｉ。

エピタキシャル層を成長した基板の裏面から高濃度不純
物層までである。このとき不純物濃度に対する選択エツ
チングを行なうことにより、もとのシリコン単結晶と高
濃度不純物層のエツチングレートの比を　１０：１以上
に高めることができ、高濃度不純物層がエツチングスト
ッパとして働いてエツチングを精度よく行なうことがで
きる。

最後に、高濃度不純物層の除去と表面の鏡面化をかねて
表面を研磨する。

以上の方法により、接着したウェハを土台とし、酸化膜
上に単結晶層を有するＳＯＩ構造が形成される。　この
方法によれば、結晶性が良好で、所望の不純物濃度をも
つ単結晶層が容重に得ら九るにの後、該単結晶層の横方
向の分離を行ない、抵抗、　コンデンサ、ダイオード、
　トランジスタ等のすべでまたは一部を形成する。

以下、実施例をあげて本発明を具体的に説明する。

（実施例１） ウェハに１１　　比抵抗が約２０Ω個のＰ型のシリコン
ウェハで（ｌ　ＯＯ）方位の３インチのものを用いた。

このウェハにイオン打ち込み装置でホウ素イオンを１０
０ＫｅＶ、　　２Ｘ１０ロロー２で打ち込み、　ウェハ
表面より約　０．３μｍの場所に、不純物濃度的１０”
＞−”の高濃度不純物層を形成した。

続いてこの表面にエピタキシャル層をドーピングを行な
わずに約５μｍ成長させた。

続いてこのウェハの表面を酸化して、　　３０００人の
酸化膜を形成した。　また、　これとは別に３インチウ
ェハ上に１ヒ膜を３０００人成長させたものを用意した
。

この２枚のウェハを洗浄した後その表面に水の膜を形成
し、加圧して密着させたまま、　１５０℃で１時間放置
し、その後、酸素雰囲気中で１１００℃、　６０分間加
熱処理することで接着した。

続いてこのウェハの裏面の酸化膜を除去し、エチレンジ
アミン１７０　ｃｃ、　　ピロカテコール３０ｇ、水８
０ｃｃを混合したエツチング液を用いて、　ウェハ裏面
からのエツチングを行なった。さらにエツチング後この
エツチング面を約１〜２μｍ研磨し、鏡面とした。この
プロセスにより酸化膜上にエピタキシャル成長による単
結晶層が約５μｍ残り、その膜厚の均一性も良好であっ
た。この単結晶層は不純物濃度１０日（ｍ−’程度まで
は、任意の不純物濃度のものができ、結晶性も良好であ
った。

他の実施例として１本技術を用いてバイポーラｘｃｔ、
Ｈ造した場合を実施例２で説明する。

（実施例２） 前記実施例１において、エピタキシャル層を成長させる
時にホスフィンを　ｔｐｐ−程度添加してりんをドーピ
ングし、不純物濃度Ｉ　Ｘ　１０　”（１ｍ−”のｔＪ
型エピタキシャル層を約５μｍ形成した０Ｍいて、　こ
のエピタキシャル層表面にアンチそンを含むシリコンフ
ィルムをスピンコーティングによす約１５０ＯＡ塗布し
、酸素、窒素＝１・１２の雰囲気中で１１００℃、　４
時間処理することによって、不純物濃度１０”ａｍ−”
以上の不純物１を約　２．５μｍの深さまで形成した。

その後、前記実施例１記載の方法により酸化膜上に約５
μｍの単結晶シリコンを有するＳＯＩ構造とした。

次にＮ型エピタキシャル層の表面を熱酸化して酸化膜を
形成し、ホトリソグラフィ技術を用いて分離用の穴をあ
け、その穴を通してＮ型エピタキシャル層を前述のエチ
レンジアミン系のエツチング液により、ウェハ内部の酸
化膜まで約５μｍエツチングしてＶ字形の溝を形成する
ことによりＮ型の単結晶の島を形成した。これにより、
埋め込み暦月に形成したＮ形不純物層も各素子領域に分
離された。

その後ウェハを熱酸化して、Ｎ型の島を酸化膜で被覆す
る構造とした後、　エツチングにより生じた溝を埋める
ため、　ウェハ全面に多結晶シリコンを約６μｍ堆積し
た。　この多結晶シリコンの堆積は６００〜６５０℃に
おけるモノシランガスの熱分解を利用して行なった。

その後、　この多結晶シリコンをウェハ表面の酸化膜ま
で約６μｍ研磨して表面を平坦化した。

その後幕　従来行なわれている通常のホトリソグラフィ
技術や拡散技術等を用、いてトランジスタ。

ダイオード等を形成した。また、抵抗素子はＮ型の島の
抵抗体となるＩＪｌｔ　　およびその周辺部に酸素イオ
ンを２００Ｋａｖで１０目（ｍ−２打ち込み、ウェハ表
面から約　０．５μｍのところに酸素の高濃度層を形成
した。さらに抵抗体の周辺部に２５Ｋｅｙから２００Ｋ
ｅｙまで加速電圧を変化させなから５　Ｘ　１０　”ｃ
ｍ−２酸素イオンの打ち込みを行なってウェハ表面から
約　０，５μｍの深さまで酸素の高濃度層の壁を形成し
た。その後５　窒素雰囲気中で１１００’ｃ、６０分熱
処理することにより。

これらの酸素の高濃度層が酸化膜となり、抵抗体の底部
およびその周辺部が酸化膜で絶縁された構造となった。

（発明の効果） 本発明により、　トランジスタ、ダイオード等と。

抵抗がすべて酸化膜により分離できたため、それぞれの
素子の周波数特性が改善された。

また、周囲温度が上昇した場合においても、素子間のリ
ーク電流の増加が起こらず、良好な特性が得られた。

【図面の簡単な説明】

図１は、接着まで終了した状態のウェハを示す。 １１は土台となるシリコンウェハ１２、１３は酸化膜を
示し、この界面が２枚のウェハの接着面である。　１４
はもとのウェハ上に成長したエピタキシャル層、　１５
はもとのウェハ表面の単結晶層。 １６はイオン打ち込みによる高濃度不純物層、　１７は
もとのシリコンウェハである。 図２出　本発明によるＳＯＩプロセスが完了した状態の
ウェハを示す、　２１は単結晶層、　２２は絶縁膜とな
る酸化膜、　２３は土台となるシリコンウェハを示す。 図３は本発明によって製造したバイポーラＩＣの断面図
を示す、　３１はバイポーラトランジスタ用の埋め込み
層、　３２は酸化Ｉ１．　３３は多結晶シリコン、　３
４は酸素イオン打ち込みにより形成した酸化膜、　３５
は抵抗倣　３６はＮ　Ｐ　Ｎ　トランジスタのコレクタ
、　３７はＮＰＮ　ｌ−ランジスタのベース３８はＮＰ
Ｎトランジスタのエミッタを示す。 １′１ 図１ 図３

Claims (2)

【特許請求の範囲】
1. （１）基板結晶上の絶縁膜上にシリコン単結晶層を有す
   るＳＯＩ構造を製造する際、まずウェハ表面近くの結晶
   内部に高濃度不純物層を形成した後、ウェハ表面に単結
   晶層をエピタキシャル成長させ、さらにこのエピタキシ
   ャル層表面より埋め込み層用の不純物をドーピングする
   。次にこのウェハ上に絶縁膜をもつ他のウェハを接着し
   、先の高濃度不純物層をエッチングストッパとしてウェ
   ハの裏側からのエッチングを精度よく行ない、単結晶層
   を薄膜化することを特徴とする半導体装置の製造方法。
2. （２）エッチングストッパ用の高濃度不純物層を、イオ
   ン打ち込みによって形成することを特徴とする特許請求
   の範囲（１）記載の製造方法。