JPH03203333A - 半導体装置及びその製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置特にバイポーラトランジスタ及び
その製法に関する。

〔発明の概要〕

本発明は、半導体装置即ちバイポーラトランジスタにお
いて、コレクタ領域、ベース領域及びエミッタ領域を有
する半導体領域の下面に接して絶縁体を形成し、半導体
領域の下面側に形成する埋込み層を不純物含有半導体層
とこの不純物含有半導体層からの不純物拡散で形成した
高濃度拡散層で構成することにより、壇込み層に係わる
領域（例えばパーティカル型トランジスタではコレクタ
領域、ラテラル型トランジスタではベース領域）の低抵
抗化を図ると共に、不純物濃度プロファイルの急峻な埋
込み層を得、また埋込み層と基体間の容量を低減し、更
なるトランジスタ特性改善を図るようにしたものである
。

本発明は、半導体装ｌ即ちバイポーラトランジスタの製
法において、半導体領域の主面に選択的に不純物含有半
導体層を形成し、この不純物含有半導体層からの不純物
拡散で高濃度拡散層を形成する工程、上記主面側に絶縁
体を貼り合せる工程、半導体領域の他面にコレクタ領域
、ベース領域及びエミッタ領域を形成する工程を有し、
上記不純物含有半導体層及び高濃度拡散層を埋込み層と
して用いるようになすことにより、埋込み層に係わる領
域の低抵抗化と不純物濃度プロファイルの急峻な埋込み
層の形成を可能とし、また壇込み層と基体間の容量を低
減し、トランジスタ特性が更に改善された半導体装置の
製造を可能にしたものである。

〔従来の技術〕

従来、半導体集積回路におけるバイポーラトランジスタ
は、第３図に示すように、第１導電形の半導体基体例え
ばｐ形のシリコン１＆板ｉｌ＋の主面にｎ形の不純物例
えばリン（ｐ）、ヒ素（＾Ｓ）、アンチモン（Ｓｂ）等
を導入してｎ形高濃度拡散層即ちコレクタ埋込み層＋２
）を形成した後、コレクタ領域（７）となるｎ形低濃度
層（３）をエピタキシャル技術を用いて積み上げ、しか
る後、ｎ形のコレクタ取出し領域（４）、ｐ形の外部ベ
ース領域（５）を形成し、さらにｐ形の真性ベース領域
（６）及びｎ形のエミッタ領域（８）を形成し、コレク
タ電極（９）、ベース電極（ｌＯ）及びエミッタ電極（
１１）形成して構成される。

（１２）はｐ影領域（１３）　（１４）からなる素子分
離領域、（１５）はＳｉｎｇ等の絶縁膜である。

上述のコレクタ埋込み層形成技術は、バイポーラトラン
ジスタ特性、即ちコレクタ抵抗ＲＣ％コレクターベース
間容量Ｃ０、遮断周波数ｆ、等を改善するために、−船
釣に行われ、技術的にも確立したものとなっている。

〔発明が解決しようとする課題〕

しかし乍ら、上述のバイポーラトランジスタの更なる特
性改善に対しては、次のような限界が考えられるように
なってきた。

（ｉ）埋込み層（２）と基体ｆｌＪ間の容量ＣＣ３、が
大きくなる。

（ｉｉ　）エピタキシャル成長温度が１０００℃〜１１
００℃と高い為に、及びエピタキシャル威長時にウェハ
表面での不純物の停滞層の存在により、埋込み層（２）
の上方への不純物拡散が進行し、埋込み層（２）の不純
物濃度プロファイルがブロードなプロファイルとなり、
コレクターベース間耐圧Ｖ。。が小さくなる。

（ｉｉ）又、上記エピタキシャル成長温度及びエピタキ
シャル威長時の不純物停滞層により、壇込み層パターン
外への不純物のサイドオートドーピングが進行しさらに
容量Ｃｃ、が増大する。

この様な問題を改善する技術として、近年ウェハ貼り合
せ技術が注目されている。このウニ／％貼り合せ技術に
よればシリコン（Ｓｔ）とシリコン（Ｓｉ）、シリコン
（Ｓｉ）と酸化シリコン（ＳｉＯｘ）、酸化シリコン（
ＳｉＯｍ）と酸化シリコン（ＳｉＯｘ）を向い合せ密着
させた上で高温中で熱処理することにより可能であり、
基板容量、ラッチアップ防止等の目的で研究段階にある
。

このウェハ貼り合せ技術を用い、第４図に示すようにｎ
形低濃度層（１７）にｎ形埋込み層（１８）を形成した
後、ＳｉＯｘ層〈１９）を有する別のウェハを貼り合せ
る場合、コレクタ抵抗Ｒｃを小さくする為にｎ形埋込み
層（１８）は接合深さＸ、が深くなり、埋込み層の不純
物濃度プロファイルがブロードとなり上述の（■）の問
題点が同じく発生する。

本発明は、上述の問題点を改善し、更にバイポーラトラ
ンジスタ特性の改善を図った半導体装置及びその製法を
提供するものである。

〔課題を解決するための手段〕

本発明に係る半導体装置は、コレクタ領域（４３）（又
は（５２））　、ベース領域（３５）　（又は（６０）
）及びエミッタ領域（３６）　（又は（５３）　）を有
する半導体領域（２２）　（又は（５１））の下面に接
して絶縁体（２８）を形成し、半導体領域（２２）の下
面側に形成した埋込み層（３３）　（又は（５４）　）
を、不純物含有半導体層（２６）とこの不純物含有半導
体層（２６）から不純物拡散された高濃度拡散層（２７
）にて構成して成る。

また、本発明に係る半導体装置の製法は、半導体領域（
２２）　（又は（５１））の主面に選択的に不純物含有
半導体層（２６）を形威し、この不純物含有半導体層（
２６）からの不純物拡散で高濃度拡散層（２７）を形成
する工程、半導体領域（２２）　（又は（５１））の主
面側に絶縁体（２８）を貼り合せる工程、半導体領域（
２２）　（又は（５１））の他面にコレクタ領域（４３
）　（又は（５２））　、ベース領域（３５）　（又は
（６０））及びエミッタ領域（３６）　（又は（５３）
）を形成する工程を有し、不純物含有半導体層（２６）
及び高濃度拡散層（２７）を埋込み層（３３）　（又は
（５４））として用いるようになす。

本発明に係る半導体装置は所謂パーティカル型バイポー
ラトランジスタ、ラテラル型バイポーラトランジスタに
適用されるものであり、従って埋込み層は、パーティカ
ル型バイポーラトランジスタであればコレクタ埋込み層
（３３）となり、ラテラル型バイポーラトランジスタで
あればベース埋込み層（５４）になる。

〔作　用〕

本発明に係る半導体装置においては、埋込み層（３３）
　（又は（５４））を不純物含有半導体層（２６）とこ
の不純物含有半導体層（２６）からの不純物拡散による
高濃度拡散層（２７）にて構成することにより、急峻な
不純物濃度プロファイルをもつ埋込み層（３３）〈又は
（５４））が得られ、半導体領域（２２）　（又は（５
１））として十分小さな厚さでも所望の耐圧が得られる
。

また埋込み層に係わる領域（例えばパーティカル型バイ
ポーラトランジスタであればコレクタ領域、ラテラル型
バイポーラトランジスタであればベース領域）の抵抗は
従来と同程度に低減される。

さらに、埋込み層（３３）　（又は（５４））を含む半
導体領域（２２）　（又は（５１））の下面には絶縁体
（２８）が形威されているので、埋込み層と基体間の容
量が低減する。従って更にバイポーラトランジスタ特性
の改善が図れる 本発明に係る半導体装置の製法においては、半導体領域
（２２）　（又は（５１））の主面に不純物含有半導体
層（２６）を形威して之からの不純物拡散で高濃度拡散
層（２７）を形威し、主面側に絶縁体（２８）を貼り合
せることにより、不純物含有半導体層（２６）及び高濃
度拡散層（２７）を埋込み層（３３）　（又は（５４）
　）とする上記半導体装置を容易に製造することができ
る。

〔実施例〕

以下、図面を用いて本発明により半導体装置即ちバイポ
ーラトランジスタ及びその製法の実施例を説明する。

第１図は本発明をパーティカル型バイポーラトランジス
タに適用した一例である。

本例においては、先ず第１図Ａに示すように、面方位が
＜１１１　＞のシリコン基体（２１）の主面に第２導電
形の低濃度の層例えばｎＱのエピタキシャル層（２２）
を形成する。

次に、第１図Ｂに示すように、ｎ形エピタキシャル層（
２２）の主面より素子針Ｈｔａ域となるｐ影領域（２３
）を拡散形成する。しかる後、ｎ形エピタキシャル層（
２２）の主面にＳｉ０ｇ膜（２４）を被着形成し、Ｓｉ
０ｇ膜（２４）に対して爾後形成すべきコレクタ埋込み
層に対応する部分に窓孔（２５）を形成する。そして、
窓孔（２５）を含む全面にＣＶＤ　（化学気相成長）法
により例えば厚さ１０００人〜５０００人程度の多結晶
シリコン層（２６）を形威し、この多結晶シリコン層（
２６）にｎ形不純物例えばヒ素（Ａｓ）をイオン注入す
る。尚、このｎ゛多結晶シリコン層（２６）の形成とし
ては、この他ｎ形不純物ドープの多結晶シリコン層をＣ
ＶＤ法で形成してもよく、或いは多結晶シリコン層上に
ｎ形不純物ドープのＳｉ０２層を形成し、このＳｉ０ｇ
膜を拡散源として之より多結晶シリコン層にｎ形不純物
を拡散して形成することも可能である０次いで、このｎ
０多結晶シリコン層（２６）からのヒ素拡散によりｎ形
エピタキシ中ル層（２２）にコレクタ埋込み層となる浅
いｎ゛拡散層（２７）を形成する。

次に、第１図Ｃに示すように、窓孔（２５）内のｎ゛多
結晶シリコン層（２６）のみが残るように５ｉＯｄｌ！
（２４）の表面までｎ゛多結晶シリコン層（２６）を研
削して表面を平坦化する。

次に、第１図りに示すように、少なくとも表面が絶縁体
である支持基体、本例では表面にＳｉＯｘ層り２８）を
有するシリコン基体（ウェハ）　（２９）を設け、この
シリコン基体（２９）とエピタキシャル層（２２）を有
する基体（２１）とを互いにＳｉ０１層（２８）と上記
５ｉｎｓ！Ｉ（２４）及びｎ０多結晶シリコン層（２７
）からなる平坦化した面とが接触するように圧着し、熱
処理により貼り合せ、一体化する。

次に、第１図Ｅに示すように、このように一体化された
ウェハ（３０）を裏返しにして、面方位＜　１１１　＞
のシリコン基体（２１）及び必要に庭じてエピタキシャ
ル層（２２）を研削し、所望の淳さのエピタキシャル層
（２２）を残して活性部表面を臨ましめる。その後、上
記ｐ影領域（２３〉に達するｐ影領域（３１）を形成し
、雨ｐ形領域（２３）及び（３１）により素子分離領域
（３２）を形成する。一方、この状態において、ｎ゛多
結晶シリコン層（２６）と之と連続するｎ゛拡散層（２
７）にてコレクタ埋込み層（３３）を構成する。

次に、コレクタ埋込み層（３３）に達するｎ形プラグイ
ン領域（４５）を形成し、以後、通常と同様に例えばｐ
形外部ベース領域（３４）及びｐ形の真性ベース領域（
３５）を形成し、さらに真性ベース領域（３５）にｎ形
のエミッタ領域（３６）を形成した後、ＳｉＯ□膜（３
７）にコンタクトホールを形成し、例えばＡＩによるコ
レクタ電極（３８）、ベース電極（３９）及び工ξツタ
電極（４０）を形成する０本例では、ｎ゛多結晶シリコ
ン！（４１）を形成し、之からの不純物拡散によりエミ
ッタ領域（３６）を形成し、同時にｎ形のコレクタ取出
し領域（４２）を形成する。このようにして、第１図Ｆ
に示すようにコレクタ領域（４３）、真性ベース領域（
３５）及び工逅ツタ領域（３６）を有し、コレクタ埋込
み層（３３）をｎ９多結晶シリコン層（２６〉と之より
の不純物拡散で形成したｎ２拡散層（２７）にてＡＩ威
して成る目的のパーティカル形ｎｐｎバイポーラトラン
ジスタ（４４）を得る。

上述のバイポーラトランジスタ（４４）によれば、コレ
クタ埋込み層（３３）をｎ゛多結晶シリコン層（２６）
と之からの不純物拡散による浅いｎ゛拡散層（２７）と
によって構成することにより、コレクタ抵抗Ｒｅを従来
と同程度の低抵抗とすることができると共に、急峻な不
純物濃度プロファイルを有するコレクタ埋込み層（３３
〉を形成することができる。

このため、充分に小さな即ち最適化されたエピタキシャ
ル層（２２）の厚さで所望のコレクターベース間耐圧Ｖ
。。、コレクターエミッタ間耐圧ＶＣ１゜を得ることが
できる。またコレクタ埋込み層（３３）を含むコレクタ
領域（４３）の下面では支持基板側のＳｉ０１層（２８
）が接しているので、所謂基板−塊込み層間の容量Ｃｃ
ｓが小さくできる。またコレクタ抵抗Ｒｃを低くでき、
コレクタ飽和電圧νＣｌｓｍｔｌ　が充分小さくなる。

従って、従来に比して更に特性改善されたバイポーラト
ランジスタが得られる。

製法においては、エピタキシャル層（２２）の主面にＳ
ｉＯ□膜（２４）の窓孔（２５）に選択的にｎ４多結晶
シリコン層（２６〉を形成し、ｎ゛多結晶シリコン層（
２６）からのヒ素拡散でｎ゛拡散層（２７）を形成した
後、ＳｉＯｘ層（２８）を有するシリコン基体（２９）
を貼り合せることによって、上述のコレクタ埋込み層（
３３）を有するバイポーラトランジスタを容易に製造す
ることができる。

また、コレクタ埋込み層（３３）の低抵抗化のためにシ
リサイド化も考えられるが、本製法ではｎ＋多結晶シリ
コン層（２７〉をコレクタ埋込み層（３３〉に用い両基
体の貼り合せ前後においてメタルを用いる必要がないの
で、メタル汚染を考慮する必要がなく製造の安定化が図
れる。

尚、上側では、面方位＜　１１１　＞のシリコン基体（
２１）上に低濃度層としてｎ形エピタキシャル層（２２
）を成長させたが、その他ｎ形エピタキシャル層（２２
）を形成せずにシリコン基体（２１）自体をｎ形低鴻度
基板として用いることもできる。

また、表面にＳｉＯｘ層（２８）を有するシリコン基体
（２９）を支持基板として用いたが、その他石英基板等
を支持基板に用いることも可能である。

上側においてはパーティカル型バイポーラトランジスタ
に適用したが、ラテラル型バイポーラトランジスタにも
通用できる。

第２図は本発明に係るラテラル型パイボーラトランジス
タの実施例を示す。なお、第１図と対応する部分には同
一符号を付して重複説明を省略する０本例においては、
ベース領域（６０）となる低濃度の層例えばｎ形エピタ
キシャル層（５１）にラテラル方向にｐ形のコレクタ領
域（５２）及びエミッタ領域（５３）を形威し、ベース
埋込み層（５４〉をＳｉＯ□膜（２４）を介して選択形
成したｎ°多多結クシ９３フ物拡散で形威したｎ゛゛散
層（２７）とにより構成し、ベース埋込み層（５４）を
含むエピタキシャル層（５１）下面にＳｉＯ２層（２８
）を形威して成る．　（５５）はベース埋込み層（５４
）に達するｎ形のベース取出し領域、（５６）、（５７
）及び（５８）は夫々例えばＡｌによるコレクタ電極、
ベース電極及び工藁ツタ電極であるゆかかる、ラテラル
型ｐｎｐバイポーラトランジスタ（５９〉は第１図Ａ−
Ｅと同様の工程を経て後、エピタキシャル層（５１）に
ラテラル方向にｐ形のコレクタ領域（５２）及びエミッ
タ領域（５３）を形威し、次いで５ｉＯＪＩＩ（３７）
にコンタクトホールを形威した後、夫々コレクタ電極（
５６）、ベース電極（５７）及び工亀ツタ電極（５８）
を形威してすることにより容易に製造することができる
。

かかるラテラル型ｐｎｐバイポーラトランジスタ（５９
）においても、そのベース埋込み層（５４）をｎ。

多結晶シリコン層（２６）及び之からの不純物拡散によ
るｎ゛゛散層（２７）により構成するのでベース抵抗９
ｈを従来と同程度に低減できると同時に急峻な濃度プロ
ファイルをもつベース埋込み層が形威できる．またエピ
タキシャル層（５４）の下ＴＩｉがＳｔｏｗ層（２８〉
で接しているのでベース埋込み層（５４）と基板（２９
）間の容量も低減できる．よって、ラテラル型バイポー
ラトランジスタにおいて、更にトランジスタ特性の改善
が図れる。

〔発明の効果〕

本発明の半導体装置によれば、コレクタ、ベース及び工
壽フタの各領域を有する半導体領域の下面に接して絶縁
体を形威し、半導体領域に形成する埋込み層を不純物含
有半導体層を之からの不純物拡散による高濃度拡散層に
て構成することにより、バイポーラトランジスタの更な
る特性改善を図ることかでかる。

また、本発明に係る製造工程を有することによって、上
記の特性改善されたバイポーラトランジスタを容易に製
造することができる。

従って、本発明は畜密度且つ高性能のバイポーラＬＳＩ
等に通用して好適ならしめるものである。

【図面の簡単な説明】

第１図Ａ−Ｆは本発明をパーティカル型バイポーラトラ
ンジスタに通用した場合の工程順の断面図、第２図は本
発明をラテラル型バイポーラトランジスタに適用した場
合の断面図、第３図は従来のバイポーラトランジスタの
断面図、第４図は従来の貼り合せ技術を用いた場合の要
部の断面図である。 （２１）　（２９）はシリコン基体、（２２）はｎ形エ
ピタキシャル層、（２６）はｎ′″多結晶シリコン層、
（２７）はｎ゛゛散層、（２８〉は５ｉＯｚ層、（３３
〉はコレクタ埋込み層、（３５）は真性ベース領域、（
３６）はエミッタ領域、（４３）はコレクタ領域である
。 第１図（そっり 第１　ｍ（そｆ）２） 従来り貼す合わビ扶財１：よろ瞥舒の断面図第４図 平底　２年　２月２２日

Claims (1)

1. 【特許請求の範囲】 １、コレクタ領域、ベース領域及びエミッタ領域を有す
   る半導体領域の下面に接して絶縁体が形成され、 上記半導体領域の下面側に形成された埋込み層が不純物
   含有半導体層と該不純物含有半導体層からの不純物拡散
   で形成された高濃度拡散層にて構成されて成る半導体装
   置。 ２、半導体領域の主面に選択的に不純物含有半導体層を
   形成し、該不純物含有半導体層からの不純物拡散で高濃
   度拡散層を形成する工程、 上記主面側に絶縁体を貼り合せる工程、 上記半導体領域の他面にコレクタ領域、ベース領域及び
   エミッタ領域を形成する工程を有し、上記不純物含有半
   導体層及び上記高濃度拡散層を埋込み層として用いるこ
   とを特徴とする半導体装置の製法。