JPS63152170A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体装置の製造方法に係わり、特に素子の
動作において本質的な部分のみで構成された半導体装置
の製造方法に関する。

（従来の技術） 近年、半導体装置の集積度を向上させるために、素子の
寸法は益々微細化している。さらに、半導体装置の高周
波特性を向上させる目的で、寄生容量成分を減じるため
に接合面積を縮小し、寄生抵抗成分を減じるために接合
部間の距離を縮める努力が払われている。

しかしながら、この種の方法にあっては次のような問題
があった。即ち、従来方法ではパターン加工精度から決
まる最小間隔の他に、各々のパターン間を相対的に合わ
せるためにパターン間にある程度の距離を必要とする。

このため、接合面積と共に接合部−電極間の距離も、加
工精度で決まる最小単位よりも大きくせざるを得ない。

また、接合面積を縮小することを目的として絶縁膜を用
いる方法も提案されているが、絶縁膜上には非晶質若し
くは多結晶のシリコン層しか形成できないため、寄生抵
抗を減じるにも限界があった。

（発明が解決しようとする問題点） このように従来方法では、素子の動作において本質的な
部分のみで構成された半導体装置を作成することは困難
であり、寄生容量の低減及び寄生抵抗の低減をはかるに
も不十分であった。

本発明は上記事情を考慮してなされたもので、その目的
とするところは、素子の動作において本質的な部分のみ
で構成された半導体装置を製造することができ、寄生容
量及び寄生抵抗の低減に寄与し得る半導体装置の製造方
法を提供することにある。

［発明の構成コ （問題点を解決するための手段） 本発明の骨子は、半導体基板の一部から絶縁膜上にまた
がるシリコン層を固相エピタキシャル成長法やビームア
ニール法等により単結晶化し、絶縁膜上に単結晶シリコ
ン層を形成することにある。

即ち本発明は、半導体装置の製造方法において、半導体
基板の一主面に凸部を形成したのち、この凸部を除く基
板上に絶縁膜を形成し、且つこの絶縁膜の表面が上記凸
部よりも低くなるように整形し、次いで前記絶縁膜及び
凸部上に一定膜厚のシリコン薄膜を堆積してこのシリコ
ン薄膜を固相エピタキシャル成長法やビームアニール法
等により単結晶化し、しかるのち上記単結晶化されたシ
リコンｉｉ＊の前記凸部上に所望の素子の活性領域を形
成するようにした方法である。

（作用） 上記工程であれば、半導体基板の凸部のみに、半導体装
置の動作において必要な部分を形成することができ、さ
らに絶縁膜上の単結晶シリコン層を引出し電極として用
いることができる。このため、寄生容量及び寄生抵抗を
著しく低減することができ、半導体装置の高周波特性を
向上させることが可能となる。

（実施例） 以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の一実施例方法により作成した半導体装
置の概略構造を示す断面図である。図中１１はｎ型シリ
コン基板であり、この基板１１の表面の一部には凸部（
ｎ型層）１２が形成されている。基板１１上にはシリコ
ン酸化膜（絶縁Ｍｌ）１３が形成され、このシリコン酸
化膜１３の表面は凸部１２より低いものとなっている。

凸部１２及びシリコン酸化膜１３上には単結晶シリコン
層（ｐ＋型層）１５が形成されている。この単結晶シリ
コン＠１５の前記凸部１２上に位置する表面部にはｎ型
＠１７が形成され、その他の部分にはシリコン酸化１１
１６が形成されている。そして、ｐ＋型層１５にはシリ
コン酸化膜１６のコンタクトホールを介してへ２電極（
ベース電極）１９がそれぞれ接続され、ｎ型層１７には
多結晶シリコン膜１８を介してＡ２電極（エミッタ電極
）２０が接続されている。

この構造においては、凸部１２上でｐ＋型層１５をｎ型
層１２．１７で挟んだものとなり、さらにこの部分にお
けるｐ＋型！！１５は薄くなっている。従って、凸部１
２上においてＮＰＮのトランジスタとして機能すること
になり、活性領域はシリコン酸化膜１３．１６で囲まれ
たものとなる。

さらに、シリコン酸化膜１３上に形成された単結晶シリ
コン層１５が、ベース電極１９の引出し層として用いら
れる。

次に、上記構造の半導体装置の製造方法について、第２
図を参照して説明する。

まず、第２図（ａ）に示す如く、ｎ型シリコン基板１１
上の一部にレジスト２１を形成し、反応性イオンエツチ
ング法（ＲＩＥ法）により基板１１を選択エツチングし
て凸部１２を形成する。

この凸部は素子の活性領域となるものであり、例えば幅
１μｍ、高さ０．８μｍに形成されている。

次いで、第２図（ｂ）に示す如く、全面に化学気相成長
法（ＣＶＤ法）によりシリコン酸化膜１３を堆積し、こ
の酸化１１３の上に平坦化用のレジスト２２を塗布する
。この状態で、プラズマを用いたレジストエッチバック
法によりレジスト２２及び酸化膜１３をエツチングして
、第２図（Ｃ）に示す如く酸化１１１３の表面を平坦化
する。

その後、ケミカルドライエツチング法（ＣＤＥ法）を用
い、第２図（ｄ）に示す如くシリコン酸化膜１３の表面
が凸部１２の表面よりも低くなるように、酸化膜１３を
エツチングする。

次いで、真空装置内でＨｅとＳｉＨ６，Ｈｅと５ｔＨ４
，ＨｅとＳ　ｉ　Ｈ２０１２の混合ガス、又はこれらの
混合ガスを原料とした低圧ＣＶＤ法により、第２図（ｅ
）に示す如く全面に厚さ０．５μ扉の多結晶シリコン層
（シリコン薄膜）１４を堆積する。このとき、シリコン
層１４の表面は、凸部１２上で他の部分よりも僅かに高
くなっている。この状態で、Ｓｌのイオン注入を行い、
多結晶シリコン！！１４を非晶質シリコン層に変質させ
る。さらに、真空装置内の加熱処理により、この非晶質
シリコン層を単結晶シリコン１１１４’に変化させる。

つまり、固相エピタキシャル成長法により、シリコン酸
化１１１３上に単結晶シリコン層１４′を形成する。

次いで、単結晶化したシリコン層１４′に８１イオンを
注入し、第２図（ｆ）に示す如くｐ＋型層１５を形成す
る。次いで、第２図（Ｑ）に示す如く、全面に０．５μ
ｍ厚さのシリコン酸化膜１６を形成し、この上に平坦化
用レジスト２３を塗布する。この状態で、レジストエッ
チバック法により第２図（ｈ）に示す如く、シリコン酸
化ｌ！１６の表面を平坦化し、ＣＤＥ法によりシリコン
酸化膜１６をエツチングしてｐ４″４層型５の一部を露
出させる。

次いで、第２図（ｉ）に示す如く、露出したｐ＋型層１
５上に砒素添加多結晶シリコン層１８を厚さ０．５μｍ
に堆積し、熱処理を行ってｐ＋型！１１５の表面部にｎ
型層（エミッタ領域）１７を形成する。この後、シリコ
ン酸化膜１６にコンタクトホールを形成し、ベース電極
及びエミッタ電極等を形成することにより、前記第１図
に示す構造が実現されることになる。

かくして作成された半導体装置は、バイポーラトランジ
スタを構成する活性領域の周囲が絶縁膜（シリコン酸化
膜１３．１６）で囲まれた構造になっているの、で、素
子の寄生容量を著しく低減することができる。さらに、
絶縁膜（シリコン酸化膜１３）上の単結晶シリコン層（
ｐ＋型層１５）を電極引出し層として用いることにより
、電極引出し層の寄生抵抗を著しく低減することが可能
となる。即ち、寄生容量及び寄生抵抗を著しい低減をは
かり、高周波応答特性の良好な半導体装置を実現するこ
とができ、その有用性は絶大である。

また、活性領域及びこれに続くシリコン層が全て単結晶
であるため、活性ｍｇの側面に電流が集中する所謂エミ
ッタクラウディングの影響をなくすことができ、素子特
性の大幅な向上をはかり得る。ざら、素子の活性領域の
周囲が全て絶縁膜で囲まれていること□から、素子分離
が極めて容易になる等の利点もある。

なお、本発明は上述した実施例方法に限定されるもので
はない。例えば、前記絶縁膜上に形成した多結晶若しく
は非晶質のシリコン層を単結晶化する手法としては、同
相エピタキシャル成長法の代りに、ビームアニール法を
用いることも可能である。また、凸部の幅、高さ及び各
層の膜厚等の条件は、仕様に応じて適宜変更可能である
。さらに、バイポーラトランジスタに限らず、各種の半
導体装置に適用することが可能である。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施すること
ができる。

［発明の効果コ 以上詳述したように本発明によれば、素子の動作におい
て本質的に必要な部分のみで半導体装置を製造すること
ができ、且つ活性領域及び電極引出し層を単結晶で形成
することができる。従って、寄生容量及び寄生抵抗の低
減をはかり得、高周波応答性の向上をはかることができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例方法によって作製した半導体
装置の概略構造を示す断面図、第２図は上記実施例装置
の製造工程を示す断面図である。 １１・・・ｎ型シリコン基板、１２・・・凸部（コレク
タ領域）、１３・・・シリコン酸化Ｍ（絶縁膜）、１４
・・・多結晶シリコン層（シリコン簿膜）、１５・・・
ｐ＋型層（単結晶シリコン薄膜）、１６・・・シリコン
酸化膜、１７・・・ｎ型層（エミッタ領域）、１８・・
・砒素添加多結晶シリコン膜、１９・・・ベース電極、
２０・・・エミッタ電極、２１．〜，２３・・・レジス
ト。 出願人代理人　弁理士　鈴江武彦 第１　図 第２図　　（１） 第２図　（２） 第２ｇｌ（３）

Claims (3)

【特許請求の範囲】
1. （１）半導体基板の一主面に凸部を形成する工程と、該
   凸部を除く基板上に絶縁膜を形成し、且つこの絶縁膜の
   表面が上記凸部よりも低くなるように整形する工程と、
   前記絶縁膜及び凸部上に一定膜厚のシリコン薄膜を堆積
   し、このシリコン薄膜を単結晶化する工程と、次いで上
   記単結晶化されたシリコン薄膜の前記凸部上に所望の素
   子の活性領域を形成する工程とを含むことを特徴とする
   半導体装置の製造方法。
2. （２）前記絶縁膜上に堆積するシリコン薄膜として非晶
   質若しくは多結晶のシリコンを用い、該薄膜を単結晶化
   する工程として固相エピタキシャル成長法或いはビーム
   アニール法を用いたことを特徴とする特許請求の範囲第
   １項記載の半導体装置の製造方法。
3. （３）前記半導体基板を第１導電型層、前記単結晶化し
   たシリコン薄膜を第２導電型層とし、前記凸部上に位置
   するシリコン薄膜の表面層に第１導電型層を形成し、上
   記第２導電型層を上記第１導電型層で挟んだバイポーラ
   トランジスタを作製したことを特徴とする特許請求の範
   囲第１項記載の半導体装置の製造方法。