JP2605030B2 - 直交バイポーラ−トランジスタ - Google Patents
直交バイポーラ−トランジスタInfo
- Publication number
- JP2605030B2 JP2605030B2 JP62042446A JP4244687A JP2605030B2 JP 2605030 B2 JP2605030 B2 JP 2605030B2 JP 62042446 A JP62042446 A JP 62042446A JP 4244687 A JP4244687 A JP 4244687A JP 2605030 B2 JP2605030 B2 JP 2605030B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- junction
- transistor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000011521 glass Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7317—Bipolar thin film transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 ＜発明の分野＞ この発明は絶縁基板上のエピタキシャル層内の直交バ
イポーラートランジスタ構造に関する。
イポーラートランジスタ構造に関する。
＜発明の背景＞ バイポーラー技法とMOS技法を混合した集積回路を開
発することが工業界で相当問題になっている。この明ら
かな利点は同じチップ上でアナログとデジタルの両機能
を行うことにより１つの装置の用途を強化拡大すること
が出来ることである。
発することが工業界で相当問題になっている。この明ら
かな利点は同じチップ上でアナログとデジタルの両機能
を行うことにより１つの装置の用途を強化拡大すること
が出来ることである。
この構造を得るための過去の研究は２つに分類される
が、そのいずれもバイポーラ構造を持つ能動領域として
シリコン・オン・絶縁体（SOI）装置のエピタキシャル
層を用いる。分類の第１はベース領域をそのエピタキシ
ャル層を全部でなく一部通して形成し、エミッタ領域を
そのベース領域内に形成した竪型配列のバイポーラート
ランジスタである。このベース領域の周りと下の残りの
エピタキシャル材料はコレクタとして働く。この構造の
例は米国特許第3974560号および第4127860号に開示され
ている。この型の構造の問題点はエピタキシャル層が一
般に極めて薄く、基板に最も近い領域に多くの欠陥があ
り、コレクタ接合のベースが必然的にこの欠陥領域に形
成されて装置の性能を悪くすることがある。分類の第２
はコレクタ、ベース、エミッタが全て完全にエピタキシ
ャル層内に形成された隣接領域である横型配列のバイポ
ーラートランジスタである。この構造はエピタキシャル
層の厚さ全部をPN接合の形成に用い得るため上記第１分
類の構造上の問題がない。
が、そのいずれもバイポーラ構造を持つ能動領域として
シリコン・オン・絶縁体（SOI）装置のエピタキシャル
層を用いる。分類の第１はベース領域をそのエピタキシ
ャル層を全部でなく一部通して形成し、エミッタ領域を
そのベース領域内に形成した竪型配列のバイポーラート
ランジスタである。このベース領域の周りと下の残りの
エピタキシャル材料はコレクタとして働く。この構造の
例は米国特許第3974560号および第4127860号に開示され
ている。この型の構造の問題点はエピタキシャル層が一
般に極めて薄く、基板に最も近い領域に多くの欠陥があ
り、コレクタ接合のベースが必然的にこの欠陥領域に形
成されて装置の性能を悪くすることがある。分類の第２
はコレクタ、ベース、エミッタが全て完全にエピタキシ
ャル層内に形成された隣接領域である横型配列のバイポ
ーラートランジスタである。この構造はエピタキシャル
層の厚さ全部をPN接合の形成に用い得るため上記第１分
類の構造上の問題がない。
この第２分類の構造の一例が米国特許第4050965号に
開示されているが、これはエピタキシャル層内に形成さ
れた横型バイポーラートランジスタを示している。最終
的にゲートの一方の側に隣接するエミッタになるものに
ｐ型ドープ剤が注入され、そのドープ剤がゲートの下に
拡散して少量がベース領域を形成する。このゲートを通
常のようにマスクに用いて次にｎ型ドープ剤でコレクタ
およびエミッタ領域が注入される。これによりゲートの
一方の側に隣接するｎ＋型コレクタ領域と、ゲートの下
のｎ型領域と、同じくゲート下の狭いｐ型ベース領域
と、ゲートの他方の側に隣接するｎ＋型エミッタ領域と
を生じる。この型の構造では第１分類の型のトランジス
タより優れたトランジスタが出来るが、ベース領域の幅
がベースとエミッタの双方の拡散条件に依存するため制
御が困難である。
開示されているが、これはエピタキシャル層内に形成さ
れた横型バイポーラートランジスタを示している。最終
的にゲートの一方の側に隣接するエミッタになるものに
ｐ型ドープ剤が注入され、そのドープ剤がゲートの下に
拡散して少量がベース領域を形成する。このゲートを通
常のようにマスクに用いて次にｎ型ドープ剤でコレクタ
およびエミッタ領域が注入される。これによりゲートの
一方の側に隣接するｎ＋型コレクタ領域と、ゲートの下
のｎ型領域と、同じくゲート下の狭いｐ型ベース領域
と、ゲートの他方の側に隣接するｎ＋型エミッタ領域と
を生じる。この型の構造では第１分類の型のトランジス
タより優れたトランジスタが出来るが、ベース領域の幅
がベースとエミッタの双方の拡散条件に依存するため制
御が困難である。
＜発明の概要＞ この発明はシリコン・オン、絶縁体技法を利用して集
積回路装置に直交バイポーラートランジスタ構造を与え
る。１つの表面と、その表面から広がる第１の導電型の
第１の領域と、同様にその表面から広がる第２の導電型
の第２の領域を持つ単結晶シリコンの第１の層が設けら
れ、その第２の領域がその第１の領域に隣接し、それと
PN接合を形成する関係にあり、その第１の層の表面に第
２の導電型の第２のシリコン層が第１の領域とだけPN接
合を形成するように配置されている。この後PN接合は第
２の領域から特定距離だけ離れている。
積回路装置に直交バイポーラートランジスタ構造を与え
る。１つの表面と、その表面から広がる第１の導電型の
第１の領域と、同様にその表面から広がる第２の導電型
の第２の領域を持つ単結晶シリコンの第１の層が設けら
れ、その第２の領域がその第１の領域に隣接し、それと
PN接合を形成する関係にあり、その第１の層の表面に第
２の導電型の第２のシリコン層が第１の領域とだけPN接
合を形成するように配置されている。この後PN接合は第
２の領域から特定距離だけ離れている。
＜推奨実施例の説明＞ 次の説明および第１図ないし第６図には、導電型をｐ
型とｎ型に特定した材料と領域が示されているが、これ
は例示のためであって、発明の範囲を制限するものでは
ない。ｐとｎを反対にした装置もここに記載する装置と
全ての点において同等と考えられる。
型とｎ型に特定した材料と領域が示されているが、これ
は例示のためであって、発明の範囲を制限するものでは
ない。ｐとｎを反対にした装置もここに記載する装置と
全ての点において同等と考えられる。
第１図および第２図には直交バイポーラートランジス
タ装置10が示されている。この装置10はサファイアのよ
うな絶縁基板12と、その基板12の主表面16に島状能動領
域14を画定する単結晶シリコンのエピタキシャル層を含
む。島状領域14はトランジスタのベース領域であるｐ型
の中央第１領域18と、この例ではその第１領域16を挟ん
でその反対側に設けられてトランジスタのコレクタを構
成するｎ型の第２および第３領域20、22を含む。この第
２および第３領域20、22は図示されない金属化層により
互いに電気的に接続されて単一のコレクタ形成する。島
状領域14上に設けられた酸化シリコンの絶縁薄層24はこ
れを貫通して島状領域の一部を露出する開口部30を有す
る。絶縁層24上にはこの例では多結晶シリコンの層32が
設けられ、開口部30を通って第１領域とPN接合を形成す
る。この層32はトランジスタのエミッタであって、第２
図に最も良く見える。第２、第３領域20、22は第１領域
18とPN接合34を形成するが、層32はそれとPN接合36を形
成する。酸化シリコン層24は第２図に示すように領域2
0、22を完全に覆い、PN接合36が全部第１図に38で示す
破線内に入るようにPN接合34を覆っている。この絶縁層
24による被覆はｎ型ドーピングの多結晶シリコン層32が
第２または第３領域に短絡するのを防ぐ。
タ装置10が示されている。この装置10はサファイアのよ
うな絶縁基板12と、その基板12の主表面16に島状能動領
域14を画定する単結晶シリコンのエピタキシャル層を含
む。島状領域14はトランジスタのベース領域であるｐ型
の中央第１領域18と、この例ではその第１領域16を挟ん
でその反対側に設けられてトランジスタのコレクタを構
成するｎ型の第２および第３領域20、22を含む。この第
２および第３領域20、22は図示されない金属化層により
互いに電気的に接続されて単一のコレクタ形成する。島
状領域14上に設けられた酸化シリコンの絶縁薄層24はこ
れを貫通して島状領域の一部を露出する開口部30を有す
る。絶縁層24上にはこの例では多結晶シリコンの層32が
設けられ、開口部30を通って第１領域とPN接合を形成す
る。この層32はトランジスタのエミッタであって、第２
図に最も良く見える。第２、第３領域20、22は第１領域
18とPN接合34を形成するが、層32はそれとPN接合36を形
成する。酸化シリコン層24は第２図に示すように領域2
0、22を完全に覆い、PN接合36が全部第１図に38で示す
破線内に入るようにPN接合34を覆っている。この絶縁層
24による被覆はｎ型ドーピングの多結晶シリコン層32が
第２または第３領域に短絡するのを防ぐ。
島状領域14は、第３図に最も良く見えるように、その
片側から広がる部分40を有する。この部分40はｐ型で第
１領域の延長である。多結晶シリコンの層32は第１領域
18の上に広がっているが、第１図に示すように、部分40
までは延びていない。装置10の上には燐珪酸ガラスのよ
うな絶縁材料の層が設けられ、２つのコレクタ領域20、
22、エミッタ32およびベース領域18にそれぞれ金属接触
44、46、48により電気接触が作られている。
片側から広がる部分40を有する。この部分40はｐ型で第
１領域の延長である。多結晶シリコンの層32は第１領域
18の上に広がっているが、第１図に示すように、部分40
までは延びていない。装置10の上には燐珪酸ガラスのよ
うな絶縁材料の層が設けられ、２つのコレクタ領域20、
22、エミッタ32およびベース領域18にそれぞれ金属接触
44、46、48により電気接触が作られている。
第１図および第２図の直交ハイポーラートランジスタ
装置10を作る方法を第３図ないし第６図に示す。第３図
は単結晶シリコン層を被着し得るサファイア等の任意適
当な絶縁基板12を示す。この基板12の主表面50上に単結
晶シリコンのエピタキシャル層を形成し、その層の一部
を通常の方法でエッチング除去して表面50を露出させる
ことにより島状能動領域14を形成する。この島状領域14
は第３図に最も良く見える部分40を含む。第４図に示す
ように、酸化性雰囲気中で約900度に加熱する等の任意
適当な方法によりその島状領域14の上に酸化シリコンの
比較的薄い絶縁層24を形成する。この層24は基板12のど
こかに形成されるMOSトランジスタ用のゲート酸化物層
と同時に形成することも出来る。次に層24に開口部30を
エッチングして島状領域14の表面54の一部を露出する。
装置10を作る方法を第３図ないし第６図に示す。第３図
は単結晶シリコン層を被着し得るサファイア等の任意適
当な絶縁基板12を示す。この基板12の主表面50上に単結
晶シリコンのエピタキシャル層を形成し、その層の一部
を通常の方法でエッチング除去して表面50を露出させる
ことにより島状能動領域14を形成する。この島状領域14
は第３図に最も良く見える部分40を含む。第４図に示す
ように、酸化性雰囲気中で約900度に加熱する等の任意
適当な方法によりその島状領域14の上に酸化シリコンの
比較的薄い絶縁層24を形成する。この層24は基板12のど
こかに形成されるMOSトランジスタ用のゲート酸化物層
と同時に形成することも出来る。次に層24に開口部30を
エッチングして島状領域14の表面54の一部を露出する。
次に低圧化学蒸着法により装置10上に高濃度にドープ
された多結晶シリコンのｎ型層32を形成する。次にこの
層32を標準の写真製版法により画定し、適当にエッチン
グして第５図に示すようにトランジスタ10のエミッタ領
域を形成する。層32のドーピング濃度は約30オーム平行
の抵抗値が得られるものであることを要する。層32は開
口部30を埋めて島状領域14の表面54まで広がっているこ
とが判る。この場合は低圧化学蒸着を層32の形成に用い
たが、その他の任意適当な方法を用いることが出来る。
また層32を当業者に公知のエピタキシャル成長法を用い
て単結晶シリコンで形成することも出来る。
された多結晶シリコンのｎ型層32を形成する。次にこの
層32を標準の写真製版法により画定し、適当にエッチン
グして第５図に示すようにトランジスタ10のエミッタ領
域を形成する。層32のドーピング濃度は約30オーム平行
の抵抗値が得られるものであることを要する。層32は開
口部30を埋めて島状領域14の表面54まで広がっているこ
とが判る。この場合は低圧化学蒸着を層32の形成に用い
たが、その他の任意適当な方法を用いることが出来る。
また層32を当業者に公知のエピタキシャル成長法を用い
て単結晶シリコンで形成することも出来る。
次に装置10に層24を通してひ素の注入を行い、第６図
に示すようにトランジスタのコレクタ領域である第２お
よび第３の領域を形成する。この注入エネルギは約80〜
90keVで、約1019原子/cm3の表面濃度を与えることを要
する。島状領域14の層32直下の部分即ち第１領域18はｎ
型不純物を受け入れないためｐ型のままである。このよ
うにしてベース領域を形成する重要な利点は、そのベー
ス領域が自動的にエミッタ層32に整合するため、島状領
域14の厚さと開口部30の寸法を調節することにより、両
者の構造関係を精密に制御出来ることである。
に示すようにトランジスタのコレクタ領域である第２お
よび第３の領域を形成する。この注入エネルギは約80〜
90keVで、約1019原子/cm3の表面濃度を与えることを要
する。島状領域14の層32直下の部分即ち第１領域18はｎ
型不純物を受け入れないためｐ型のままである。このよ
うにしてベース領域を形成する重要な利点は、そのベー
ス領域が自動的にエミッタ層32に整合するため、島状領
域14の厚さと開口部30の寸法を調節することにより、両
者の構造関係を精密に制御出来ることである。
燐珪酸ガラスかほう燐珪酸ガラスのようなリフローガ
ラスの層42を装置10上に被着した後、そのガラス層42の
上にホトレジスト層（図示せず）を被着し、その金属接
触を形成すべき部分に開口部59を画定し、適当なエッチ
ング液によりガラス層42とその下の層24を通してそのエ
ッチングを行う。次にホトレジストを除去し、ガラス層
42を普通の方法で熱処理する。更にガラス層42上と接触
用開口部56内とにアルミニウムのような導電材料の層を
被着して接触44、46、48を形成する。次に、そのアルミ
ニウム層を通常の方法で処理して相互結線パタンを形成
する。
ラスの層42を装置10上に被着した後、そのガラス層42の
上にホトレジスト層（図示せず）を被着し、その金属接
触を形成すべき部分に開口部59を画定し、適当なエッチ
ング液によりガラス層42とその下の層24を通してそのエ
ッチングを行う。次にホトレジストを除去し、ガラス層
42を普通の方法で熱処理する。更にガラス層42上と接触
用開口部56内とにアルミニウムのような導電材料の層を
被着して接触44、46、48を形成する。次に、そのアルミ
ニウム層を通常の方法で処理して相互結線パタンを形成
する。
この発明の極めて重要な利点はトランジスタのエミッ
タの厚さがベース領域18の厚さに無関係なことである。
このため極めて薄いエピタキシャル層上に実際のバイポ
ーラートランジスタの形成が可能になる。
タの厚さがベース領域18の厚さに無関係なことである。
このため極めて薄いエピタキシャル層上に実際のバイポ
ーラートランジスタの形成が可能になる。
コレクタ領域20、22はベース領域18の片側に設けた単
一のコレクタの形をとることも出来、またベース領域を
包囲するトロイドや多角形等の形をとることも出来る。
このような変形構造も全てこの発明の技術的範囲に属す
る。
一のコレクタの形をとることも出来、またベース領域を
包囲するトロイドや多角形等の形をとることも出来る。
このような変形構造も全てこの発明の技術的範囲に属す
る。
第１図はこの発明による直交バイポーラートランジスタ
に含まれる能動領域を示す半導体装置の一部の平面図、
第２図は第１図の線２−２に沿う断面図、第３図は第１
図の装置のエピタキシャル層の平面図、第４図、第５図
および第６図は第１図に示す装置の各製造段階における
形態を示す第２図と同様の図である。 14……第１の層、18……第１の領域、20、22……第２の
領域、32……第２の層、34、36……PN接合。
に含まれる能動領域を示す半導体装置の一部の平面図、
第２図は第１図の線２−２に沿う断面図、第３図は第１
図の装置のエピタキシャル層の平面図、第４図、第５図
および第６図は第１図に示す装置の各製造段階における
形態を示す第２図と同様の図である。 14……第１の層、18……第１の領域、20、22……第２の
領域、32……第２の層、34、36……PN接合。
Claims (8)
- 【請求項１】第１の導電型の第１の領域と、第１の領域
に第１の方向で隣接し第１の領域とPN接合を形成する第
２の導電型の第２の領域とを有する単結晶シリコンの薄
い第１の層と、 第１の方向と略直交する第２の方向で第１の領域と隣接
し、第２の領域とは離間したPN接合を第１の領域のみと
形成する第２の導電型の第２のシリコン層とよりなる直
交バイポーラートランジスタ。 - 【請求項２】上記第２の層に接触するエミッタ電極と上
記第１の層の上記第１の領域に接触するベース電極と第
１の層の上記第２の領域に接触するコレクタ電極とを特
徴とする請求項１に記載の直交バイポーラートランジス
タ。 - 【請求項３】上記第１の層の上記第２の領域から上記第
２の層を絶縁するように、第２の層が隣接する第１の層
の表面上の上記PN接合上に設けられた絶縁材の層を含む
請求項２に記載のトランジスタ。 - 【請求項４】上記第１の層がその上に配置される絶縁基
板を含む請求項３に記載のトランジスタ。 - 【請求項５】上記第１の領域と隣接しそれとPN接合関係
にあり上記第２の領域と離間し上記表面から延在し、第
２の領域とは相互に電気的に接続された上記第２の導電
型の第３の領域を含む請求項３又は４に記載のトランジ
スタ。 - 【請求項６】上記第２の層は多結晶シリコンの層である
請求項５に記載のトランジスタ。 - 【請求項７】上記第２の領域は上記第１の領域を囲む構
成の請求項５又は６に記載のトランジスタ。 - 【請求項８】上記第２の層は多結晶シリコンの層である
請求項７に記載のトランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/833,074 US4792837A (en) | 1986-02-26 | 1986-02-26 | Orthogonal bipolar transistor |
| US833074 | 1997-04-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62205660A JPS62205660A (ja) | 1987-09-10 |
| JP2605030B2 true JP2605030B2 (ja) | 1997-04-30 |
Family
ID=25263344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62042446A Expired - Fee Related JP2605030B2 (ja) | 1986-02-26 | 1987-02-25 | 直交バイポーラ−トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4792837A (ja) |
| JP (1) | JP2605030B2 (ja) |
| KR (1) | KR950003916B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8700640A (nl) * | 1987-03-18 | 1988-10-17 | Philips Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| US5003365A (en) * | 1988-06-09 | 1991-03-26 | Texas Instruments Incorporated | Bipolar transistor with a sidewall-diffused subcollector |
| US5298786A (en) * | 1990-12-06 | 1994-03-29 | International Business Machines Corp. | SOI lateral bipolar transistor with edge-strapped base contact and method of fabricating same |
| US5073506A (en) * | 1991-02-14 | 1991-12-17 | Allied-Signal Inc. | Method for making a self-aligned lateral bipolar SOI transistor |
| US5389561A (en) * | 1991-12-13 | 1995-02-14 | Sony Corporation | Method for making SOI type bipolar transistor |
| US5242859A (en) * | 1992-07-14 | 1993-09-07 | International Business Machines Corporation | Highly doped semiconductor material and method of fabrication thereof |
| EP0619612B1 (en) * | 1993-04-08 | 2002-10-30 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device having a bipolar transistor |
| EP0632491A3 (de) * | 1993-07-02 | 1996-09-11 | Siemens Ag | Herstellungsverfahren für lateralen Bipolartransistor. |
| JP2647057B2 (ja) * | 1995-06-02 | 1997-08-27 | 日本電気株式会社 | 半導体装置 |
| US6404038B1 (en) | 2000-03-02 | 2002-06-11 | The United States Of America As Represented By The Secretary Of The Navy | Complementary vertical bipolar junction transistors fabricated of silicon-on-sapphire utilizing wide base PNP transistors |
| EP4002481A1 (en) | 2020-11-19 | 2022-05-25 | Imec VZW | Low parasitic ccb heterojunction bipolar transistor |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3246214A (en) * | 1963-04-22 | 1966-04-12 | Siliconix Inc | Horizontally aligned junction transistor structure |
| US3943555A (en) * | 1974-05-02 | 1976-03-09 | Rca Corporation | SOS Bipolar transistor |
| US4266238A (en) * | 1977-03-11 | 1981-05-05 | Zaidan Hojin Handotai Kenkyu Shinkokai | Semiconductor device having high-speed operation and integrated circuit using same |
| US4195307A (en) * | 1977-07-25 | 1980-03-25 | International Business Machines Corporation | Fabricating integrated circuits incorporating high-performance bipolar transistors |
| US4272880A (en) * | 1979-04-20 | 1981-06-16 | Intel Corporation | MOS/SOS Process |
| JPS5635465A (en) * | 1979-08-31 | 1981-04-08 | Toshiba Corp | Semiconductor device |
| US4446611A (en) * | 1980-06-26 | 1984-05-08 | International Business Machines Corporation | Method of making a saturation-limited bipolar transistor device |
| JPS5734365A (en) * | 1980-08-08 | 1982-02-24 | Ibm | Symmetrical bipolar transistor |
| DE3174777D1 (en) * | 1980-10-23 | 1986-07-10 | Fairchild Camera Instr Co | Method of fabricating integrated circuit structure |
| US4532534A (en) * | 1982-09-07 | 1985-07-30 | Rca Corporation | MOSFET with perimeter channel |
| US4583106A (en) * | 1983-08-04 | 1986-04-15 | International Business Machines Corporation | Fabrication methods for high performance lateral bipolar transistors |
| JPS60144967A (ja) * | 1983-12-30 | 1985-07-31 | Fujitsu Ltd | ラテラルバイポーラトランジスタの製造方法 |
-
1986
- 1986-02-26 US US06/833,074 patent/US4792837A/en not_active Expired - Fee Related
-
1987
- 1987-02-21 KR KR1019870001477A patent/KR950003916B1/ko not_active IP Right Cessation
- 1987-02-25 JP JP62042446A patent/JP2605030B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4792837A (en) | 1988-12-20 |
| KR870008392A (ko) | 1987-09-26 |
| KR950003916B1 (ko) | 1995-04-20 |
| JPS62205660A (ja) | 1987-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4160991A (en) | High performance bipolar device and method for making same | |
| US4236294A (en) | High performance bipolar device and method for making same | |
| EP0083816B1 (en) | Semiconductor device having an interconnection pattern | |
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| JPS5811107B2 (ja) | 半導体ダイオ−ドを有するプログラム可能メモリセル | |
| JPH0719838B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5937867B2 (ja) | 半導体装置およびその製造方法 | |
| JP2605030B2 (ja) | 直交バイポーラ−トランジスタ | |
| EP0160255B1 (en) | Field effect transistor device and method of making same | |
| JPH0123949B2 (ja) | ||
| JPH0630359B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| JPH0654795B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| EP0078220B1 (en) | Polycrystalline silicon interconnections for bipolar transistor flip-flop | |
| JPH0241170B2 (ja) | ||
| JPH0436466B2 (ja) | ||
| US4883772A (en) | Process for making a self-aligned silicide shunt | |
| US4512074A (en) | Method for manufacturing a semiconductor device utilizing selective oxidation and diffusion from a polycrystalline source | |
| EP0036620A2 (en) | Semiconductor device and method for fabricating the same | |
| JP2654056B2 (ja) | 半導体装置の製造方法 | |
| JPS5827340A (ja) | 半導体集積回路装置の製造法 | |
| JPH0318738B2 (ja) | ||
| JP2692292B2 (ja) | 集積回路装置用縦形バイポーラトランジスタ | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| KR910009740B1 (ko) | 산화막을 이용하여 자기 정합된 바이폴라 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |