JPS5937867B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS5937867B2
JPS5937867B2 JP52137353A JP13735377A JPS5937867B2 JP S5937867 B2 JPS5937867 B2 JP S5937867B2 JP 52137353 A JP52137353 A JP 52137353A JP 13735377 A JP13735377 A JP 13735377A JP S5937867 B2 JPS5937867 B2 JP S5937867B2
Authority
JP
Japan
Prior art keywords
window
layer
insulating layer
silicon
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52137353A
Other languages
English (en)
Other versions
JPS5364486A (en
Inventor
アリ−・スロブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS5364486A publication Critical patent/JPS5364486A/ja
Publication of JPS5937867B2 publication Critical patent/JPS5937867B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

【発明の詳細な説明】 本発明は、単結晶シリコンの半導体本体を有し、この半
導体本体の表面に少なくとも１個の窓を持つ電気的絶縁
層を設けた少なく共１個の半導体回路素子と、この絶縁
層上および窓内のシリコン表面上に延在すると共に、第
１の導電型の第１部分と、これと少なく共窓内において
隣接する第２の導電型の第２部分とを具えたシリコン層
を具えた半導体装置に関するものである。
また本発明はこの半導体装置の製造方法に関するもので
ある。
上述した種類の半導体装置は、例えば米国特許明細書第
３６００６５１号に記載されている。
この装置では、少なく共半導体回路素子のゾーンを窓内
に存在するシリコン層の一部分中に設け、このゾーンと
同じ導電型のシリコン層の一部分をこのゾーンへの接続
導体として使用する。半導体素子に属する他の導電型の
他のゾーンへの接続が金属層または基板を介して行なわ
れる。斯種既知の半導体装置の重大な欠点は、上述の金
属層を用いることによつて形成されるキヤパシタンスが
比較的大きなことである。
この金属層を所定のゾーン上に設けるために、このゾー
ンは実際上、所定の最小寸法を有しなければならない。
ゾーンならびに半導体回路素子のこれと組み合されたｐ
−ｎ接合の表面および従つて対応するキャパシタンスは
、極めて高い周波数で使用する場合および整列誤差にお
いて、許容できない程度に大きなものになつてしまう欠
点がある。本発明の目的は、最小の表面層、従つて最少
の漂遊容量を有し、しかも比較的大きな許容誤差で製造
し得る半導体装置を提供することにある。
また本発明の他の目的は、上述した半導体装置を最少の
処理工程で製造することが出来る方法を提供することで
ある。また、更に本発明の他の目的は、極めて高い周波
数で使用するためのバイポーラトランジスタを提供する
ことで、このトランジスタでは３個の活性ゾーンの少な
く共２個のゾーンは金属層によつて接触されないもので
ある。
本発明は、接続導体のパターン中の前述のシリコン層お
よび半導体回路素子の電極を効果的に使用することによ
つて上述の目的が達成し得るという認識に基いて成され
たものである。
本発明半導体装置は、単結晶シリコンから成る半導体本
体を有し、この半導体本体の表面に少なく共１個の窓を
持つ電気的絶縁層を設けた少なく共１個の半導体回路素
子と、この絶縁層上および窓以内のシリコン表面上に延
在すると共に、第１の導電型の第１部分およびこれと少
なく共窓以内において隣接する第２の導電型の第２部分
を有したシリコン層とを具えた半導体装置において、前
記窓。
以内の前記シリコン層の第１部分によつて電極を形成す
ると共に前記絶縁層上の窓の外側の前記第１部分によつ
て第１の導電型の第１活性ゾーンの接続導体を形成し、
前記窓以内の前記シリコン層の第２部分によつて電極を
形成すると共に前記絶縁層上の窓の外側の前記第２部分
によつて前記半導体回路素子の第２の導電型の第２活性
ゾーンの接続導体を形成したことを特徴とするものであ
る。電極およびｐ型とｎ型のゾーンの接続導体として互
いに隣接するシリコン層の部分を用いることによつて、
半導体回路素子の表面および従つて漂遊容量が最少とな
る。この結果、半導体回路素子を極めて高い周波数で使
用できると共に、この素子を独立した素子としてあるい
は集積回路内で極めて好適に用いることが可能となる。
容易に製造することが出来る簡単な実施例によれば、こ
のシリコン層を窓の内側および外側において全体に多結
晶材料で構成する。
しかし、所定の状態の下では、シリコン層の第１および
第２の部分間に形成されるｐ−ｎ接合が多結晶材料中全
体的に存在する事実によつて例えば大きな洩れ電流が生
じる欠点となる。
本発明の他の実施例によれば前述の米国特許明細書で行
なわれた様にシリコン層を窓以内においてはシリコン表
面上にエピタキシヤル成長した単結晶材料で形成し、窓
の外側においては多結晶材料で形成する。第１および第
２の活性ゾーン全体をシリコン層中に存在させるけれど
も、この第２の活性ゾーンは、窓以内で表面に隣接する
と共に半導体本体の隣接部分と相俟つてｐ−ｎ接合を形
成するシリコン本体のゾーンであることが望ましいもの
である。
この結果、活性ゾーンが互いに垂直方向に位置する構造
の半導体、例えばバーチカル（垂直）バイポーラトラン
ジスタを形成することができる。所望の表面積を出来る
限り制限すると共に最少のマスク工程数で製造するため
に、この第２の活性ゾーンを適切に設けることによりこ
のゾーンが窓の縁で実際上規定されるようになる（但し
、横方向の拡散を除外する）。第２の活性ゾーン全体を
窓によつて適当に決定する。即ち、このゾーン全体を、
窓をマスクとして使用しながら、ドーピングによつて形
成する。本発明による他の半導体回路素子も構成するこ
とができるが、極めて重要な実施例によればこの第２の
活性ゾーンを第１の活性ゾーンと半導体本体の隣接部分
との間に位置させ、第１および第２の活性ゾーンならび
にその下の半導体本体の部分によつてバイポーラトラン
ジスタの３個の活性ゾーンを形成するものである。
また、他の重要な実施例は、上述の活性ゾーンの１つを
、窓以内に存在すると共に前述の活性ゾーンの導電型を
呈するシリコン層の部分の単結晶部分によつて形成した
ことを特徴とするものである。
また本発明半導体装置の製造方法は、シリコン本体の表
面に電気的絶縁層を設け、該電気的絶縁層中に少なく共
窓を設け、シリコン層を前記絶縁層上および前記窓以内
のシリコン表面上の気体相から堆積し、窓以内に延在す
る前記シリコン層の少なく共一部分が第１ドーピング工
程によつて第１導電型を得、次に窓の一部分以内および
窓の外側の絶縁層上に延在する前記シリコン層の一部分
をマスクによつて遮蔽し、次に窓以内および窓の外側の
絶縁層上に部分的に位置する前記シリコン層のマスクに
よつて遮蔽されていない部分を第２ドーピング工程によ
つて第２反対導電型に変換し、窓以内の第１導電型の前
記シリコン層のドープした部分を前記表面に隣接する第
１導電型のゾーンに接触させる様にしたことを特徴とす
るものである。
以下図面につき本発明を詳細に説明する。
ここで図面は図式的に描いたものにすぎず、決して寸法
通りに表現されていないことを明記する。
また横断面図にあつては、同じ導電型の領域を同方向の
ハツチングを施した。一般に。各々の図面中の素子で同
じものについては同じ番号を付した。第１図は本発明に
よる半導体装置の一実施例の平面図であり、第２図は第
１図の−線に沿つて切断した時の横断面図である。この
半導体装置には単結晶シリコンから成り、第１の導電型
の領域を有する半導体本体１が設けられ、本例ではこの
領域を厚さが例えば１．２５μｍで抵抗率が約１Ω・ｍ
であるｎ型シリコン層２によつて形成し、この層を例え
ば抵抗率０．０１Ω・ｍの高度にドープした（不純物過
剰添加した）ｎ型シリコンから成る支持部材３の上に設
ける。また本半導体装置は、エミツタゾーン９、ベース
ゾーン１０およびコレクタゾーン２を有するバイポーラ
トランジスタ形態の半導体回路素子を具える。半導体本
体の表面４には（電気的に）絶縁する層５があり、本例
では絶縁層５は酸化けい素の層５Ａおよびこの上にある
窒化けい素の薄い層５Ｂから成つている。窓７が絶縁層
５の中に存在し、他方、絶縁層５上およびシリコン表面
上にも延在するシリコン層８は、第１の導電型、即ちこ
こではｎ型の第１部分８Ａおよび第２の導電型、即ちこ
こではｐ型の第２の部分８Ｂを具えており、これら部分
８Ａ，８Ｂは窓７の中で互いに隣接している。本発明に
よれば、シリコン層から成る第１の部分８Ａによつて窓
７の中では電極を構成すると共に、窓の外の絶縁層５の
上では第１の導電型（ｎ型）の第１の活性ゾーン、ここ
ではエミツタゾーン９の接続導体を構成する。
またこの第２の部分８Ｂによつて窓７の中では電極を構
成すると共に、窓の外の絶縁層５の上では半導体回路素
子（本例ではトランジスタ９，１０，２）の第２の導電
型（ｐ型）の第２の活性ゾーン、ここではベースゾーン
１０の接続導体を構成する。窓７の中においてベースゾ
ーン１０は前述の表面４に隣接しており、また領域２の
隣接部分と共にｐ−ｎ接合を形成する。またゾーン１０
は窓７の縁に実質的に隣接すると共に、本例ではゾーン
１０はこの窓によつてもつばら決められる。また本例で
は、窓７内のシリコン層８はエピタキシヤル成長した単
結晶材料から成り、この層８内の窓の境界を破線で表わ
す。しかし、或る場合においては、窓７の中のシリコン
層８を多結晶とすることもでき、これによつて製造が簡
単となる。その理由はこの様な場合にはシリコン層８を
形成する条件は余り厳しいものでないからである。活性
ゾーンの一方、即ちエミツタゾーン９を、本例ではゾー
ン９と同じ導電型を有し、窓７の中に存在するシリコン
層８の部分８Ａの単結晶部分によつて形成する。そこで
本例ではベースーエミツタ接合は表面４とほぼ一致して
いる。しかしこのことに限定される必要はなく、エミツ
タゾーンを以下の例において説明する様に、ベースゾー
ン１０の表面４の下に延長することも可能である。コレ
クタゾーン２を領域３に形成した電極層１２によつて接
触させる。上述した例においては、第１の活性ゾーン９
、第２の活性ゾーン１０および半導体本体の隣接するｎ
型領域２は共に３つの活性ゾーン、即ちバイポーラトラ
ンジスタのエミツタ、ベースおよびコレクタゾーンを形
成する。このバイポーラトランジスタの代りに、本発明
による半導体装置は極めて異つた回路素子（以下で説明
する様な）を具えることもできる。例えば、前述の例に
おいては第１の活性ゾーン９および領域２の間に存在す
る第２の活性ゾーン１０を第１の活性ゾーンの横に存在
させることもできる。上述の記載においては、ゾーン９
をエミツタゾーン、領域２をコレクタゾーンと呼んでい
たが、勿論トランジスタを上述したのと反対の状態、即
ちゾーン９をコレクタゾーンおよび領域２をエミツタゾ
ーンとして使用することもでき、このことは例えば所謂
゛Ｉ２Ｌ゛″回路で行われている。
前述のトランジスタによつてかなりの空間を既知の構造
のものと比べて節約することができる。その理由は特に
僅か１個の窓だけで良いからである。例えば、窓７が所
定の技術、例えば通常のフオトレジストエツチング技術
によつて達成された最小寸法を表わす場合、少なく共２
個の窓（エミツタおよびベース接点窓）および必要な許
容誤差によつて決められる中間の領域が既知の構造のプ
レーナトランジスタには必要なものである。従つてこれ
らの窓の周りに延在するベースゾーンの部分と共に既知
のトランジスタのベースゾーンによつて３〜４倍の面積
が独占されてしまう。上述の例において、シリコン層８
は本体の全表面に亘つて延在しており、ドーブしたｎ型
部分８ＡおよびＰ型部分８Ｂの外側の層はドープされて
いない部分８Ｃから成つている。
これら部分８Ａ，８Ｂはまた基板の表示していない部分
上にも延在しており、相互接続部として作用する。この
ドープしていない多結晶シリコンは例えば約１０００倍
も高い高抵抗を有しているために、これはドープした部
分に対して電気的に絶縁することになる。この結果、シ
リコン層８から導体パターンを得るための分離エツチン
グ手段が不要となる。しかしながら、所望するならば、
例えば結果的にドープされないシリコンが必要な高抵抗
を呈さない場合、活性ゾーン、接続導体、電極または相
互接続体として作用しない層８の部分８Ｃを全体又は部
分的にエツチングして取り去ることもできる。上述した
半導体装置を本発明によつて以下に示す様に製造するこ
とが出来る。
極めて多くのトランジスタを同一半導体スライス上に同
時に製造できることは勿論であり、これらトランジスタ
によつて集積回路の部分を形成することが可能である。
同一シリコン基板上に製造するトランジスタまたは集積
回路は、製造した後で例えば割つたり、折つたりして各
々の回路として取り出される。しかしながら、簡単のた
めに、僅か１個のトランジスタの製造について第３〜６
図を参照しながら説明する。出発材料（第３図参照）を
単結晶シリコン本体１とし、この本体１を、抵抗率０．
０１Ω・ｍを有するｎ型支持部材３およびこの上にエピ
タキシヤル成長させた抵抗率１Ω・鼎のｎ型シリコン層
２（厚さ１．２５μｍ）から作り上げる。
この本体１の表面４に電気的絶縁層を設ける。この目的
のため、例えば１１００℃で約３０分の熱酸化を湿つた
酸素中で行なう。その結果、厚さ約０．３μｍの酸化け
い素層５Ａが得られる。この層５Ａの上に、厚さ約０．
１μｍの窒化けい素層５Ｂを本例では既知の方法、即ち
、１０００℃でＮＨ３とＳｉＨ４とを有する雰囲気で堆
積する方法によつて設ける。既知のフオトリトグラフエ
ツチング法によって、例えば５μｍ×１０μｍの寸法を
有する窓７を合成絶縁層５Ａ，５Ｂ中に設ける（第４図
参照）。窒化物をエッチングするために、フオトレジス
トによつて規定した薄い酸化物マスクを窒化物層５Ｂ上
に設け、窒化けい素・のエツチングを加熱したリン酸中
で行なうことができる。例えばほう素を拡散することに
よつて、それの縁が窓７によつて規定されたＰ型ゾーン
１０をこの窓を介して拡散する。層５はこのドーピング
に対してマスクとして働く。次に、シリコン層を絶縁層
５の上および窓７内のシリコン表面４の上の気体相から
堆積させる（第５図参照）。
このことは、例えば上述した米国特許明細書第３６００
６５１号（コラム２、３７〜４８行）に記載されている
様に、ＳｉＨ４雰囲気中で約１０２０℃で行なわれる。
この結果、ドープされていないエピタキシヤル単結晶層
が窓７内に形成されると共に、ドープされていないエピ
タキシヤル多結晶層（厚さ約１μｍ）が窓７の外の絶縁
層上に形成される。層８をも窓内に多結晶で造る場合、
例えば約９００℃の如き低い成長温度とすることも可能
である。窓７中に延在するシリコン層８の第１部分８Ｂ
を第１のドーピング工程、例えばほう素イオンを矢印２
０の方向にインプランテーシヨン（注入）することによ
つて高度にＰ型にドープする（シート抵抗は約２００Ω
／口）。
フオトレジストマスクＭ１（第５ａ図の平面図、ハツチ
ングされた部分Ｍ１）はこのイオン注入に対して遮蔽作
用があり、このマスクＭ１の下のシリコン層８は高オー
ミツク状態のままである。所定の状態の下で、例えばそ
れ以後、導体パターンをシリコン層８からエツチングす
る場合、マスクＭ１を省略することができる。窓７の一
部分および絶縁層５の上に延在するシリコン層８の他の
部分を、マスクＭ１を除去した後で、例えばフオトレジ
ストマスクＭ２によつて遮蔽する（第６図およびそれの
平面図第６ａ図参照）。
次に、窓７の内側および外側の絶縁層５の上に部分的に
存在するシリコン層８のマスクされていない部分８Ａを
、第２のドーピング工程、例えばリンイオンを矢印２１
の方向に注入することによつて約１０Ω／口のシート抵
抗を有する高度にドープしたｎ型シリコンに変換する。
最初にドープした、窓７内のシリコン層のＰ型導電部分
８Ｄは表面４に隣接するＰ型導電ゾーン１０に接触する
。電極層、例えば金層１２を領域３上に設けた後で、第
１および２図に示した構成が得られる。接続接点を多結
晶層部分８Ａおよび８Ｂ上に設けることができ、または
これら部分をシリコンプレート上の他の部分に存在する
回路素子に接続する。所望によつて、層８を酸化物また
はカラスの層で被覆５したままとし、この層の上に第２
の金属層を形成し、必要に応じて、これを前述のガラス
層中の窓２３を介して層部分８Ａおよび８Ｂに局部的に
接続する（第２図の破線で示す）。第７図から第１１図
は第１図および第２図に示４すトランジスタの他の製造
方法を段階毎に示す横断面図である。
簡単のために、出発材料を単一のｎ型シリコン本体２と
し、本例でもまた、領域２を支持部材上に成長させたエ
ピタキシヤル層とすノることができることは明らかであ
る。
本例では絶縁層が用いられるから、選択酸化によつて得
たシリコン層３０が領域２中に埋設される（第１１図参
照）。更にまた、第１のｎ型活性ゾーン９（エミツタゾ
ーン）および第２のＰ型活性ゾーン１０によつて本例で
は互いにｐ−ｎ接合３１，３２を構成Ｌ、その上に部分
３１は半導体中に広がり、部分３２はシリコン層８中に
広がりｐ−ｎ接合の部分３１，３２は互いに表面４の領
域で溶け合う。従つて、連続したｐ−ｎ接合が構成され
る。少なくとも窓以内のシリコン層を好適には単結晶と
する。シリコン層を全体的に多結晶とすることもできる
が、この場合には、不所望な洩れ電流がｐ一ｎ接合の部
分３２を介して流れることもある。本例の平面図は例え
ば第１図のものと等しいものである。図面中の記号およ
び番号で第１図〜第６図のものと同じのものは同一素子
を表わす。本発明半導体装置の他の実施例を製造するた
めに、エツチングおよび酸化に対して遮蔽する層羽、例
えば窒化けい素層または窒素酸化物を組み合せた層を領
域２の表面上に通常の方法で形成する。
窓７を形成するための寸法分だけの層８の部分にエツチ
ングマスクを設け、シリコン本体のマスクで覆われてい
ない部分を深さ約１μｍでエッチングして除去してしま
う。この結果、第７図の構造が得られる。次に、酸化雰
囲気中で加熱することによつて、全体の厚さが約２μｍ
の沈んだ酸化物層３０が得られ、この層の表面はマスク
層３３によつて酸化に対して保護されたシリコン表面４
とほぼ一致している。選択酸化による沈んだ酸化物層の
形成、酸化物層のエツチングおよび窒化物層のエツチン
グおよび窒化物層のエツチングに関する詳細については
、本願人の出版物であるＰｈｉｌｐ８Ｒｅｓｅａｒｃｈ
ＲｅｐＯｒｔ２５（１９７０）第１１８〜１３２頁を参
照することによつて、これら公知技術を知ることができ
る。
前述の実施例と同様に、シリコン層８を、例えば絶縁層
３０上に位置してなく、窓７以内にある層８の部分は単
結晶として成長し、他方、酸化物３０上に位置する部分
は多結晶である。
次にこのシリコン層８を、少なくとも窓７以内の酸化物
層３０中および酸化物層の一部分上に例えばほう素を用
いて、高度のｐ＋導電性が達成されるまで堆積する。第
９図の横断面図において、層８全体をｐ＋導電性にする
。この層８をソースとして用いることによつて、ほう素
を領域２の中に高温度（例えば約１０５０℃）で拡散さ
せて、Ｐ型ベースゾーン１０を形成する。その後でフオ
トレジストマスクＭ２を窓７の一部分に亘つて延在する
様に設ける（第９図参照）。リンイオンを注入すること
によつて、シリコン層８のマスクＭ２（このイオン注入
に対して遮蔽効果を持つ）によつて被覆されていない部
分８Ａを高度にドープしたｎ型シリコンに変換し、この
部分８Ａはシリコン層８のマスクＭ２によつて被覆され
たｐ＋型部分８Ｂに隣接している。このマスクＭ２を除
去した後、上昇した温度の下でリンイオンの一部分が、
シリコン層８の部分８Ａの外のＰ型ゾーン１０中で拡散
され、その結果エミツタゾーン９が形成される（第１０
図参照）。電極１２を形成すると共に層８のドープされ
ていない部分８Ｃ（第１図参照）をエツチング除去した
後で、第１１図で示した様なトランジスタ構造が得られ
る。他の製造過程は勿論のこと、拡散の温度および回数
を、既知の技術思想範囲内で変化することができ、従来
の半導体技術手段によつてペースやエミツタの厚みを所
望の値にすることができる。低オーミツク接触を得るた
めに、所望に応じて高度にドーブしたｎ型層３４を電極
１２とｎ型領域２例えば拡散層との間に設ける（第１１
図参照）。次に本発明による半導体装置の他の実施例お
よびその製造方法を第１２〜１４図を参照しながら説明
する。
第１２図はこの実施例の装置の平面図を表わし、第１３
図は第１２図の一線に沿つて切断した場合の横断面図で
ある。
この装置は次の点において第１１図に示したものと区別
されるものである。即ち、活性ゾーン９を、細条形状の
シリコン層８の部分８Ａをドーピングすることによつて
形成することである。これによる利点は、少なく共、細
条８Ａがそれの全幅に亘り窓７内に位置する限りにおい
て、この細条８Ａが窓７に対して或る程度移動する場合
においても、活性ゾーン９の寸法がほぼ一定であること
である。この結果、活性ゾーン９は細条形状を有する様
になり、この形状は表面４においてそれの面側を窓７内
の活性ゾーン１０によつて規制される。従つて、本例装
置の再現性は極めて良好なものである。第１４図には、
細条形状ゾーンの形成が、溝状フオトレジストマスクＭ
２を介して例えばリンまたはひ素イオンの注入（矢印３
５）によつて行なわれるのが表わされている。この場合
、所望に応じて、フオトレジストマスクの代りに例えば
酸化けい素または窒化けい素のマスクを用いる時、ドー
ピングを拡散によつて行なうことが出来る。他の操作は
、前述の例と同様に行なうことが出来る。例えば、ベー
スおよびエミツタゾーンを接点パツドＣ１およびＣ２上
で接触することができる。本例の場合においても、第２
図を参照して記載した様に所望に応じて二重の金属層が
可能となる。最後に、第１５〜１７図に、本発明による
装置の更に他の実施例を表わし、このことから、本発明
はバイポーラトランジスタのみに限られないことがわか
る。
第１５図に示す装置では、ｎ型ゾーン９を窓内のシリコ
ン層８の単結晶領域中に存在させるが、シリコン層８の
厚さ全体に亘つて延在させない。この窓以内で、Ｐ型ベ
ースゾーン１０をｎ型ゾーン９とｎ型領域２との間のシ
リコン層８中および表面４の下方にそれぞれ部分的に位
置させる。ドーピング原子が多結晶材料中では単結晶材
料中より相当程度急速に拡散する事実のために、この様
な装置を比較的簡単に製造することができる。この結果
、例えば、最初にシリコン層８の最上面層のみをドーピ
ングし、次に例えばリンイオンを注入し、そして適当に
加熱することによつて、リンを、酸化物層３０上の多結
晶シリコンの層全体に亘つて同時に、および窓内の単結
晶シリコン層８の厚さの一部分のみに亘つて拡散するこ
とができる。第１６図は、第１５図のＰ型ゾーン１０が
もつばら層８内に存在する場合の例が表わされており、
第１７図は、ダイオードの例が表わされている。
このダイオードのＰ型領域１０は表面４の下の本体中に
延在し、シリコン層のｎ型部分８Ａはｎ型領域２の接点
電極および接続導体として作用し、そしてＰ型部分８Ｂ
は接続導体およびゾーン１０上の接点電極として作用す
る。このゾーン１０は窓７の一部分のみに亘つて延在す
ると共に、この窓の縁によつて部分的にだけ規制される
。また所定の状況の下では、このゾーン１０は第１７図
に破線で表わした様に、窓７の縁によつては殆んど規制
されなくなる。第１７図に示した装置においては、シリ
コン層８もまた窓７以内で多結晶である。本発明は上述
した例のみに限られず幾多の変更を加え得ることは明ら
かである。例えば、本例の導電型を反対のものにするこ
とができると共に、他のドーピング方法を前述したドー
ピング方法に追加して種々のドーピング方法として用い
ることができる。また、例えばイオンインプランテーシ
ヨン（注入）の代りに、例えば気体相またはドープした
酸化物またはカラスからの拡散を用いることもできる。
前述したドーピング原子やイオンも他のものと替えるこ
とができる。領域２をあらゆる基板上にエピタキシャル
層として設けることができる。第２図において、例えば
基板３をｎ型の代りにＰ型導電性とすることもでき、そ
の場合、これを層２に対して反対にドープする。この場
合、領域２を表面４において層８の部分８Ｃの何処かの
開口を介して基板上に勿論接触させなければならない。
また、基板を例えばその上で層２がエピタキシヤル成長
するサファイアで構成することもできる。更にまた、半
導体装置に１個の窓の代りに数個の窓を絶縁層５，３０
中に設けることができる。前述した装置の総てを集積回
路内の他の半導体素子と組み合せて用いることもでき、
この回路はモノリシツクまたはモノリシツクでないもの
である。最後に、本文中で使つだ多結晶シリコン”と云
う表現は、単結晶シリコンでないシリコンを表わす広義
なものであるから、従つて多結晶シリコンは例えば無定
形シリコンをふくむものである。
【図面の簡単な説明】
第１図は本発明半導体装置の一実施例の平面図、第２図
は第１図の−線上の横断面図、第３図〜第６図は、第１
図および第２図に示した半導体装置を製造する時の工程
を表わす横断面図、第７図〜第１１図は本発明装置の変
形例を製造する時の工程を表わす横断面図、第１２図は
同じく他の例の平面図、第１３図は第１２図の一線上の
横断面図、第１４図は第１２図および第１３図の装置を
製造する工程を表わす横断面図、第１５図〜第１７図は
本発明の他の装置の横断面図である。 １・・・半導体本体、２，８Ａ，８Ｂ・・・シリコン層
、３・・・支持部材、４・・・表面、５Ａ，５Ｂ・・・
絶縁層、７・・・窓、９・・・エミツタゾーン、１０・
・・ベースゾーン、１１，３１．３２・・・ｐ−ｎ接合
、１２・・・電極、３０・・・シリコン酸化物層、３４
・・・ドーピング層、Ｍ１〜Ｍ３・・・マスク、Ｃ１〜
Ｃ２・・・接触パツド。

Claims (1)

  1. 【特許請求の範囲】 １ 単結晶シリコン基板の半導体本体を有し、この基板
    の表面にはほぼ一様の厚さを有する電気的絶縁層を設け
    てあり、この絶縁層には窓を設けてあり、この窓の外側
    の前記絶縁層上とこの窓の内側の前記基板の表面上とに
    延在するシリコン層を有し、このシリコン層は第１の導
    電型の第１部分と、これと反対の第２の導電型の第２部
    分を有し、これら第１部分と第２部分とは前記窓の内側
    でｐ−ｎ接合を形成し、また前記第１部分は前記窓内で
    半導体回路素子の第１の導電型の第１活性ゾーンの接続
    を形成し、窓外の絶縁層上で前記第１活性ゾーンの接続
    導体を形成し、前記第２部分は前記半導体回路素子の第
    ２の導電型の第２活性ゾーンに対し窓内で接続を形成し
    、窓外の絶縁層上でこの第２活性ゾーンに対する接続導
    体を形成する如くした半導体装置。 ２ 単結晶シリコン基板の半導体本体を有し、この基板
    の表面にはほぼ一様の厚さを有する電気的絶縁層を設け
    てあり、この絶縁層には窓を設けてあり、この窓の外側
    の前記絶縁層上とこの窓の内側の前記基板の表面上とに
    延在するシリコン層を有し、このシリコン層は第１の導
    電型の第１部分と、これと反対の第２の導電型の第２部
    分を有し、これら第１部分と第２部分とは前記窓の内側
    でｐ−ｎ接合を形成し、また前記第１部分は前記窓内で
    半導体回路素子の第１の導電型の第１活性ゾーンの接続
    を形成し、窓外の絶縁層上で前記第１活性ゾーンの接続
    導体を形成し、前記第２部分は前記半導体回路素子の第
    ２の導電型の第２活性ゾーンに対し窓内で接続を形成し
    、窓外の絶縁層上でこの第２活性ゾーンに対する接続導
    体を形成する如くした半導体装置を製造するにあたり、
    単結晶シリコン基板上に窓を有するほぼ一様の厚さの電
    気絶縁層を設ける工程、該絶縁層上および前記窓内のシ
    リコン表面上に気相よりシリコン層を蒸着する工程、一
    部が前記窓の内側に一部がこの窓の外側に延在する前記
    シリコン層の少くとも一部にドーピングを行つて第１ド
    ーピング工程で第１の導電型の層の部分を得る工程、前
    記窓外に延在する前記第１導電型層の一部分とこの層の
    窓の内側の部分をマスクする工程、前記シリコン層のマ
    スクされない部分に第２のドーピングを加え反対の第２
    の導電型に変換する第２のドーピング工程とを有し、こ
    れによつて得られた第１、第２の導電型の第１、第２層
    部分が半導体回路素子の第１、第２導電型の各活性ゾー
    ンにそれぞれ接触する如くした半導体装置の製造方法。
JP52137353A 1976-11-19 1977-11-17 半導体装置およびその製造方法 Expired JPS5937867B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL7612883A NL7612883A (nl) 1976-11-19 1976-11-19 Halfgeleiderinrichting, en werkwijze ter ver- vaardiging daarvan.
NL000007612883 1976-11-19

Publications (2)

Publication Number Publication Date
JPS5364486A JPS5364486A (en) 1978-06-08
JPS5937867B2 true JPS5937867B2 (ja) 1984-09-12

Family

ID=19827254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52137353A Expired JPS5937867B2 (ja) 1976-11-19 1977-11-17 半導体装置およびその製造方法

Country Status (7)

Country Link
US (2) US4161745A (ja)
JP (1) JPS5937867B2 (ja)
CA (1) CA1093702A (ja)
DE (1) DE2749607C3 (ja)
FR (1) FR2371779A1 (ja)
GB (1) GB1589938A (ja)
NL (1) NL7612883A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL190710C (nl) * 1978-02-10 1994-07-01 Nec Corp Geintegreerde halfgeleiderketen.
NL7806989A (nl) * 1978-06-29 1980-01-03 Philips Nv Geintegreerde schakeling.
NL7900280A (nl) * 1979-01-15 1980-07-17 Philips Nv Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
JPS55134962A (en) * 1979-04-09 1980-10-21 Toshiba Corp Semiconductor device
GB2050694B (en) * 1979-05-07 1983-09-28 Nippon Telegraph & Telephone Electrode structure for a semiconductor device
US4785341A (en) * 1979-06-29 1988-11-15 International Business Machines Corporation Interconnection of opposite conductivity type semiconductor regions
DE2945854A1 (de) * 1979-11-13 1981-05-21 Deutsche Itt Industries Gmbh, 7800 Freiburg Ionenimplantationsverfahren
EP0029887B1 (de) * 1979-12-03 1983-07-13 International Business Machines Corporation Verfahren zum Herstellen eines vertikalen PNP-Transistors und so hergestellter Transistor
DE3174500D1 (en) * 1980-05-20 1986-06-05 Toshiba Kk Semiconductor device
JPS5721838A (en) * 1980-07-15 1982-02-04 Toshiba Corp Semiconductor device
JPS5737870A (en) * 1980-08-20 1982-03-02 Toshiba Corp Semiconductor device
GB2086135B (en) * 1980-09-30 1985-08-21 Nippon Telegraph & Telephone Electrode and semiconductor device provided with the electrode
US4518981A (en) * 1981-11-12 1985-05-21 Advanced Micro Devices, Inc. Merged platinum silicide fuse and Schottky diode and method of manufacture thereof
NL8105920A (nl) * 1981-12-31 1983-07-18 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
DE3245457A1 (de) * 1982-12-08 1984-06-14 Siemens AG, 1000 Berlin und 8000 München Halbleiterelement mit kontaktloch
NL8303179A (nl) * 1983-09-15 1985-04-01 Philips Nv Halfgeleiderinrichting.
US5298786A (en) * 1990-12-06 1994-03-29 International Business Machines Corp. SOI lateral bipolar transistor with edge-strapped base contact and method of fabricating same
US6326281B1 (en) * 1998-09-23 2001-12-04 Texas Instruments Incorporated Integrated circuit isolation
US6406981B1 (en) * 2000-06-30 2002-06-18 Intel Corporation Method for the manufacture of semiconductor devices and circuits
US6743697B2 (en) * 2000-06-30 2004-06-01 Intel Corporation Thin silicon circuits and method for making the same
WO2015067985A1 (en) * 2013-11-07 2015-05-14 Freescale Semiconductor, Inc. Adjustable losses of bond wire arrangement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52119874A (en) * 1976-04-02 1977-10-07 Hitachi Ltd Semi-conductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3212162A (en) * 1962-01-05 1965-10-19 Fairchild Camera Instr Co Fabricating semiconductor devices
US3825997A (en) * 1969-10-02 1974-07-30 Sony Corp Method for making semiconductor device
US3600651A (en) * 1969-12-08 1971-08-17 Fairchild Camera Instr Co Bipolar and field-effect transistor using polycrystalline epitaxial deposited silicon
US3764413A (en) * 1970-11-25 1973-10-09 Nippon Electric Co Method of producing insulated gate field effect transistors
GB1342627A (en) * 1971-03-18 1974-01-03 Ferranti Ltd Semiconductor devices
CA969290A (en) * 1971-10-20 1975-06-10 Alfred C. Ipri Fabrication of semiconductor devices incorporating polycrystalline silicon
US3758830A (en) * 1972-04-10 1973-09-11 Hewlett Packard Co Transducer formed in peripherally supported thin semiconductor web
GB1399163A (en) * 1972-11-08 1975-06-25 Ferranti Ltd Methods of manufacturing semiconductor devices
US3837071A (en) * 1973-01-16 1974-09-24 Rca Corp Method of simultaneously making a sigfet and a mosfet
DE2335333B1 (de) * 1973-07-11 1975-01-16 Siemens Ag Verfahren zur Herstellung von einer Anordnung mit Feldeffekttransistoren in Komplementaer-MOS-Technik
US3902188A (en) * 1973-08-15 1975-08-26 Rca Corp High frequency transistor
JPS50137478A (ja) * 1974-04-18 1975-10-31
GB1501114A (en) * 1974-04-25 1978-02-15 Rca Corp Method of making a semiconductor device
US3959025A (en) * 1974-05-01 1976-05-25 Rca Corporation Method of making an insulated gate field effect transistor
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
JPS6041458B2 (ja) * 1975-04-21 1985-09-17 ソニー株式会社 半導体装置の製造方法
JPS51128268A (en) * 1975-04-30 1976-11-09 Sony Corp Semiconductor unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52119874A (en) * 1976-04-02 1977-10-07 Hitachi Ltd Semi-conductor device

Also Published As

Publication number Publication date
NL7612883A (nl) 1978-05-23
GB1589938A (en) 1981-05-20
DE2749607B2 (de) 1981-06-11
US4161745A (en) 1979-07-17
JPS5364486A (en) 1978-06-08
DE2749607C3 (de) 1982-02-11
US4283837A (en) 1981-08-18
FR2371779B1 (ja) 1984-01-13
DE2749607A1 (de) 1978-05-24
FR2371779A1 (fr) 1978-06-16
CA1093702A (en) 1981-01-13

Similar Documents

Publication Publication Date Title
JPS5937867B2 (ja) 半導体装置およびその製造方法
US4191595A (en) Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface
JPH0630359B2 (ja) バイポーラトランジスタの製造方法
US4430793A (en) Method of manufacturing a semiconductor device utilizing selective introduction of a dopant thru a deposited semiconductor contact layer
JPH0654795B2 (ja) 半導体集積回路装置及びその製造方法
JP2605030B2 (ja) 直交バイポーラ−トランジスタ
JPH0241170B2 (ja)
US4132573A (en) Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion
JPH02229437A (ja) 高性能バイポーラ構造製造方法
JPS62190875A (ja) バイポ−ラ・トランジスタとその製法
JPH05129320A (ja) 半導体装置及びその製造方法
JPS627704B2 (ja)
JP3703427B2 (ja) Ｍｏｓ電界効果トランジスタ
JP2757872B2 (ja) 半導体装置及びその製造方法
KR0137568B1 (ko) 바이폴라 트랜지스터의 제조방법
JPS5984469A (ja) 半導体装置の製造方法
JPH01155660A (ja) 半導体装置の製造方法
JPS63146466A (ja) ベース・エミッタコンタクト構成体及びその製造方法
JP2531680B2 (ja) 半導体装置およびその製造方法
JP2594697B2 (ja) 半導体装置の製造方法
JPH0666275B2 (ja) 半導体装置の製造方法
JPH03505026A (ja) バイポーラトランジスタおよびそれの作製方法
JPH0136709B2 (ja)
JPS63152170A (ja) 半導体装置の製造方法
JPH0332232B2 (ja)