JPS63146466A - ベース・エミッタコンタクト構成体及びその製造方法 - Google Patents

ベース・エミッタコンタクト構成体及びその製造方法

Info

Publication number
JPS63146466A
JPS63146466A JP62164105A JP16410587A JPS63146466A JP S63146466 A JPS63146466 A JP S63146466A JP 62164105 A JP62164105 A JP 62164105A JP 16410587 A JP16410587 A JP 16410587A JP S63146466 A JPS63146466 A JP S63146466A
Authority
JP
Japan
Prior art keywords
emitter
layer
contact
base
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62164105A
Other languages
English (en)
Other versions
JP2603259B2 (ja
Inventor
マジュカール ビー.ボラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of JPS63146466A publication Critical patent/JPS63146466A/ja
Application granted granted Critical
Publication of JP2603259B2 publication Critical patent/JP2603259B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708Emitter or collector electrodes for bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304Base electrodes for bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 1亙立夏 本発明は、大略、バイポーラトランジスタの構成及びそ
の製造方法に関するものであり5更に詳細には、ポリシ
リコンのストリンガ−(s、tringer)即ち縦桁
のベースコンタクトを使用する極めて小さな寸法のバイ
ポーラトランジスタ及びその製造方法に関するものであ
る。
従来ユ権 バイポーラトランジスタの周波数応答及びスイッチング
速度は、トランジスタ構成体における寄生容量の量に関
係している。バイポーラトランジスタにおいては、エミ
ッタ・ベース接合に関連する接合容量があり、更にベー
ス・コレクタ接合に関連する別の接合容量がある。トラ
ンジスタの動作に影響を与えるコレクタ・基板容量の如
きその他の接合容量もある。接合容量は、接合の面積に
直接的に比例する。従って、接合の面積が小さければ小
さい程、容量が一層小さくなる。更に、バイポーラトラ
ンジスタにおいては、2つの成分から或るベース抵抗が
ある。第1の成分は外因的べ、−大抵抗と呼ばれるもの
であり、ベースコンタクトの中央からエミッタ領域の端
部へのベースを介しての経路の抵抗である。ベース抵抗
の第2の成分は、エミッタの端部からエミッタの中央へ
のベース領域を介しての、即ちエミッタ領域の直下のベ
ース領域の部分の経路の抵抗である。
長いあいだ知られていたことであるが、ベース領域の寸
法を減少させることが可能であり、且つエミッタの幅を
減少させることが可能である場合には、トランジスタの
性能を改善する有益的な効果が発生する。これらの効果
の1つは、エミッタ・ベース及びベース・コレクタ接合
の寸法が減少されるということである。このことは、こ
れらの接合に影響を与える寄生容量を減少させる。更に
、ベース領域の寸法が減少されると、経路長さが短くな
るので、ベース抵抗の外因的部分も減少される。又、エ
ミッタの寸法を減少させることが可能であると、ベース
領域を介してのエミッタ端部からエミッタ中央への経路
長さが一層短くなるので、ベース抵抗の内因的部分も減
少される。経路長さが減少されると、全体的な抵抗が減
少されるので、ベース及びエミッタの寸法における寸法
上の変化によって、寄生容量の値を低下させ且つ寄生抵
抗の値を低下させる。その結果は、高周波数カットオフ
を一層高くし且つスイッチング速度を一層低下させるこ
ととなる。
従って、寸法を減少させたベース及びエミッタ領域を持
ったバイポーラトランジスタに対する要求が発生してい
る。
且−血 本発明は1以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、新規な構成を有する
バイポーラトランジスタ及びその製造方法を提供するこ
とを特徴とする特に、本発明は、ポリシリコンからなる
縦桁ベースコンタクトを具備するバイポーラトランジス
タ及びその製造方法を提供することを目的とする。
璽−崖 本発明は、ベース領域の寸法及びエミッタ領域幅を減少
させその際に非常に高性能としたバイポーラトランジス
タを提供するものである0本発明の1つの重要な側面に
おいては、基板内のエミッタ領域上にシリサイドを被覆
したポリシリコンエミッタコンタクトストライプ及びシ
リサイド縦桁ベースコンタクトを持っているバイポーラ
トランジスタ構成体を提供している。このシリサイドベ
ースコンタクト縦桁は基板の表面に垂直で該エミッタコ
ンタクトストライプの側部上に形成されているが、該ス
トライプからは非等方的にエツチングした縦桁の形状で
の二酸化シリコンスペーサによってJ@縁されている。
シリサイドベースコンタクト縦桁は、分離島状部の境界
の外側のコンタクトパッド上に位置しているベースコン
タクト窓又は支柱型貫通導体へ延在しており、且っ縦桁
ベースコンタクトと接触させることが可能な上側に積層
する金属層へ延在している。ベースコンタクトパッドは
シリサイドであり、且つベース領域分離島状部の境界の
外側に位置されている。シリサイド縦桁ベースコンタク
トは、ベースコンタクトパッドのシリサイドの延長部を
形成する。
エミッタストライプを画定する為にポリシリコンのエツ
チングを行う前に、ダイの全表面を被覆するポリシリコ
ンの全部の層を被覆する耐火性金属の層を付着すること
によってポリシリコンスドライブの上にシリサイド層を
形成する。次いで、該ダイについて既知の態様でヒート
パルス処理を行い、その際にポリシリコンと接触してい
る全ての個所において該耐火性金屑からシリサイドを形
成する。
該エミッタコンタクトは、その幅がホトリソグラフィに
よって得られる最小距離りに等しいポリシリコンからな
るストライプ乃至はストリップ即ち細条部である。幾つ
かの実施例においては、このエミッタコンタクトストラ
イプは最小距離りよりも一層細く且つDの幅を持ったマ
スクを使用してポリシリコンスドライブを過剰にエツチ
ングすることによって形成される。該ポリシリコンエミ
ッタストライプを被覆するシリサイドは、エミッタスト
ライプを形成する為に該ポリシリコンをエツチングする
前に形成されているので、自己整合されている。このエ
ミッタストライプは、ベースコンタクト分離島状部の境
界の外側に位置しているエミッタコンタクトパッドへ延
在している。ベース及びエミッタの両方のコンタクトパ
ッドは十分に大きな寸法を有しており、それらの境界内
に。
全ての側部上でDに等しい寸法を持ったコンタクト窓乃
至は支柱型貫通導体及び該窓乃至は貫通導体の境界の全
ての側部上の整合余裕乃至は公差によって消費される面
積を収容している。この様な整合「クッシ1ン」面積は
、製造の間の整合誤差から発生する歩留まりの損失を防
止する為に必要である。別の実施例においては、エミッ
タストライプのポリシリコンを回路内の別の位置へ延在
させて回路内の別のノードと接触させることが可能であ
り、又はそれは別の分離島状部上方を延在して、それか
らポリシリコンエミッタストライプが形成された元のト
ランジスタとエミッタを共用する別のトランジスタのエ
ミッタを形成することが可能である。ベースコンタクト
パッドのシリサイドに関しても同様のことを行うことが
可能である。
従って、これらの2つの層は、第1金属層即ちポリシリ
コン相互接続層の下側において「自由」な相互接続層を
提供している。
エミッタコンタクトストライプは、二酸化シリコンから
形成される絶縁性ショルダー乃至はスペーサによってシ
リサイドベースコンタクト縦桁から分離されている。そ
の他の実施例においては、その他の絶縁性物質であって
本トランジスタの電気的機能及びその構造的一体性と電
気的及び熱的に適合性のあるものを使用することも可能
である。
この絶縁性ショルダーはそれを形成する為に使用するプ
ロセスの為に非常に幅狭である。この絶縁性ショルダー
を形成するために使用するプロセスは、複合層が該ショ
ルダーの所望の厚さを持つ様に熱成長される酸化物の薄
い層の上にCVD酸化物の層を付着形成させる。この酸
化物層はウェハ面積全体を被覆する。平担な表面上に載
置されているツーバイフォー(2インチX4インチ)の
角材上に雪が体積すると雪のカーペットがその個所で膨
らむ様に、該酸化物層も該エミッタストライプの位置で
膨らむので、非等方性エツチングを効果的に使用して該
酸化物ショルダーを形成する。
この非等方性エツチングを十分に長く継続して行い、水
平な表面、即ち基板の表面に平行な表面、の上の全ての
酸化物を除去し、垂直な表面、即ち基板表面に垂直な表
面、に隣接する酸化物のみを残存させる。このことは、
エミッタストライプの端部に沿って酸化物縦桁を形成さ
せ、それは基板の表面に垂直なポリシリコンエミッタス
トライプの表面を完全に絶縁する。これらの酸化物縦桁
は、被覆された端部と「上部」表面、即ち基板の表面に
平行な表面、の交差部においてポリシリコンエミッタス
トライプの端部と自己整合される。この絶縁性物質から
なる縦桁は絶縁性のスペーサ乃至はショルダーであって
、それはエミッタストライプをベースコンタクト縦桁か
ら分層させている。
この絶縁性ショルダーは元の酸化物層の付着深さの幅を
持っている。
シリサイドベースコンタクト縦桁は、絶縁性ショルダー
と同一の態様で形成される。エミッタポリシリコンスト
ライブを付着させ且つエツチングした後で且つ酸化物絶
縁性ショルダーを形成した後に、いずれかの従来の態様
で全ウェハ表面上にシリサイドの層を形成する。このシ
リサイドは適切な極性にドープされてベースコンタクト
を形成する。該シリサイドはカーペットを形成し、該カ
ーペットはエミッタストライプ及び酸化物ショルダーが
存在する全ての個所において膨らみを持って全ウェハを
被覆している0次いで、非等方性プラズマエツチングを
行って、基板の表面に平行な表面の上に存在する全ての
シリサイドを除去し、その際に基板の表面に垂直な表面
上にシリサイド縦桁を形成する。これは、酸化物ショル
ダーに隣接しており且つ酸化物ショルダーによってエミ
ッタコンタクトストライプから分離されているベース領
域分離島状部上方にシリサイドベースコンタクトを形成
する。
本発明のトランジスタ構成体を製造するプロセス即ち方
法は、最初に、トランジスタを形成すべき基板内の全て
の位置において任意の既知の方法によって分離島状部を
形成する。実際に、1個の分離島状部を各ベース・エミ
ッタ区域に対して形成すべきである。コレクタコンタク
トに対して別の分離島状部を形成する。これらの分離島
状部を形成する為の任意の方法を使用することが可能で
あるが、ファアチャイルド社のアイソプレーナ方法が好
適である。分離島状部の表面を好適には既知の技術を使
用して平坦化させて所謂「バードヘッド」を除去する。
好適には、NPNトランジスタを形成すべき全ての分離
島状部位置において、P−基板内のN十埋込層を形成す
る。P−型エピタキシャルシリコンをこの埋込層の上に
形成してベース領域として機能させる。
次に、ウェハ表面全体の上にポリシリコンの層を付着さ
せる1次いで、シリサイドの層を全ポリシリコン層の上
に形成し、且つこのシリサイドをN及びP型不純物の両
方でN十及びP−濃度へ夫々ドープさせる。シリサイド
の形成に続いて、絶縁性物質、好適にはCVDによって
付着される二酸化シリコン(以下、CVD酸化物と呼称
する)からなる層を全シリサイド表面上に付着形成する
次いで、これらの結合された3つの層を既知の態様でエ
ツチングして、エミッタコンタクトストライプ及びエミ
ッタコンタクトパッドを形成する。
幾つかの実施例においては、エミッタコンタクトポリシ
リコンをオーバーエッチ即ち過剰にエツチングして、ホ
トレジストの窒化物がポリシリコンの端部からオーバー
ハング即ち突出する。好適には、該ホトレジストを現像
して、エミッタコンタクトストライプの幅をホトリソグ
ラフィにおいて得られる最小距離りとさせる。従って、
オーバーエッチした実施例においては、エミッタコンタ
クトストライプはホトリソグラフィにおいて得られる最
小距離りの半分迄の幅とさせることが可能である。
次いで、該ホトレジストを溶解させ、且つ熱酸化物の層
を成長させて、ポリシリコンエミッタストライプの上部
を除いた側部を包含する全ての露出されているシリコン
表面及びP−エピタキシャルの上表面の露出されている
部分を被覆する。
絶縁性シ目ルダーを形成する為に、CVD酸化物の層を
全ウェハ上に付着形成する。該CVD酸化物は、形成す
べき酸化物ショルダーに対して所望する近似的な厚さか
ら既に形成されている熱酸化物の厚さを差し引いた分だ
け付着形成させる。
次いで、上述した如く非等方性エツチングを行って、エ
ミッタコンタクトストライプを完全に取り囲む酸化物シ
ョルダーを形成する。
次に、ベースコンタクト縦桁及びベースコンタクトパッ
ドを形成する。このプロセスにおける最初のステップは
、シリサイドの層を全面に形成し、且つNPNトランジ
スタ用にそれをP+にドープすることである1次いで、
エミッタコンタクトパッドから反対端部においてエミッ
タコンタクトストライプの端部の上に積層するドープさ
れたシリサイドの部分の上にエッチマスクを形成する。
最後に、非等方性エツチングを行って、シリサイドベー
スコンタクト縦桁を形成する。
ベースコンタクト縦桁を形成した後、ベース領域用の分
離島状部の外側に位置しているエミッタコンタクトパッ
ドを取り囲んでいる縦桁の部分を除去することが望まし
い、何故ならば、このことは、エミッタコンタクトポリ
シリコンが相互接続ラインとして他のノードへ延在する
ことを許容するからである。これを行う為に、ホトレジ
ストを付着させ、露光させ、且つ現像させることによっ
てエミッタ縦桁除去用エッチマスクを形成し、従ってそ
れはベース領域分離島状部、その上にベースコンタクト
パッドが形成されるエミッタコンタクトストライプの端
部、及びエミッタコンタクトパッドとエミッタコンタク
トパッドへ接続するエミッタコンタクトストライプの一
部とを除いたエミッタコンタクトポリシリコンストライ
ブの全ての部分を被覆する0次いで、il択的エツチン
グを行って、全ての露出されているシリサイドをエツチ
ング除去するが露出されているCVD酸化物又はその他
の絶縁性物質は除去せず、その際にエミッタコンタクト
パッドの境界の周りからベースコンタクト縦桁を除去す
る。
次いで、エミッタ縦桁除去エッチマスクを除去する。こ
れにより、ベースコンタクト縦桁及びポリシリコンエミ
ッタストライプ及びエミッタコンタクトパッドを露出さ
せる。
次いで、ヒートドライブインステップを行い、シリサイ
ドから不純物を基板内へ移動させて、基板内に、エミッ
タコンタクト、エミッタ領域、及びベースコンタクト領
域を形成する。本構成体全体を約800乃至1,000
℃に約30分間加熱する。このことは、エミッタコンタ
クトストライプの内に積層するシリサイド内のN及びP
型不純物をエミッタコンタクトストライプポリシリコン
内へ及びそれを介して外拡散させる。P型不純物はN型
不純物を追い越し、且つエミッタコンタクトストライプ
を介して基板内へ拡散してベース領域を形成する。N型
不純物はエミッタコンタクトストライプ内へ及びそれを
介して基板内へ拡散してエミッタ領域を形成する。シリ
サイドベースコンタクト縦桁内のP型不純物は下側に存
在する基板内へ拡散し且つ今形成されたばかりのP濃度
ベース領域と一緒になるP十濃度のベースコンタクト領
域を形成する。
これにより、外部からのエミッタ及びベースコンタクト
パッドへのコンタクトの形成を除いて、トランジスタ構
成体が完成される。
好適には、トランジスタへのコンタクトは、二酸化シリ
コン又はその他の適合性の或る絶縁性物質からなる上側
に積層する層を貫通する支柱型貫通導体を介して行われ
る。然し乍ら、その他の実施例においては、上側に積層
するパッシベーション層内に形成した標準のコンタクト
窓を使用することも可能である。好適実施例においては
、構成体全体の上に厚いホトレジストの層を付着形成さ
せることによって支柱型ビア(貫通導体)を形成する。
次いで、支柱型貫通導体を形成すべき個所を除いて全て
の個所の前記ホトレジストに対して照射を行う。1つの
貫通導体はエミッタコンタクトパッド上に位置させ、且
つ他の貫通導体はベース縦桁コンタクト上に位置させる
。次いで、未露光のホトレジストを除去して、各支柱を
形成すべき位置において厚いホトレジストパターン内に
孔を形成する0次いで、ウェハの全面上に支柱を形成す
る金属を一面に付着させる。この金属は、該ホトレジス
ト内の孔の中に進入し、且つホトレジストの上表面を被
覆する。然し乍ら、ホトレジストの厚さの為に、孔の端
部におけるステップカバレッジ即ち段差被覆は不完全で
ある。次いで、該ホトレジストを除去し、それにより、
所望の位置に立設する支柱が残存される。ホトレジスト
内の孔の端部におけるステップカバレッジが非常に悪い
ので、ホトレジストを除去することにより、孔内の支柱
を形成する金属には何等影響を与えること無しに該ホト
レジストの上部上の全ての金属も除去される。この技術
はりフトオフ技術と呼称される。然し乍ら、この様な支
柱を形成する為のその他の技術も知られており、これら
の公知の技術のいずれをも本発明の目的の為に使用する
ことが可能である。
このようにして支柱を形成した後に、絶縁性物質からな
るパッシベーション層を形成する。このことは、支柱の
高さよりも一層高い高さへ〇VD酸化物の厚い層を付着
形成させることによって行われる。次いで、該支柱の頂
部が露出される迄、この酸化物をエッチバックする。こ
れにより、平坦化した酸化物の層が形成され、支柱の先
端部が該平担な表面の多少上方に露出されている。次い
で、従来の方法によって金属導電性層を形成して、該支
柱の頂部と接触させ且つその際にトランジスタと接触さ
せる。その後に、構成体全体の上に別の絶縁性層を形成
して回路をパッシベーションさせることも可能である。
去」1号 以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。
第1図を参照すると、本発明のトランジスタ用のベース
・エミッタコンタクト構成体の分離島状部を概略断面で
示しである。第1図の断面は第2図の1−1′線に沿っ
て取ったものである6第2図は本発明トランジスタ用の
ベース・エミッタコンタクト構成体の概略平面図であり
、分離島状部の境界の外側の位置におけるベース及びエ
ミッタ用のコンタクトパッドの位置を示している。第1
図の断面は、ベース及びエミッタのコンタクト構成体、
及び本発明トランジスタの基板内のベース及びエミッタ
領域のみを示している。コレクタ構造は任意の従来公知
の構成とすることが可能であり、且つ当業者ならば、こ
れらの従来のコレクタ及びコレクタコンタクト構成体の
いずれかを本発明のベース・エミッタ構成体へ接続させ
ることが可能であるかを容易に理解することが可能であ
る。
本発明をNPNトラシジスシス場合に付いて説明するが
、当業者等にとって明らかな如く、PNPトランジスタ
を製造する為には単にドーピングを変化させれば良い。
第1図において、N型のエピタキシャル的に成長させた
シリコンからなる分離島状部30がフィールド酸化物2
9によって画定されている。フィールド酸化物29の該
分離島状部を画定する端部は32及び34で示しである
エピタキシャル層30の下側には埋込層36が設けられ
ている。埋込層36を設けることが望ましく、それによ
り直列コレクタ抵抗が低下される。
然し乍ら、トランジスタを不作動とさせることなく該埋
込層36を省略することも可能であり、且つ本発明のト
ランジスタを製造する本発明の好適な製造方法の以下に
説明においては省略しである。
エピタキシャル層30の上にN+ドープしたポリシリコ
ンエミッタコンタクト38を形成する。
このポリシリコンエミッタコンタクトは第2図に示した
形状を持っており、且つ分離島状部上方を延在し且つフ
ィールド酸化物29上方を外部へ正及び負のY方向へ(
第1図及び第2図に示した座標系において、尚原点は任
意に選択しており且つ図面毎に代わることが可能である
)分離島状部の境界の外側に位置されているエミッタコ
ンタクトパッド31及びベースコンタクトパッド33の
位置へ延在している。このポリシリコン層38の目的は
、エピタキシャル層30内のエミッタ領域39と接触す
る導体を提供することである。このエミッタ領域は、ト
ランジスタ動作が発生することを可能とする為にベース
領域41内へ注入すべき電流キャリアの供給源としで機
能する。エミッタ領域39及びベース領域41が形成さ
れる態様に付いて以下に更に詳細に説明する。好適実施
例においては、N+ドープしたエピタキシャル層のエミ
ッタ領域は基板表面43より約500人下方へ延在する
好適実施例においては、X方向におけるポリシリコンエ
ミッタコンタクト38の帽は、本トランジスタを製造す
る為に使用されるプロセス即ち方法を使用して得ること
の可能な最小寸法りである。
1986年の光学的ホトリソグラフィにおいては、多く
の半導体製造プラントにおいてDの値は約1ミクロンで
ある。X線を照射源として使用したり又は直接書込型の
電子ビームシステム等を使用することによるホトリソグ
ラフィにおいて更に改良がなされると、1ミクロン未満
のDの値が可能となる。更に、制御型オーバーエッチ処
理を使用することによって、Dを約0.6ミクロンの値
へ減少させることも可能である。
ベース・エミッタ接合の面積を最小とさせる為に、Dの
値を可及的に最小とすることが望ましい。
Dの値を小さく維持することによってベース・エミッタ
接合の面積を最小とさせることによって、ベース・エミ
ッタ接合の寄生容量が最小とされる。
このことは、デバイスのスイッチング速度を減少させ且
つトランジスタの高周波数カットオフを増加させること
によってミラー効果入力容量を低下させることによりデ
バイスの性能を改善させている。
ポリシリコンエミッタコンタクト38は好適にはa、o
oo人の厚さであるが、この寸法は本発明にとって特に
臨界的なものではない、このポリシリコンエミッタスト
ライプ3゛8はその上表面がシリサイド40の自己整合
した層で完全に被覆されている。このシリサイド層40
はX及びYの両方の軸に沿ってポリシリコンエミッタコ
ンタクトストライプ38の端部と自己整合されている。
即ち、ポリシリコンコンタクトストライプ38は。
Z軸と平行であり且つX及びY軸に沿ってのポリシリコ
ンコンタクトストライプ38の範囲を画定する端部を持
っている。シリサイド40の端部は、ポリシリコンコン
タクトストライプ38の端部によって画定される面に一
致するY−Z面と平行な面を画定する。シリサイド層4
0はポリシリコンコンタクトストライプ38のシート抵
抗を低下させ、且つそれが存在することは望ましいが、
必須なものではない。
シリサイド層40及びポリシリコンエミッタコンタクト
ストライプ38の上に絶縁性物質の層42を形成する。
この絶縁性物質は、ポリシリコン層38の端部及びシリ
サイド40の端部と自己整合されている。絶縁物質の層
42の構成の説明に関連して使用される[自己整合」と
いう用語は、シリサイド層40の説明に関連する該用語
の使用に対して上に定義したものと同一の意義を持って
いる。絶縁層42、シリサイド層40.及びポリシリコ
ン層38の端部によって画定される面が一致する様にな
るという態様は、第1図に示した構成が形成される好適
な態様の以下の説明において明らかになる。好適実施例
においては、絶縁層42は、CVD又は低圧力CVDに
よって形成される二酸化シリコン(以下、CvD酸化物
と呼ぶ)から構成される。好適実施例においては、絶縁
層42は約5,000Åの厚さである。絶縁層42の目
的は、エミッタコンタクト38の頂部及びその上側に存
在するシリサイド層40(使用される場合)を絶縁して
、爾後にベースとエミッタのコンタクトを短絡させるこ
となしにエミッタコンタクトの一端上にベースコンタク
トパッドを形成す゛ ることを可能とすることである。
ポリシリコンエミッタコンタクト38及びシリサイド層
40(この層40が使用されている実施例において)の
端部は、以下に説明するベースコンタクト縦桁又はその
他の構造への短絡を防止する為に絶縁されねばならない
。この機能を実施する為に、ポリシリコンエミッタコン
タクト38.。
シリサイド層40、上側に存在する絶縁層42の端部の
周りに絶縁性スペーサ44を形成する。このスペーサは
、第2図に最も良く示される如く、ポリシリコンエミッ
タコンタクト38の周りを完全に延在している。このス
ペーサはどのようにして形成するかの以下の記載から理
解される如く、その厚さは選択事項である。好適実施例
においては、絶縁性スペーサ44は酸化物の2つの層か
ら構成されている。ポリシリコンエミッタコンタクト3
8に近い方の層は熱酸化物の薄い層であり、且つポリシ
リコンエミッタコンタクトから遠い方の層はCVD酸化
物の層である。好適には、スペーサ44は、それが被覆
する基板及びベース領域の面積を最小とする為に、絶縁
体としての一体性を失うこと無しにX方向において可及
的に幅狭であることが望ましい。X−Y面内において該
スペーサの断面の面積を最小とすることによって、ベー
ス・コレクタ接合の面積を最小とさせることが可能であ
る。当業者等によって理解される如く、ベース・コレク
タ接合面積を一層小さくすることにより、接合に悪影響
を与える寄生接合容量を一層小さくすることが可能とな
り、そのことはデバイスの性能を改良させ且つ一層高速
のスイッチング速度を可能とさせる。
本発明のベース及びエミッタのコンタクト構成体を完成
する為に、ベース区域41へのベースコンタクトが必要
である。ベース・コレクタ接合43の面積を更に最小と
する為に、本発明は縦桁ベースコンタクト46を使用し
ている。好適実施例  −においては、縦桁ベースコン
タクト46は、任意の従来の方法で付着又は形成したシ
リサイドから形成されている。この縦桁ベースコンタク
トは絶縁性スペーサ44の上部へ2方向へ延在しており
、それ自身は絶1#c層42の上部へ延在している。こ
の絶縁層42の幾何学的形態は、エミッタコンタクト3
8内のポリシリコンが這い出してエミッタコンタクト3
8をベースコンタクト縦桁46へ短絡させることのある
シリサイドを形成することを防止し、且つシリサイド層
40が偶然的にエミッタコンタクト38をベースコンタ
クト46へ短絡させることを防止する為である。
縦桁ベースコンタクト46の厚さは非常に小さく、且つ
以下に説明する方法の記載から理解される如く、縦桁を
形成する各ステップの前に形成したシリサイド層の厚さ
を制御することによって制御することが可能である。こ
のことは、X軸に沿ってのベースコンタクト縦桁の寸法
をDよりもかなり小さな最小値に維持することを可能と
し、その際にベース・コレクタ接合の面積を更に最小と
することを可能とさせている。
ベースコンタクトを完成する為に、ベースコンタクト縦
桁46の直下においてエピタキシャル層30内にP+ド
ープした領域48を形成する。この領域48の形成方法
に付いて以下に更に説明する。P+ドープ領域48は、
縦桁ベースコンタクト46の端部から正及び負のX方向
に横方向に離れて延在し、且つベース領域41と接続し
それと電気的接触を形成してベースコンタクト構造を完
成する。パッシベーションを行う為に、構成体全体の上
にCVD酸化物の最終的な層(不図示)を形成する。こ
の層は、ベース及びエミッタのコンタクトがその上側に
存在する金属層と短絡を形成することを防止し、且つ本
構成体を周囲の大気から封止する。
第2図は本発明の完成したエミッタ・ベースコンタクト
構成体の概略平面図である。第1図及び第2図において
、同一の参照番号は同一の構成要素を示している。注意
すべきことであるが、ベースコンタクト縦桁46は、エ
ミッタコンタクトストライプ38の全長に渡って延在す
るものではない、その代わりに、ベースコンタクト縦桁
46は、ベースコンタクトパッド33から1分離島状部
30上方を且つベースコンタクトパッド33から反対側
の分離島状部の側部上のフィールド酸化物上へ延在して
いる6然し乍ら、ベースコンタクト縦桁46はエミッタ
コンタクトバッド31の手前で停止している。この理由
は2つある。第1に、エミッタコンタクトバッド31の
周りのベースコンタクト縦桁を除去することには、コン
タクトホール又は支柱型貫通導体であって例えばエミッ
タコンタクト構造と接触する為に使用されるエミッタコ
ンタクトパッド上あ支柱型貫通導体50の不整合の場合
に、ベースとエミッタとが短絡することを防止する6例
えば、支柱型貫通導体50が不整合となり1例えばその
面積の一部がエミッタコンタクトパッド50の境界とオ
ーバーラツプすると、支柱型貫通導体50の金属が、エ
ミッタコンタクトストライプ及びベースコンタクト縦桁
の両方と接触し、その際にベースとエミッタとの短絡を
形成し、それはトランジスタを動作不能とさせる。
エミッタコンタクトバッド31の廟りから上記縦桁を取
り除いた場合には、この°ことは発生することはない。
エミッタコンタクトバッド31の周りから縦桁を除去す
る別の理由は、1つのトランジスタのエミッタの別のト
ランジスタのエミッタへの接続を簡単化させることであ
る。集積回路においては、2つのトランジスタが共通の
エミッタ領域及びそれの関連するエミッタコンタクト構
造を共用することは非常に一般的である。
第3図はこの様な状態を示している。この場合、分離島
状部52を持った第1トランジスタは、共通エミッタコ
ンタクト構造部54を、分離島状部56を持った第2ト
ランジスタと共用している。
コンタクト窓58乃至は支柱型貫通導体は、回路内のそ
の他のノード又は外部への接続点として機能する。第1
トランジスタは、そのトランジスタのベースを回路内の
その他のノードへ又は外部ピンへ接続させる為のベース
コンタクトパッド60及びコンタクト窓62を持ってい
る。第2トランジスタは、該トランジスタのベースを回
路内のその他のノードへ接続させる為に、コンタクト窓
66又は支柱型貫通導体用のベースコンタクトパッド6
4を持っている。エミッタコンタクトストライプ54の
周りにベースコンタクト縦桁46が存在しないことがど
のように2つのトランジスタの相互接続を簡単化させて
いるかを注意すべきである。何故ならば、第1トランジ
スタ用のエミッタコンタクトのポリシリコンは、単に第
2トランジスタの分離島状部56上方を延在させて、第
2トランジスタ用のエミッタコンタクト及びエミッタ領
域を形成することが可能だからである。エミッタコンタ
クトストライプの周りに完全にベースコンタクト縦桁が
存在する場合には、各島状部に対して1つづつの2つの
別々のエミッタコンタクトストライプが必要となる。2
つのエミッタの相互接続は2つのエミッタコンタクト孔
を必要とし。
例えば2つのエミッタを相互接続する為にCVD酸化物
パッジベージ五ン層の上に存在する金属層内にエツチン
グした金属相互接続パターンを持った第2図におけるコ
ンタクトホール50の如き孔を必要とする。この様な構
造は、エキストラなコンタクトホールによって面積が占
有されるのでより多くのチップ面積が消費され、且つ不
良の金属相互接続1例えば金属内のギャップ、又は不整
合エラー、によって発生される一層歩留まりを減少させ
る欠陥を発生させる傾向となる。
然し乍ら、幾つかの実施例においては、ベースコンタク
ト縦桁46はエミッタコンタクト縦桁を取り囲んだまま
とさせることが可能であり1本発明のベース及びエミッ
タのコンタクト構成体はなおかつ動作可能である。
第2図における分離島状部30の境界の外部へエミッタ
コンタクトストライプが延長していること、分離島状部
を一層小型化し且つベース・エミッタ及びベース・コレ
クタの接合面積を一層小さくさせることを可能としてい
る。この理由は、ニーミッタへのコンタクト窓を分離島
状部の境界内に形成せねばならない場合には、エミッタ
ストライプ38はコンタクト窓及び取り囲み整合クッシ
ョン部を収容するのに十分な大きさでなければならない
からである。
これらの整合クッション部は、屡々、「ネスティング(
取り込み)公差」と呼称され、且つ集積回路の特定のレ
ベル上の特徴部が集積回路の別のレベル上の特徴部内に
ネスト即ち取り込まれなければならない場合に使用され
る設計基準公差のことを意味する。製造プロセス中には
幾っがの不確定性があるので、このネスティング公差は
必要である。これらは、第2レベル上の特徴部の端部の
正確な位置の不確定性、及び第2レベル上の特徴部の端
部の正確な位置の不確定性、及びオーバーレイ整合正確
さの不確定性を包含している。露光が不適切であったり
その他の要因によって、マスク特徴部の寸法はチップ毎
にマスク上で変化することがある。125mm平方マス
クを横断して±0゜2μ瓢の絶対寸法変動はめずらしく
ない。これらの変動可能な寸法のマスク特徴部がリソグ
ラフィによってウェハへ転写されると、オリジナルのレ
イアウトからの一層大きな逸れが発生する。レジストの
厚さ、ベーキング温度、露光、現像条件等のりソグラフ
ィ処理変数のいずれか又は全てにおける変動があると、
レジスト像はマスク像から変化することが可能である。
エッチプロセスの等方性における変動の為に、レジスト
像をポリシリコン又はその他の物質内へ転零するエツチ
ングプロセスは又ウェハ毎及び作業日毎にエッチした像
の寸法を変化させることがある。1年間の製造に渡って
、最終的なエツチングした像が±0.4μmの絶対変動
を発生することが可能である。
コンタクト窓及びネスティング公差によって消費される
面積を取り込むのに十分に大きな分離島状部上の区域を
必要としていたエミッタは、第2図の構成のエミッタス
トライプ38よりも面積が実質的に一層大きいものであ
る。これは、形成することの可能な最小のコンタクト窓
は各側部の寸法がDだからである。整合誤差を許容する
為に、コンタクト窓の全ての側部上に整合誤差クッショ
ン部を設けねばならない。その結果1側部上の最小エミ
ッタコンタクト寸法は、Dに整合クッション部Cを加え
たものである。その結果、最小エミッタコンタクト面積
は(D+C)”=D2+2CD十C2となる。このこと
は、一層大きなエミッタ・ベース接合面積となる。何故
ならば、第1図におけるエミッタ領域39は、エミッタ
コンタクトポリシリコンからの不純物の外拡散によって
形成されるからである。従って、エミッタ・ベース接合
面積は、エミッタコンタクトの面積によって画定される
。エミッタコンタクト窓を分離島状部の境界の外側に位
置させることによって、エミッタコンタクト38は1側
部をD又はそれ以下の寸法で形成することが可能であり
、その際にエミッタ・ベース接合面積及びこの接合にお
いて存在する寄生容量を最小とさせている。
上述したエミッタ・ベース接合面積の最小化に関しての
ものと同一の論理が、ベースコンタクト寸法及びベース
・コレクタ接合面積の最小化に対しても同様に適用され
る。即ち、分離島状部上方のベースコンタクトがベース
コンタクト窓を取り込む為に十分に大きなものでなけれ
ばならなかったとすると1分離島状部上のベースコンタ
クト面積は1本発明のベースコンタクト縦桁46下側の
面積よりも一層おおきなものとなる。ベース・コレクタ
接合面積は、通常、エミッタコンタクトによって被覆さ
れる、即ちその上にエミッタコンタクトが存在する。全
面積と、ベースコンタクトとこれら2つのコンタクト間
の絶縁性スペーサとによって被覆される面積とを取り込
むので、ベース・コレクタ接合面積及びそれに関連する
接合寄生容量を最小とする為にこれら全ての面性を最小
とすることが極めて重要である。全体の被覆される面積
は、ベースコンタクト縦桁46及び同一の態様で形成さ
れる絶縁性スペーサ44を使用することによって最小と
される。これらの縦桁は、ホトリソグラフィプロセスで
得ることの可能な最小のライン幅りよりもかなり一層小
さくすることが可能である。ベースコンタクト縦桁46
をベースコンタクトパッド33の位置へ延在させ且つベ
ースコンタクト縦桁を拡張して窓68の如きコンタクト
窓と整合クッション部とを取り込むのに十分に大きなベ
ースコンタクトパッドを形成することによって、歩留ま
りを低下させるととなしに、−暦車型のベース・コレク
タ接合面積を得ることが可能である。このことは、非常
に小さなコンタクト窓を形成し且つそれを分離島状部の
境界内に位置されている非常に小さなベースコンタクト
パッド上方に整合させるべく試みることめ複雑性なしに
実施することが可能である。本発明の構造によれば。
十分な寸法のコンタクト窓を、整合を容易とする為に適
宜の整合誤差クッションを持つべく寸法形成したコンタ
クトパッド上に容易に整合させることが可能である。
プロセスシーケンス 第1図及び第2図の構成を製造する好適なプロセス乃至
は方法に付いて以下に説明する0本方法を、第2図に示
した最終的な構成における種々の断面を介して時間のシ
ーケンス即ち順序として取った一連の断面図を参照して
説明する。第4A図乃至第4E図に示した一連の断面図
は1本プロセスの種々の段階におけるエミッタコンタク
トを介して第2図における4−41線における構造を詳
細に示している。第5A図乃至第5E図に示した一連の
断面図は1本プロセスにおける種々の段階における分離
島状部を介して第2図における5−5″線における構造
を詳細に示している。第1図はパッシベーション用のJ
1!縁物質からなる最終的な層を除いた最終的な構成を
示している。第6A図乃至第6E図の一連の断面図は、
本プロセスにおける種々の段階においてベースコンタク
トを介して第2図中の6−6′線における構造を詳細に
示している。第7A@乃至第7E図に示した一連の断面
図は、本プロセスにおける種々の段階においてY軸に沿
ってのエミッタコンタクトストライプを介しての長手軸
方向の第2図中の7−7″線における構造を詳細に示し
ている。
図示例における本トランジスタの製造は、エピタキシャ
ルシリコン30の層を従来の如く成長させることから開
始され1次いで従来の方法により、エピタキシャルJ1
30を完全、に貫通して延在するフィールド酸化物29
によって全ての側部上を取り囲まれたエピタキシャルシ
リコンの分離領域又は分離島状部を形成する。エピタキ
シャルの分離領域を形成する多数の方法のいずれも使用
することが可能であるが、フェアチャイルド社のアイソ
プレーナ技術が好適である。この方法は業界において広
く知られているのでその詳細な説明は割愛する。更に、
フィールド酸化物め下側で且つ分離島状部30を完全に
取り囲む第5A図において70で示した如くP十チャン
ネルストップイオン注入を行うことが望ましい、これら
のチャンネルストップ注入物の目的は、公知の如く、フ
ィールド酸化物の下側における寄生MoSトランジスタ
内に導電性チャンネルが形成されることを防止する為で
あり、その際に島状部30のその他の近傍の島状部から
の真の電気的分離を確保する為である。
この様なチャンネルストップは本発明にとっては臨界的
なものではなく、省略することも可能である。又、これ
らの寄生MoSトランジスタが形成されない場合には1
問題ない、チャンネルストップ70は簡単化の為に爾後
の図面においては図示しない。
第4A図乃至第7A図は1分離島状部30を形成し且つ
内因的ポリシリコンを付着形成した後。
該ポリシリコン層の上にシリサイド74の層を形成した
後、及び該シリサイド内への不純物の注入の間における
本方法における初期的段階におけるトランジスタ構成を
示している。分離島状部を形成した後、ドープしていな
いポリシリコン72の層を第4A図乃至第7A図に示し
た如く付着形成させる。ポリシリコン72の層の付着は
、例えばCVDの如き任意の既知の方法によることが可
能である。
ポリシリコン層72を付着した後、シリサイド74の層
をポリシリコン層72上に形成する。シリサイド層74
は任意の従来の態様で形成することが可能である。シリ
サイドを形成する2つの既知の方法は、その最初のもの
が、反応室を使用してシリサイドを直接的に付着させる
ものであり。
又、その第2のものが、ポリシリコン層の上に耐火性金
属の層を付着させ次いで短いヒートパルスで該金属の層
を熱処理して該ポリシリコン及び金属を反応させてシリ
サイドを形成するものである。
シリサイド層74が形成される態様は本発明にとって臨
界的ではない。
シリサイド層74の形成に続いて、イオン注入の1つ又
は複数個のステップが行われる。このイオン注入の目的
は、シリサイド層74をP型及びN型の両方の不純物で
ドープすることである。これらの不純物は、後に、加熱
ステップによってシリサイドから追い出されてポリシリ
コン層72内へ拡散し、それをN+にドープし、且つポ
リシリコンエミッタコンタクトストライプ38下側のエ
ピタキシャル30内へ拡散して、第1図における、N十
エミッタ領域39及びP−ベース領域41を形成する。
第4A図乃至第7A図において示したイオン注入の間、
シリサイド74が約1020原子数/alの濃度へN+
にドープされ、又101s原子数/dの濃度へP−にド
ープされる。従って、これらの2つの不純物のイオン注
入のエネルギレベル及びドーズレベルは、シリサイドl
l’14が上述した濃度レベルに到達する様なものとす
べきである。
シリサイド層のイオン注入に続いて、約5,000人の
厚さのCVD酸化物層(第4A図乃至第7A図には示し
ていない)をウェハ全体上に付着形成させる。このCV
D酸化物は、シリサイド層74及びポリシリコン層72
と共にエツチングされて、第1図における酸化物層42
を形成する。
幾つかの実施例においては、その他の適合性のある絶縁
性物質をこのCVD酸化物層42に対して置換させるこ
とが可能である。このCVD酸化物層を付着した後、ホ
トレジストを付着させ、マスクを介して照射源へ露光さ
せ且つ現像して第8図に示した形状のエッチマスクを形
成する。このエッチマスクの外形を第8図に76で示し
である。
エッチマスクを形成すると、ポリシリコン層72、シリ
サイド層74、及びCVD酸化物層をエッチし、この場
合に好適には非等方性プラズマエッチによって行い、エ
ミッタコンタクトストライプ及びエミッタコンタクトバ
ッド31を形成する。このエミッタコンタクトストライ
プは、第1図におけるポリシリコンスドライブ38と、
その上に形成された自己整合されたシリサイド層40と
、該シリサイド層の上に形成され九″ム己整合されたC
VD酸化物層42とから構成されている。シリサイド層
40及びCVD酸化物層42は両方共自己整合されて、
この単一のエッチステップの為に、即ちこれら3つの層
が全て同一のエッチマスクを使用して同時的にエツチン
グされる為に、それらの端部がポリシリコン層38の端
部と一致している。
幾つかの実施例においては、R小寸法りよりもX軸に沿
って一層幅狭であるエミッタコンタクトストライプを形
成することが所望される場合があり、制御した横方向エ
ッチを有する等方性エッチを第8図に示したエッチステ
ップに使用することが可能である。この様な実施例にお
いては1分離島状部上方のX軸におけるエッチマスク7
6の幅はDに設定される。ホトレジストを現像した後。
等方性ウェットエッチ又は等方性プラズマエッチを使用
してエミッタコンタクトストライプを画定する。このエ
ツチングは、Z方向におけるそのエッチ速度と相対的に
X及びY方向における既知の良く制御されたエッチ速度
を持つべきである。そうである場合には、与えられた厚
さのポリシリコン層38.シリサイド40及びCVD酸
化物78に対して、結合したポリシリコン/シリサイド
酸化物エミッタコンタクトストライプの厚さが既知であ
り且つエッチ時間が既知である場合には、X方向におけ
るエミッタコンタクトストライプの最終的な幅を正確に
予測することが可能である。この様な実施例においては
、0.6ミクロンのエミツタ幅を達成することが可能で
ある。勿論、エミッタコンタクトパッド31を画定する
マスクした面積は、この様な実施例においては、オーバ
ーエツチングの後に適切に寸法形成されたパッド31が
形成されるべく調節すべきである。
シリサイド層40が使用されない別の実施例においては
、本プロセスのこの点迄のステップは。
不純物イオンがシリサイド層74の代わりにポリシリコ
ンJ170内へ注入されることを除いて同一である。
本プロセスにおける次のステップは、エミッタコンタク
トストライプの周りに絶縁性スペーラ44を形成する為
のものである。第4B図乃至第7B図を参照すると、ス
ペーサ44を形成する非等方性エッチの間の本発明の構
成が示されている。
この非等方性エッチステップに対して1つ又はそれ以上
の中間的なステップが先行する。スペーサ44はエミッ
タコンタクトストライプをベースコンタクト縦桁から絶
縁するので、この絶縁性スペーサ44の電気的な一体性
が可及的に高いものであることが重要である。幾つかの
実施例においては、CVD酸化物層78のみを使用する
ことが可能であるが、好適実施例においては、CVD酸
化物層78を付着させる前に、熱酸化物層80をシリサ
イド層40及びポリシリコン層38の露出表面上に及び
分離島状部30内の露出エピタキシャル上に成長させる
。CV、D酸化物は、熱成長させた二酸化シリコン(以
下、熱酸化物とも呼ぶ)よりも、一層多くのピンホール
型の欠陥を持っていることが知られている。最初に酸化
させることの可能なエミッタコンタクトストライプの全
ての露出されている端部上に熱酸化物層80を成長させ
、次いでCVD酸化物を付着させることによって、スペ
ーサ44の電気的一体性を改良させることが可能である
。然し乍ら、熱酸化物層80の使用は絶対的に必要なも
のではなく、幾つかの実施例においてはそれを除去する
ことが可能である。勿論、絶縁性スペーサ44として酸
化物を使用することは基本的なことではなく、その他の
適合性のある絶縁体を幾つかの実施例において使用する
ことが可能である。実際に、好適とは言えないが、絶縁
性スペーサ44として酸化物を使用することは基本的な
ことではない、エミッタコンタクトストライプを構成す
るポリシリサイド/CVD酸化物のサンドインチ構成体
と熱的、電気的、及び機械的に適合性のあるその他の絶
縁性物質を使用可能である。CVD酸化物J!78の厚
さはスペーサ44の所望の厚さとすべきである。
熱酸化物80及びCVD酸化物78を形成した後、スペ
ーサ44を第4B図乃至第7B図に矢印で示した非等方
性エツチングステップによって形成する。この非等方性
エッチステップは、一般的には、プラズマエッチであり
、且つ非等方性を得る為のエッチャントイオンのタイプ
及びエツチング条件は当業者等にとって公知である。所
望の最終的結果は、夫々x−Y面内に横たわっている層
78及び80からの全てのCVD及び熱酸化物がエツチ
ング除去されて、X−Z面及びY−2面内に横たわって
いる層78及び80からのCVD及び熱酸化物のみをそ
のままに残存させる。エッチ時間は、この最終的な結果
が得られる様に設定されねばならない、エッチ時間がx
−7面内のCVD酸化物及び熱酸化物を除去するのに必
要な時間よりも長いと、層42内の酸化物の幾らかが除
去される。過剰な量が除去されるのでない限り、このこ
とは特に問題ではない。
第9図は、スペーサ44が形成された後のエミッタコン
タクトストライプを示している。エミッタコンタクトス
トライプの周り全体にどのようにスペーサ44が延在し
ているかに注意すべきである。Z方向におけるスペーサ
44の高さは、CVD酸化物層42の上部表面、即ち第
1図における分離島状部の表面43から最も遠いCVD
酸化物42のX−Y面における表面、と等しい、X及び
Y方向におけるスペーサ44の幅は、好適実施例におい
ては、約3,000人である。
第4C図乃至第7C図は、絶縁性スペーサ44が形成さ
れた後、及びウニ八全体の上に付着されたシリサイド層
のイオン注入のステップ期間中の。
本装置における種々の断面における本プロセスにおける
段階を示している。シリサイド82の層は。
酸化物の上にシリサイドを形成することを許容する任意
の従来の態様で形成することが可能である。
好適には、それは、従来公知の方法で反応室内において
シリサイドを直接的に付着させることによって形成する
。シリサイドを付着する為に使用する方法は、酸化物ス
ペーサ44が完全にシリサイドで被覆されていることが
重要であるから、シリサイドを酸化物の上に良好に形成
可能なものでなければならない、このことは、ベースコ
ンタクトの縦桁46を形成することが可能である為に必
要なことである。
シリサイド層82はベースコンタクトとなるべきもので
あるから、それはNPN トランジスタ用にP+にドー
プされねばならない、シリサイド層82は、それが不純
物でドープすることが可能であり且つ導電性であるとい
う点においてポリシリコンに非常に類似している。従っ
て、第4C図乃至第7C図に示した如く、シリサイド層
82をP型不純物でイオン注入する。イオン注入の注入
エネルギ及びドーズは、結果的に得られるシリサイドが
P型の導電型であり且つ約1020原子数/dの濃度を
持つ様なものとすべきである。
次のステップは、非等方性エッチによってシリサイドベ
ースコンタクト縦桁46を形成することである。この非
等方性エッチは、第4C図乃至第7C図においてZ方向
における第2組の矢印によって模式的に示しである。こ
の非等方性エッチが行われる特定の態様は当業者等に公
知である。このエッチの目的は、z−Y面内のシリサイ
ドはそのままにして、X−Y面内の層82の全てのシリ
サイドを除去することである。従って、Y及びX方向に
は殆どエツチングは発生しないが、Z方向に沿って優先
的にエツチングが行われる様に、エッチャント及びエツ
チング条件が使用されるべきである。エッチ時間は、X
−Y面内に横たわる店82の全てのシリサイドが除去さ
れ且つ酸化物層42の上部に到達する様に、選択されね
ばならない、然し乍ら、この非等方性エッチが行われる
前に、ベースコンタクトパッドが形成されるべき位置に
おいてシリサイド層82の上にベースコンタクトパッド
エッチ保護マスクを形成せねばならない、ベースコンタ
クトパッドの位置を第2図に33で示しである。
第7C図を参照すると、ベースコンタクトパッドエッチ
保護マスク84の相対的な位置が示されている。このマ
スク84の目的は、ベースコンタクト縦桁46を形成す
る為の非等方性エッチステップの間にマスク84の下側
に存在するシリサイド層82がエツチング除去されない
様に、非等方性エツチングステップの期間中にドープし
たシリサイド層82を保護することである。従って、こ
のマスク84は、シリサイド層82をP+導電型ヘドー
ブする為に使用するP型イオン注入ステップの後で且つ
ベースコンタクト縦桁46を形成する為に使用する非等
方性、エッチステップの前に、形成せねばならない。
マスク84はホトレジストを使用する従来の態様で形成
される。それは第2図におけるベースコンタクトバッド
33の形状を持っているべきであり、且つそれは、デバ
イスを製造する場合に常に製造工場において満足するこ
との可能な整合公差を考慮に入れて、第2図における窓
68の如きコンタクト窓又は支柱型貫通導体をその中に
容易に形成することが可能であるのに十分な面積のシリ
サイド層82を被覆すべきである。
第4D図乃至第7D図は、ベースコンタクト縦桁46を
形成する為の非等方性エッチステップ後の本デバイスの
状態を示している。注意すべきことであるが、第6D図
は、ベースコンタクトバッド33はエミッタコンタクト
ストライプ38上に形成されており且つ酸化物N!I4
2と好適実施例においては熱酸化物層80を包含する酸
化物スペーサ44とによってそこから完全に分離されて
いる。
第10図は、ベースコンタクト縦桁46を形成する為の
非等方性エッチステップの後で且つベースコンタクトパ
ッドエッチ保護マスク84を除去した後の結果的に得ら
れる構成体を概略平面図で示している。第10図におい
て注意すべきことであるが、ベースコンタクト縦桁46
はエミッタコンタクトストライプ38の周りに完全に延
在している。
上述した如く、ベースコンタクト縦桁46は好適にはエ
ミッタコンタクトバッド31の周りから除去する。この
縦桁の除去を行う為に、第10図に想像線で示した外形
を持った縦桁除去エッチマスク86をウェハ上の各トラ
ンジスタの上方に形成する。この縦桁除去マスクは、第
10図における想像線86内の全ての構成をカバーする
クロスリンク即ち交差結合したホトレジストの保護層を
残存させる為に、想像線で示したパターンでホトレジス
トを現像することによって形成する。次いで、その構成
体を、シリサイドをアタックするが酸化物をアタックし
ない選択的エッチで処理する。
この選択的エツチングは、エッチマスク86によって被
覆されていない全ての露出されている縦桁46を除去す
る。これにより、第2図に示した構成体が得られ、ベー
スコンタクト縦桁46がベースコンタクトバッド33の
周りで1分離島状部30を横断して、且つエミッタコン
タクトバッド31へ向かって途中までエミッタコンタク
トストライプに沿って延在している。然し乍ら、ベース
コンタクト縦桁46は第10図におけるエッチ保護マス
ク86の境界で止まっている。前述した如く、縦桁46
の除去は動作可能なトランジスタを製造する為に必要な
ものではない、然し乍ら、この様な除去を行うことによ
って、第3図に示した如き共用エミッタを持ったマルチ
プル即ち多数個のトランジスタの構成体を製造すること
を一層容易にしている。
エミッタコンタクトパッド31の周りから縦桁46を除
去した後、シリサイド層40内の不純物をシリサイドか
ら追い出して、エミッタコンタクトストライプポリシリ
コン38内へ及びエピタキシャル的に成長したシリコン
30内へドライブインしてエミッタ領域(第1図におけ
る39)及びベース領域(第1図における41)を形成
する為にヒートステップ即ち加熱ステップを行うことが
必要である。このヒートステップの間、不純物は更にP
+ドープベースコンタクト縦桁からも追い出されてエピ
タキシャル層3o内へドライブインされて一層良好なベ
ースコンタクトを形成する。
第4E図乃至第7E図は、ヒートドライブインステップ
の後であるが最終的なパッシベーション層を形成する前
であり、且つコンタクト窓乃至は支柱型貫通導体を形成
する前の1本発明のトランジスタ用のベース及びエミッ
タのコンタクト構成体の最終的な構成を示している。第
4E図を特に参照して説明すると、ベース−コンタクト
縦桁46がエミッタコンタクトパッド31の境界即ち周
辺の周りの位置に存在していないことに気が付く。
第5E図を特に参照すると、ヒートステップの効果を感
知することが可能である。好適実施例においては、この
ヒートステップは900℃に加熱した炉内において0.
5時間の間行われる。前述した如く、シリサイド層40
は、このシリサイド層40が最初に形成された時に、砒
素モN+に又ボロンでP−にドープされている。同様に
、ベースコンタクト縦桁46は、それらが形成されるシ
リサイド層が最初に付着形成された時に、ボロンでP+
にドープされた8ヒートステツプの間、シリサイド層4
0からのN及びP型の不純物は、エミッタコンタクトス
トライプ38のポリシリコン内へ下方向へ、且つ分離島
状部内のエピタキシャルシリコン30内へ拡散する。P
型不純物も下方向へ拡散し、且つ、これらのP型不純物
は同一の拡散条件下ではN型不純物よりも一層高速に移
動するので、P型不純物はN型不純物に追い着く、P型
不純物が分離島状部内のエミッタコンタクトストライプ
ポリシリコン38及びエピタキシャルシリコン30を介
して拡散する場合に、P型不純物がN型不純物を追い越
すと、それらはエミッタ領域及びベース領域を形成する
。最終的な結果は。
エピタキシャルシリコン30内に浅い深さに形成された
エミッタ領域39と、拡散における差異と拡散時間との
積に等しいZ方向におけるベース幅を持った狭いベース
領域41とが得られる。従って、この拡散時間は、所望
のベース幅が得られる様に調節される。更に、この拡散
時間は、N型不純物がエピタキシャルシリコン30に到
達し浅く浸透するのに十分な時間を持つ様に十分に長い
ものとすべきである。N型不純物がエピタキシャル層3
0に到達し且つそこに浸透する時間を持っている場合に
は、P型不純物もエピタキシャル層30へ到達し且つ、
N型不純物が浸透したよりも多少大きな距離エピタキシ
ャル層30内へ浸透する。
第11図は、このドライブインステップの前の本構成体
における原子数/dと深さとの関係をプロットした不純
物濃度分布を示している。深さを表す線は酸化物層42
の上部(最も正のZ)を表している。酸化物層42内に
は不純物は存在していない、深さラインBは酸化物層4
2とシリサイド層40との間の界面の深さを表している
。深さラインB及びCの間のシリサイド領域におけるボ
ロン及び砒素ドーピング濃度曲線は、シリサイド層40
を形成した後で且つエミッタコンタクトストライプを形
成する前の、シリサイド層40内の別々のP型及びN型
イオン注入の効果を示している。勿論、このドーピング
はその他の方法で行うことも可能であり、又シリサイド
層40をN十濃度(10”) 及びP−(10”)Aド
ープする:との可能ないずれの方法も本発明において使
用することが可能である。深さラインCは、シリサイド
M40とエミッタコンタクトストライプのポリシリコン
38との間の界面を表している。ポリシリコン38は、
深さラインC及びDの間を延在している。このドライブ
インの前には、該ポリシリコン内には不純物は存在して
いない。深さラインDは、10”レベルでN−にドープ
したエピタキシャル領域30の表面を表している。
第12図は、このドライブインの後にドーピング分布を
示している。ドライブインの後のシリサイド4o内のド
ーピング濃度は、10”N型以下で且つ10”P型以下
である。ポリシリコン層38内のドーピングレベルは、
10”N型及び10”P型である。エピタキシャル層3
0の表面、深さラインDで開始して、ドーピング濃度は
、約5oO人の浸透度でN型であってエミッタ領域39
を形成しており、且つ約500人においてP−型で変化
してベース領域41を形成している。ドーピングは表面
から約1,000人においてN−へ復帰している。従っ
て、ベース・エミッタ接合は約500人であり、且つベ
ース・コレクタ接合は表面から約1,000人である。
再度第5E図を参照すると、ドライブインステップは又
、エピタキシャルシリコン3o内においてベースコンタ
クト縦桁46の下側にP子ベースコンタクト領域48を
形成させる。これらの領域48はベースコンタクト縦桁
46からエピタキシャルシリコン30内へのP型不純物
の外拡散によって発生される。ドライブインの為に選択
される拡散は、P子ベースコンタクト領域48が横方向
に十分に遠くに拡散してシリサイド層40からのP型不
純物の正及び負のX方向における外側方向への拡散と合
流する様にすべきである。このことは、本トランジスタ
のベース領域に対して良好なコンタクト構成を与える。
第6E図は、ベースコンタクトバッド33の構造はヒー
トステップによって変化されることが無く且つエミッタ
コンタクトパッドの周りからベースコンタクト縦桁を除
去する為の選択的シリサイドエッチによって変化される
ことがないという点において、第6D図と同一である。
トランジスタ構成体を完成する上での最終的なステップ
は、構成体全体の上に平坦化した絶縁性物質の層を付着
させ、且つコンタクトホールをエツチング形成するか又
はその他の方法で支柱型貫通導体を形成して上側に存在
するメタル即ち金属の層へ接続されるべきいずれかのベ
ース又はエミッタコンタクトパッドと接触させる。別法
として、第3図に示した如く、エミッタコンタクトポリ
シリコンストライブ38をフィールド酸化物上方を別の
トランジスタの位置へ延在させ且つ共用エミッタコンタ
クトを形成する為にそのトランジスタの分離島状部上方
に形成させることが可能である。
第7E図は、ヒートステップの後の構成を示しており、
且っ5o及び68で示した如きコンタクトホール又は支
柱型貫通導体をそれを介して形成すべき絶縁性物質から
なる最終的なパッシベーション層88を包含している。
第7E図におけるベース・エミッタ接合45及びベース
・コレクタ接合43の両方がフィールド酸化物29上で
終端しており、その際に低い接合漏れ特性を与えている
ことに注意すべきである。
羞−来 本発明の効果及び利点は多数ある。それらを最も良く示
す為には、従来のベース・エミッタ構成体と比較するこ
とが必要である。従来技術のベース・エミッタ構成体を
第13図に示しである。第13図において、エミッタ接
合は非常に保守的に1ミクロン幅で示しである。多くの
製造工場における今日の処理技術において最小コンタク
ト窓寸法は通常1ミクロンであるから、このことは現実
的には多分達成可能である。ベース・コレクタ接合は3
+1+3ミクロン即ち7ミクロン幅である。
分離島状部の深さが1ミクロンである場合、ベース・コ
レクタ接合の全面積は7ミクロン平方である。第13図
のデバイスのベースコンタクト構成体に関連してベース
抵抗があり、それはベースコンタクト窓からエミッタ領
域の中心下側のベース領域の中心への抵抗から構成され
ている。伝統的に、これは2つの成分に分割されていた
。即ち、その1つはRbeであり、それはベースコンタ
クトの中心からベース・エミッタ接合の端部への軽度に
ドープしたベースエピタキシャルを介しての経路の抵抗
から構成される外因的ベース抵抗と、更にその他のもの
はRbiであり、それはエミッタの端部からエミッタの
中心下側のベース領域の中心へのペースエピタキシャル
を介しての経路の抵抗から構成される内因的ベース抵抗
である。ベースドーピングが軽度であること及びエミッ
タ領域下側のベース領域の厚さは薄いことの為に、第1
3図の構成においては、外因的ベース抵抗は典型的にl
、000Ωであり且つ内因的ベース抵抗は典型的に10
,000Ωである。
バイポーラトランジスタ用の高周波数カットオフ及びス
イッチング速度は1通常、ベース抵抗及びコレクタ・ベ
ース接合の接合容量から構成されるRC回路の時定数に
比例する。外因的及び内因的なベース抵抗が増加すると
、時定数は大きくなり、且つ周波数応答は劣化し且つ単
位時間当りにおいてオフ状態からオン状態へ又その逆へ
の遷移を行うことが可能な数がより少ないという意味に
おいてスイッチング速度がより大きくなる。コレクタ・
ベース接合の接合容量が一層大きくなると同一の結果が
発生するが、これは、通常、コレクタ・ベース接合の面
積が一層大きくなると発生する。
ベース抵抗に影響を与える要因は、ペースドーピング、
経路長、及びベース幅である。経路長が一層短いと、ベ
ース抵抗は一暦小さい、経路長は接合の寸法に関連して
いる。
コレクタ・ベース接合容量は2つの成分から構成されて
いる。即ち、その1つは、空間電荷乃至は接合容量であ
り、及び、その他のものは、遷移乃至は拡散容量である
。空間電荷容量は、接合面積が大きいと、一層大きい。
拡散容量は、電流が増加すると、増加する。従って、拡
散容量は、トランジスタが飽和状態であり且つコレクタ
・ベース接合が順方向バイアスされている時にのみ、要
因となる。電流は、接合における電流密度と接合面積と
の積に等しいので、拡散容量は、接合が小さいと、それ
だけ小さい、接合容量が小さいと。
同様に小さなベース抵抗が、より高速のスイッチング速
度及びより良好な周波数応答を提供する。
第14図は1本発明のベース・エミッタコンタクト構成
体の典型的な寸法を示している。注意すべきことである
が、エミッタは幅が0.5ミクロンとして示しであるが
、それはエミッタコンタクトストライプを画定する為の
オーバーエツチングプロセスを使用した場合か、又はト
ランジスタを製造する為にサブミクロン即ち1ミクロン
未満のライン幅を得ることの可能なりソグラフイ又はそ
の他のタイプのプロセスを使用した場合に、達成するこ
とが可能である。X方向における活性区域の全幅は2ミ
クロンに過ぎない。この活性区域に対する狭い幅が存在
するのは、絶縁性スペーサ44及びベースコンタクト縦
桁46がそれらを形成するプロセスのお陰で非常に幅狭
に形成することが可能であるからである。好適実施例に
おいては、絶縁性スペーサ44及びベースコンタクト縦
桁46はX方向において3,000人幅に過ぎない。
Y方向における分離島状部の寸法が1ミクロンに過ぎな
い場合、全活性区域及びベース・コレクタ接合の全面積
は2ミクロン平方である。これは、0.4fF (フェ
ムトファラッド)の非常に低いコレクタ・ベース容量を
発生させるに過ぎない。
エミッタ・ベース接合は単に0.5ミクロン平方であり
、それは0.3fFの典型的なベース・エミッタ接合容
量を発生する。第13図の従来技術の構成の接合面積と
対照的に、当業者等が理解する如く1本発明は各トラン
ジスタの活性区域によって占有されるチップ面精の点で
著しく有利であリ、且つスイッチング速度及び周波数応
答の点においても従来技術と比較して極めて有利である
以上1本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く1本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。例えば、上述
した実施例において、シリサイドを少なくとも部分的に
ジシリサイドとすることも可能である。
【図面の簡単な説明】
第1図は第2図における1−1′線に沿っての分離島状
部を介して取ったトランジスタ構成体の概略断面図、第
2図は完成したトランジスタ構成体の概略平面図、第3
図は共用エミッタを持った本発明の構成の2つのトラン
ジスタを示した概略平面図、第4A図乃至第4E図は製
造プロセスにおける種々の段階においてエミッタコンタ
クトを介して第2図の4−4′線で取った本発明のトラ
ンジスタの各概略断面図、第5A図乃至第5E図は製造
プロセスにおける種々の段階においてトランジスタの分
離島状部を介して第2図の5−5′線に沿って取ったト
ランジスタの各概略断面図、第6A図乃至第6E図はベ
ースコンタクトパッドを介して第2図中の6−6′線に
沿って取ったトランジスタの各概略断面図、第7A図乃
至第7E図は長い寸法のエミッタコンタクトストライプ
とベースコンタクトパッドとエミッタコンタクトパッド
を介して延在する第2図における7−7′線に沿って取
った本発明のトランジスタの各概略断面図、第8図はエ
ミッタコンタクトストライプを形成した後の本構成体の
概略平面図、第9図は絶縁性スペーサを形成した後の本
構成体の概略平面図、第10図はベースコンタクト縦桁
を形成した後の本構成体の概略平面図、第11図はドラ
イブインステップ前のベース・エミッタ構成体のドーピ
ング分布を示したグラフ図、第12図はドライブインス
テップの後のドーピング分布を示したグラフ図、第13
図は従来のベース・エミッタ構成体の概略断面図、第1
4図は典型的な寸法及び或る種の性能に関連する特性を
示した本発明のベース・エミッタコンタクト構成体の概
略平面図、である。 (符号の説明) 29:フィールド酸化膜 30:エピタキシャル層 32.34:分離島状部端部 36:埋込層 38:ポリシリコン層 39:エミッタ領域 40:シリサイド 41:ベース領域 42:絶縁物質層 43:基板表面 44:絶縁性スペーサ 46二ベ一スコンタクト縦桁 50:コンタクト窓(支柱型貫通導体)FIG、 58 FIG、 5C FIG、 5D FIG、5E −己 一 十 V″1 日 トく 手続補正書(麓) 昭和62年12月2 特許庁長官 小 川 邦 夫  殿 1、事件の表示 昭和62年特許願第164105 3、補正をする者 事件との関係   特許出願人 4、代理人

Claims (1)

  1. 【特許請求の範囲】 1、バイポーラトランジスタ用のベース及びエミッタ構
    成体において、隣接する単結晶シリコンから電気的に分
    離されており第1導電型の単結晶シリコンからなる島状
    部(30)、前記島状部内の前記第1導電型のエミッタ
    領域(39)、前記島状部内の第2導電型であり且つ前
    記エミッタ領域とPN接合(43)を形成しているベー
    ス領域(30)、前記エミッタ領域と電気的接触をして
    おり前記第1導電型のポリシリコン(38)からなるス
    トリップを具備するエミッタコンタクト(38/40)
    であって前記島状部上方に存在する前記エミッタコンタ
    クトの面積はここに画定するベースエミッタ構成体を形
    成する為に使用する方法で形成することの可能な最小の
    コンタクト窓の面積と前記方法において使用することの
    可能な前記コンタクト窓の全ての側部の周りの最小の積
    み重ね公差によって消費される面積の和よりも小さく且
    つ上部と側部とを持っているエミッタコンタクト、前記
    エミッタコンタクトの上方に設けられその側部と自己整
    合した絶縁物質からなる層(42)、前記島状部上方で
    少なくとも前記エミッタコンタクトの前記側部表面上に
    形成した絶縁性スペーサ(44)、前記島状部上方で前
    記スペーサの少なくとも一方に沿って形成されており且
    つ前記スペーサによって前記ストリップから電気的に分
    離されているが前記ベース領域と電気的にコンタクトし
    ている導電性縦桁(46)であって前記縦桁はコンタク
    ト窓又は支柱貫通導体と本トランジスタを形成する為に
    使用される方法において使用する積み重ね公差によって
    消費される面積を取り囲むのに十分な大きさではない面
    積を前記島状部上方に持っている導電性縦桁、を有する
    ことを特徴とする構成体。 2、特許請求の範囲第1項において、前記スペーサは、
    本トランジスタを製造する為に使用されるリソグラフィ
    プロセスによって定常的に分解可能な最小ライン幅Dよ
    りも小さな前記島状部の前記表面に平行な軸に沿って或
    る幅を持っていることを特徴とする構成体。3、特許請
    求の範囲第1項において、前記縦桁は、本トランジスタ
    を製造する為に使用されるリソグラフィプロセスによっ
    て定常的に分解可能な最小ライン幅Dよりも小さな前記
    島状部の前記表面に平行な軸に沿って或る幅を持ってい
    ることを特徴とする構成体。 4、特許請求の範囲第2項において、前記縦桁は、本ト
    ランジスタを製造する為に使用されるリソグラフィプロ
    セスによって定常的に分解可能な最小ライン幅Dよりも
    小さな前記島状部の前記表面に平行な軸に沿って或る幅
    を持っていることを特徴とする構成体。 5、特許請求の範囲第1項において、前記縦桁は金属ジ
    シリサイドであることを特徴とする構成体。 6、特許請求の範囲第4項において、前記縦桁は耐火性
    金属ジシリサイドであることを特徴とする構成体。 7、特許請求の範囲第6項において、前記スペーサは前
    記エミッタコンタクトに隣接する熱酸化物からなる層か
    ら構成されておりCVD酸化物からなる層が前記熱酸化
    物の上に積層されていることを特徴とする構成体。 8、特許請求の範囲第7項において、前記エミッタコン
    タクトは、前記ポリシリコンストリップの上表面の少な
    くとも一部と電気的に接触している金属ジシリサイドか
    らなる層を有していることを特徴とする構成体。 9、特許請求の範囲第8項において、前記金属ジシリサ
    イドは前記エミッタコンタクトストリップの上表面を完
    全に被覆しており且つその側部表面によって画定される
    端部と自己整合されており、且つ前記ジシリサイド及び
    前記エミッタコンタクトポリシリコンの両方は一方のタ
    イプの不純物の拡散速度が他方のタイプの不純物の拡散
    速度よりも大きくしてN型不純物とP型不純物の両方で
    ドープされており、且つ前記絶縁層は二酸化シリコンで
    あって且つ前記エミッタコンタクトストリップの上部を
    被覆する金属ジシリサイドの上に積層しており且つその
    端部と自己整合していることを特徴とする構成体。 10、特許請求の範囲第1項において、前記エミッタ領
    域は前記ベース領域と接合を形成しており、それは前記
    島状部上方のエミッタコンタクトストリップの面積と略
    等しい面積であることを特徴とする構成体。 11、特許請求の範囲第1項において、前記ベース領域
    は前記単結晶シリコンとベース・コレクタ接合(30/
    36)を形成しており、それは前記エミッタコンタクト
    の前記島状部上方の面積と前記スペーサ及び前記縦桁の
    面積との結合面積と前記製造方法における熱ドライブイ
    ンステップの間に前記縦桁からの不純物の横方向拡散に
    よって消費される面積の和と略同一の面積を持っている
    ことを特徴とする構成体。 12、特許請求の範囲第1項において、前記ベース領域
    は前記単結晶シリコンとベース・コレクタ接合を形成し
    ており、それは前記エミッタコンタクトの前記島状部上
    方の面積と前記スペーサ及び前記縦桁の面積との結合面
    積と前記製造方法における熱ドライブインステップの間
    に前記縦桁からの不純物の横方向拡散によって消費され
    る面積の和と略同一の面積を持っており、且つ前記エミ
    ッタ領域は前記ベース領域と接合を形成しており、それ
    は前記島状部上方の前記エミッタコンタクトストリップ
    の面積と略等しい面積であることを特徴とする構成体。 13、特許請求の範囲第1項において、前記エミッタコ
    ンタクトストリップは前記島状部の境界の外側の位置へ
    延在しており且つコンタクト窓(68)を取り囲むのに
    十分な寸法を持っているコンタクトパッド(33)の形
    状をしていることを特徴とする構成体。 14、特許請求の範囲第12項において、前記エミッタ
    コンタクトストリップは前記島状部の境界の外側の位置
    へ延在しており且つコンタクト窓を取り囲むのに十分な
    寸法を持ったコンタクトパッドの形状をしていることを
    特徴とする構成体。 15、特許請求の範囲第1項において、前記縦桁は前記
    島状部の境界の外側の位置へ延在しており且つコンタク
    ト窓を取り囲むのに十分な寸法を持ったコンタクトパッ
    ドの形状をしていることを特徴とする構成体。 16、特許請求の範囲第14項において、前記縦桁は前
    記島状部の境界の外側の位置へ延在しており且つコンタ
    クト窓を取り囲むのに十分な寸法を持ったコンタクトパ
    ッドの形状をしていることを特徴とする構成体。 17、単結晶シリコンの分離島状部とその中に形成され
    ており2平方ミクロン以下の活性面積を持った活性領域
    とを有することを特徴とするトランジスタ。 18、単結晶シリコンの分離島状部とその中に形成され
    ており8平方ミクロン以下の活性面積を持った活性領域
    とを有することを特徴とするトランジスタ。 19、集積化したバイポーラトランジスタ用のベース・
    エミッタ構成体において、導電性シリコンのベース領域
    、前記ベース領域内側の導電性シリコンのエミッタ領域
    、前記エミッタ領域と電気的に接触している導体、前記
    導体の所定の側部の上に形成されている絶縁性スペーサ
    、前記絶縁性スペーサの所定の側部上に形成されている
    前記ベース領域と電気的に接触しており且つ前記スペー
    サによって前記導体から分離されている導電性縦桁であ
    って且つ前記縦桁がそれから非等方性エッチングによっ
    て形成される導電性物質の層の深さと略等しい幅を持っ
    ている導電性縦桁、前記島状部の外部であって前記縦桁
    と及び前記ポリシリコンのストリップと電気的接触をす
    る為の手段、を有することを特徴とする構成体。 20、トランジスタ用のベース・エミッタコンタクト構
    成体を製造する方法において、単結晶シリコンの分離島
    状部を形成し、金属ジシリサイドの第1層によって被覆
    されているポリシリコンの層を形成し、前記第1金属ジ
    シリサイド層をP型及びN型不純物の両方でドーピング
    し尚前記不純物は低い濃度の不純物は与えられた拡散条
    件に対して単位時間当りに移動する距離において一層早
    い拡散速度を持つ様に選択されており、前記金属ジシリ
    サイド上に絶縁物質の層を形成し、前記結合した3つの
    層をエミッタコンタクトストリップの形状にエッチング
    して該ストリップは前記島状部を横断すると共に前記島
    状部の外部に位置するエミッタコンタクトパッドを持っ
    ており、前記エッチングした構成体上に絶縁物質の第2
    層を形成し、前記島状部の表面に平行な面内における全
    ての絶縁物質が除去される迄前記第2絶縁層を非等方的
    にエッチングし、前記構成体上に金属ジシリサイドの層
    を形成し、前記第2金属ジシリサイド層を最終的なトラ
    ンジスタのベース領域中に存在する導電型の不純物でド
    ーピングし、前記島状部外側の位置においてベースコン
    タクトパッドとなるべき前記第2金属ジシリサイド層の
    部分をマスクし、前記マスク下側の部分を除いて前記島
    状部の表面に平行な面内に存在する前記第2金属ジシリ
    サイド層の全ての部分を非等方的エッチングによって除
    去し、その結果得られる構成体を十分に長く且つ十分な
    温度で炉内においてベーキングして前記第1金属ジシリ
    サイド層中の不純物を前記ポリシリコン及び前記単結晶
    シリコン中に十分に拡散させて所望の深さのエミッタ領
    域及び前記第2金属ジシリサイド層の前記縦桁と電気的
    に接触しており所望の幅のベース領域を形成する、上記
    各ステップを有することを特徴とする方法。 21、特許請求の範囲第20項において、前記第1金属
    ジシリサイド層をドーピングするステップにおいて、前
    記層を2つの導電型の不純物でドーピングし、後に形成
    されるべきベース領域の導電型とマッチする導電型の不
    純物は他方の導電型の不純物の濃度よりも低い濃度を持
    っていることを特徴とする方法。 22、特許請求の範囲第21項において、前記2つの不
    純物はボロンと砒素であることを特徴とする方法。 23、特許請求の範囲第21項において、前記ドーピン
    グステップはイオン注入によることを特徴とする方法。 24、特許請求の範囲第20項において、前記第2絶縁
    層を形成するステップにおいて、二酸化シリコンの層を
    熱的に成長させ、次いで二酸化シリコンの別の層をCV
    Dによって付着させることを特徴とする方法。 25、特許請求の範囲第24項において、前記CVD付
    着は前記構成体上方に約2,000乃至5,000Åの
    酸化物が存在する迄継続することを特徴とする方法。 26、特許請求の範囲第20項において、前記金属ジシ
    リサイドの第2層を形成するステップは、金属ジシリサ
    イドの第2層が本構成体の全ての部分の上方に形成され
    且つ約2,000乃至5,000Å形成される迄、実施
    することを特徴とする方法。 27、特許請求の範囲第20項において、前記ポリシリ
    コンと金属ジシリサイドと酸化物との結合した3つの層
    をエッチングするステップにおいて、制御した横方向エ
    ッチング速度で非等方的にエッチングしてエッチマスク
    像よりも幅の小さなエミッタコンタクトストリップのエ
    ッチングした像を形成することを特徴とする方法。 28、特許請求の範囲第20項において、前記エミッタ
    コンタクトパッドの周りから前記金属ジシリサイドの第
    2層から金属ジシリサイドの縦桁を選択的に除去するス
    テップを有することを特徴とする方法。
JP62164105A 1986-07-02 1987-07-02 ベース・エミッタコンタクト構成体及びその製造方法 Expired - Lifetime JP2603259B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US88115586A 1986-07-02 1986-07-02
US881155 1986-07-02

Publications (2)

Publication Number Publication Date
JPS63146466A true JPS63146466A (ja) 1988-06-18
JP2603259B2 JP2603259B2 (ja) 1997-04-23

Family

ID=25377880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62164105A Expired - Lifetime JP2603259B2 (ja) 1986-07-02 1987-07-02 ベース・エミッタコンタクト構成体及びその製造方法

Country Status (5)

Country Link
EP (1) EP0251927B1 (ja)
JP (1) JP2603259B2 (ja)
KR (1) KR960006109B1 (ja)
CA (1) CA1298921C (ja)
DE (1) DE3789733T2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2623635B2 (ja) * 1988-02-16 1997-06-25 ソニー株式会社 バイポーラトランジスタ及びその製造方法
JPH0444328A (ja) * 1990-06-11 1992-02-14 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5216282A (en) * 1991-10-29 1993-06-01 International Business Machines Corporation Self-aligned contact studs for semiconductor structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56126961A (en) * 1980-03-03 1981-10-05 Ibm Semiconductor device
JPS62296560A (ja) * 1986-06-06 1987-12-23 エイ・ティ・アンド・ティ・コーポレーション バイポ−ラ トランジスタ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5873156A (ja) * 1981-10-28 1983-05-02 Hitachi Ltd 半導体装置
CA1252227A (en) * 1984-07-09 1989-04-04 Fairchild Camera And Instrument Corporation Self-aligned silicide base contact for bipolar transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56126961A (en) * 1980-03-03 1981-10-05 Ibm Semiconductor device
JPS62296560A (ja) * 1986-06-06 1987-12-23 エイ・ティ・アンド・ティ・コーポレーション バイポ−ラ トランジスタ

Also Published As

Publication number Publication date
KR960006109B1 (ko) 1996-05-08
KR890003040A (ko) 1989-04-12
EP0251927B1 (en) 1994-05-04
CA1298921C (en) 1992-04-14
JP2603259B2 (ja) 1997-04-23
EP0251927A2 (en) 1988-01-07
DE3789733D1 (de) 1994-06-09
DE3789733T2 (de) 1994-11-03
EP0251927A3 (en) 1988-11-23

Similar Documents

Publication Publication Date Title
EP0021403B1 (en) Self-aligned semiconductor circuits
JPH0253944B2 (ja)
US4705599A (en) Method for fabricating bipolar transistor in integrated circuit
US4735912A (en) Process of fabricating a semiconductor IC device
US5063168A (en) Process for making bipolar transistor with polysilicon stringer base contact
JPH0654795B2 (ja) 半導体集積回路装置及びその製造方法
JPH0241170B2 (ja)
KR890003474B1 (ko) Soi기판상에 형성된 래터럴 바이폴라 트랜지스터
JPH0645537A (ja) 集積回路の製造方法
US4883772A (en) Process for making a self-aligned silicide shunt
JPH0254934A (ja) バイポーラトランジスタの製造方法
JPH04102335A (ja) セルフアライン接触を有するバイポーラトランジスタの製作プロセス
GB2179792A (en) Bipolar transistor
US4974046A (en) Bipolar transistor with polysilicon stringer base contact
JP2905216B2 (ja) 高性能バイポーラ構造製造方法
JP2603259B2 (ja) ベース・エミッタコンタクト構成体及びその製造方法
JPH0254662B2 (ja)
US5925923A (en) Merged single polysilicon bipolar NPN transistor
EP0036620A2 (en) Semiconductor device and method for fabricating the same
JPH0136710B2 (ja)
JPS63284854A (ja) 半導体装置とその製造方法
JPH0437581B2 (ja)
JPS5827340A (ja) 半導体集積回路装置の製造法
JPH0420263B2 (ja)
JPH0136709B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 11