JP2603259B2 - ベース・エミッタコンタクト構成体及びその製造方法 - Google Patents

ベース・エミッタコンタクト構成体及びその製造方法

Info

Publication number
JP2603259B2
JP2603259B2 JP62164105A JP16410587A JP2603259B2 JP 2603259 B2 JP2603259 B2 JP 2603259B2 JP 62164105 A JP62164105 A JP 62164105A JP 16410587 A JP16410587 A JP 16410587A JP 2603259 B2 JP2603259 B2 JP 2603259B2
Authority
JP
Japan
Prior art keywords
base
emitter
emitter contact
layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62164105A
Other languages
English (en)
Other versions
JPS63146466A (ja
Inventor
ビー．ボラ マジュカール
Original Assignee
フエアチヤイルド セミコンダクタ コ−ポレ−シヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フエアチヤイルド セミコンダクタ コ−ポレ−シヨン filed Critical フエアチヤイルド セミコンダクタ コ−ポレ−シヨン
Publication of JPS63146466A publication Critical patent/JPS63146466A/ja
Application granted granted Critical
Publication of JP2603259B2 publication Critical patent/JP2603259B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、大略、バイポーラトランジスタの構成及び
その製造方法に関するものであり、更に詳細には、ポリ
シリコンのストリンガー（stringer）即ち縦桁のベース
コンタクトを使用する極めて小さな寸法のバイポーラト
ランジスタ及びその製造方法に関するものである。
従来技術 バイポーラトランジスタの周波数応答及びスイッチン
グ速度は、トランジスタ構成体における寄生容量の量に
関係している。バイポーラトランジスタにおいては、エ
ミッタ・ベース接合に関連する接合容量があり、更にベ
ース・コレクタ接合に関連する別の接合容量がある。ト
ランジスタの動作に影響を与えるコレクタ・基板容量の
如きその他の接合容量もある。接合容量は、接合の面積
に直接的に比例する。従って、接合の面積が小さければ
小さい程、容量が一層小さくなる。更に、バイポーラト
ランジスタにおいては、２つの成分から成るベース抵抗
がある。第１の成分は外因的ベース抵抗と呼ばれるもの
であり、ベースコンタクトの中央からエミッタ領域の端
部へのベースを介しての経路の抵抗である。ベース抵抗
の第２の成分は、エミッタの端部からエミッタの中央へ
のベース領域を介しての、即ちエミッタ領域の直下のベ
ース領域の部分の経路の抵抗である。
長いあいだ知られていたことであるが、ベース領域の
寸法を減少させることが可能であり、且つエミッタの幅
を減少させることが可能である場合には、トランジスタ
の性能を改善する有益的な効果が発生する。これらの効
果の１つは、エミッタ・ベース及びベース・コレクタ接
合の寸法が減少されるということである。このことは、
これらの接合に影響を与える寄生容量を減少させる。更
に、ベース領域の寸法が減少されると、経路長さが短く
なるので、ベース抵抗の外因的部分も減少される。又、
エミッタの寸法を減少させることが可能であるの、ベー
ス領域を介してのエミッタ端部からエミッタ中央への経
路長さが一層短くなるので、ベース抵抗の内因的部分も
減少される。経路長さが減少されると、全体的な抵抗が
減少されるので、ベース及びエミッタの寸法における寸
法上の変化によって、寄生容量の値を低下させ且つ寄生
抵抗の値を低下させる。その結果は、高周波数カットオ
フを一層高くし且つスイッチング速度を一層低下させる
こととなる。
従って、寸法を減少させたベース及びエミッタ領域を
持ったバイポーラトランジスタに対する要求が発生して
いる。
目 的 本発明は、以上の点に鑑みなされたものであって、上
述した如き従来技術の欠点を解消し、新規な構成を有す
るバイポーラトランジスタ及びその製造方法を提供する
ことを目的とする。特に、本発明は、ポリシリコンから
なる縦桁ベースコンタクトを具備するバイポーラトラン
ジスタ及びその製造方法を提供することを目的とする。
構 成 本発明は、ベース領域の寸法及びエミッタ領域幅を減
少させその際に非常に高性能としたバイポーラトランジ
スタを提供するものである。本発明の１つの重要な側面
においては、基板内のエミッタ領域上にシリサイドを被
覆したポリシリコンエミッタコンタクトストライプ及び
シリサイド縦桁ベースコンタクトを持っているバイポー
ラトランジスタ構成体を提供している。このシリサイド
ベースコンタクト縦桁は基板の表面に垂直で該エミッタ
コンタクトストライプの側部上に形成されているが、該
ストライプからは非等方的にエッチングした縦桁の形状
での二酸化シリコンスペーサによって絶縁されている。
シリサイドベースコンタクト縦桁は、分離島状部の境界
の外側のコンタクトパッド上に位置しているベースコン
タクト窓又は支柱型貫通導体へ延在しており、且つ縦桁
ベースコンタクトと接触させることが可能な上側に積層
する金属層へ延在している。ベースコンタクトパッドは
シリサイドであり、且つベース領域分離島状部の境界の
外側に位置されている。シリサイド縦桁ベースコンタク
トは、ベースコンタクトパッドのシリサイドの延長部を
形成する。
エミッタストライプを画定する為にポリシリコンのエ
ッチングを行う前に、ダイの全表面を被覆するポリシリ
コンの全部の層を被覆する耐火性金属の層を付着するこ
とによってポリシリコンストライプの上にシリサイド層
を形成する。次いで、該ダイについて既知の態様でヒー
トパルス処理を行い、その際にポリシリコンと接触して
いる全ての個所において該耐火性金属からシリサイドを
形成する。
該エミッタコンタクトは、その幅がホトリソグラフィ
によって得られる最小距離Ｄに等しいポリシリコンから
なるストライプ乃至はストリップ即ち細条部である。幾
つかの実施例においては、このエミッタコンタクトスト
ライプは最小距離Ｄよりも一層細く且つＤの幅を持った
マスクを使用してポリシリコンストライプを過剰にエッ
チングすることによって形成される。該ポリシリコンエ
ミッタストライプを被覆するシリサイドは、エミッタス
トライプを形成する為に該ポリシリコンをエッチングす
る前に形成されているので、自己整合されている。この
エミッタストライプは、ベースコンタクト分離島状部の
境界の外側に位置しているエミッタコンタクトパッドへ
延在している。ベース及びエミッタの両方のコンタクト
パッドは十分に大きな寸法を有しており、それらの境界
内に、全ての側部上でＤに等しい寸法を持ったコンタク
ト窓乃至は支柱型貫通導体及び該窓乃至は貫通導体の境
界の全ての側部上の整合余裕乃至は公差によって消費さ
れる面積を収容している。この様な整合「クッション」
面積は、製造の間の整合誤差から発生する歩留まりの損
失を防止する為に必要である。別の実施例においては、
エミッタストライプのポリシリコンを回路内の別の位置
へ延在させて回路内の別のノードと接触させることが可
能であり、又はそれはの分離島像部上方を延在して、そ
らからポリシリコンエミッタストライプが形成された元
のトランジスタとエミッタを共用する別のトランジスタ
のエミッタを形成することが可能である。ベースコンタ
クトパッドのシリサイドに関しても同様のことを行うこ
とが可能である。従って、これらの２つの層は、第１金
属層即ちポリシリコン相互接続層の下側において「自
由」な相互接続層を提供している。
エミッタコンタクトストライプは、二酸化シリコンか
ら形成される絶縁性ショルダー乃至はスペーサによって
シリサイドベースコンタクト縦桁から分離されている。
その他の実施例においては、その他の絶縁性物質であっ
て本トランジスタの電気的機能及びその構造的一体性と
電気的及び熱的に適合性のあるものを使用することも可
能である。この絶縁性ショルダーはそれを形成する為に
使用するプロセスの為に非常に幅狭である。この絶縁性
ショルダーを形成するために使用するプロセスは、複合
層が該ショルダーの所望の厚さを持つ様に熱成長される
酸化物の薄い層の上にCVD酸化物の層を付着形成させ
る。この酸化物層はウエハ面積全体を被覆する。平坦な
表面上に載置されているツーバイフォー（２インチX4イ
ンチ）の角材上に雪が体積すると雪のカーペットがその
個所で膨らむ様に、該酸化物層も該エミッタストライプ
の位置で膨らむので、非等方性エッチングを効果的に使
用して該酸化物ショルダーを形成する。この非等方性エ
ッチングを十分を長く継続して行い、水平な表面、即ち
基板の表面に平行な表面、の上の全ての酸化物を除去
し、垂直な表面、即ち基板表面に垂直な表面、に隣接す
る酸化物のみを残存させる。このことは、エミッタスト
ライプの端部に沿って酸化物縦桁を形成させ、それは基
板の表面に垂直なポリシリコンエミッタストライプの表
面を完全に絶縁する。これらの酸化物縦桁は、被覆され
た端部と「上部」表面、即ち基板の表面に平行な表面、
の交差部においてポリシリコンエミッタストライプの端
部と自己整合される。この絶縁性物質からなる縦桁は絶
縁性のスペーサ乃至はショルダーであって、それはエミ
ッタストライプをベースコンタクト縦桁から分離させて
いる。この絶縁性ショルダーは元の酸化物層の付着深さ
の幅を持っている。
シリサイドベースコンタクト縦桁は、絶縁性ショルダ
ーと同一の態様で形成される。エミッタポリシリコンス
トライプを付着させ且つエッチングした後で且つ酸化物
絶縁性ショルダーを形成した後に、いずれかの従来の態
様で全ウエハ表面上にシリサイドの層を形成する。この
シリサイドは適切な極性にドープされてベースコンタク
トを形成する。該シリサイドはカーペットを形成し、該
カーペットはエミッタストライプ及び酸化物ショルダー
が存在する全ての個所において膨らみを持って全ウエハ
を被覆している。次いで、非等方性プラズマエッチング
を行って、基板の表面に平行な表面の上に存在する全て
のシリサイドを除去し、その際に基板の表面に垂直に表
面上にシリサイド縦桁を形成する。これは、酸化物ショ
ルダーに隣接しており且つ酸化物ショルダーによってエ
ミッタコンタクトストライプから分離されているベース
領域分離島状部上方にシリサイドベースコンタクトを形
成する。
本発明のトランジスタ構成体を製造するプロセス即ち
方法は、最初に、トランジスタを形成すべき基板内の全
ての位置において任意の既知の方法によって分離島状部
を形成する。実際に、１個の分離島状部を各ベース・エ
ミッタ区域に対して形成すべきである。コレクタコンタ
クトに対して別の分離島状部を形成する。これらの分離
島状部を形成する為の任意の方法を使用することが可能
であるが、ファアチャイルド社のアイソプレーナ方法が
好適である、分離島上部の表面を好適には既知の技術を
使用して平坦化させて所謂「バードヘッド」を除去す
る。好適には、NPNトランジスタを形成すべき全ての分
離島状部位置において、Ｐ−基板内のＮ＋埋込量を形成
する。Ｐ−型エピタキシャルシリコンをこの埋込層の上
に形成してベース領域として機能させる。
次に、ウエハ表面全体の上にポリシリコンの層を付着
させる。次いで、シリサイドの層を全ポリシリコン層の
上に形成し、且つこのシリサイドをＮ及びＰ型不純物の
両方でＮ＋及びＰ−濃度へ夫々ドープさせる。シリサイ
ドの形成に続いて、絶縁性物質、好適にはCVDによって
付着される二酸化シリコン（以下、CVD酸化物と呼称す
る）からなる層を全シリサイド表面上に付着形成する。
次いで、これらの結合された３つの層を既知の態様でエ
ッチングして、エミッタコンタクトストライプ及びエミ
ッタコンタクトパッドを形成する。
幾つかの実施例においては、エミッタコンタクトポリ
シリコンをオーバーエッチ即ち過剰にエッチングして、
ホトレジストの窒化物がポリシリコンの端部からオーバ
ーハング即ち突出する。好適には、該ホトレジストを現
象して、エミッタコンタクトストライプの幅をホトリソ
グラフィにおいて得られる最小距離Ｄとさせる。従っ
て、オーバーエッチした実施例においては、エミッタコ
ンタクトストライプはホトリソグラフィにおいて得られ
る最小距離Ｄの半分迄の幅とさせることが可能である。
次いで、該ホトレジストを溶解させ、且つ熱酸化物の
層を成長させて、ポリシリコンエミッタストライプの上
部を除いた側部を包含する全ての露出されているシリコ
ン表面及びＰ−エピタキシャルの上表面の露出されてい
る部分を被覆する。
絶縁性ショルダーを形成する為に、CVD酸化物の層を
全ウエハ上に付着形成する。該CVD酸化物は、形成すべ
き酸化物ショルダーに対して所望する近似的な厚さから
既に形成されている熱酸化物の厚さを差し引いた分だけ
付着形成させる。次いで、上述した如く非等方性エッチ
ングを行って、エミッタコンタクトストライプを完全に
取り囲む酸化物ショルダーを形成する。
次に、ベースコンタクト縦桁及びベースコンタクトパ
ッドを形成する。このプロセスにおける最初のステップ
は、シリサイドの層を全面に形成し、且つNPNトランジ
スタ用にそれをＰ＋にドープすることである。次いで、
エミッタコンタクトパッドから反対端部においてエミッ
タコンタクトストライプの端部の上に積層するドープさ
れたシリサイドの部分の上にエッチマスクを形成する。
最後に、非等方性エッチングを行って、シリサイドベー
スコンタクト縦桁を形成する。
ベースコンタクト縦桁を形成した後、ベース領域用の
分離島状部の外側に位置しているエミッタコンタクトパ
ッドを取り囲んでいる縦桁の部分を除去することが望ま
しい。何故ならば、このことは、エミッタコンタクトポ
リシリコンが相互接続ラインとして他のノードへ延在す
ることを許容するからである。これを行う為に、ホトレ
ジストを付着させ、露光させ、且つ現像させることによ
ってエミッタ縦桁除去用エッチマスクを形成し、従って
それはベース領域分離島状部、その上にベースコンタク
トパッドが形成されるエミッタコンタクトストライプの
端部、及びエミッタコンタクトパッドとエミッタコンタ
クトパッドへ接続するエミッタコンタクトストライプの
一部とを除いたエミッタコンタクトポリシリコンストラ
イプの全ての部分を被覆する。次いで、選択的エッチン
グを行って、全ての露出されているシサイドをエッチン
グ除去するが露出されているCVD酸化物又はその他の絶
縁性物質は除去せず、その際にエミッタコンタクトパッ
ドの境界の周りからベースコンタクト縦桁を除去する。
次いで、エミッタ縦桁除去エッチマスクを除去する。
これにより、ベースコンタクト縦桁及びポリシリコンエ
ミッタストライプ及びエミッタコンタクトパッドを露出
させる。
次いで、ヒートドライブインステップを行い、シリサ
イドから不純物を基板内へ移動させて、基板内に、エミ
ッタコンタクト、エミッタ領域、及びベースコンタクト
領域を形成する。本構成体全体を約800乃至1,000℃に約
30分間加熱する。このことは、エミッタコンタクトスト
ライプの内に積層するシリサイド内のＮ及びＰ型不純物
をエミッタコンタクトストライプポリシリコン内へ及び
それを介して外拡散させる。Ｐ型不純物はＮ型不純物を
追い越し、且つエミッタコンタクトストライプを介して
基板内へ拡散してベース領域を形成する。Ｎ型不純物は
エミッタコンタクトストライプ内へ及びそれを介して基
板へ拡散してエミッタ領域を形成する。シリサイドベー
スコンタクト縦桁内のＰ型不純物は下側に存在する基板
内へ拡散し且つ今形成されたばかりのＰ濃度ベース領域
と一緒になるＰ＋濃度のベースコンタクト領域を形成す
る。
これにより、外部からのエミッタ及びベースコンタク
トパッドへのコンタクトの形成を除いて、トランジスタ
構成体が完成される。
好適には、トランジスタへのコンタクトは、二酸化シ
リコン又はその他の適合性の或る絶縁性物質からなる上
側に積層する層を貫通する支柱型貫通導体を介して行わ
れる。然し乍ら、その他の実施例においては、上側に積
層するパッシベーション層内に形成した標準のコンタク
ト窓を使用することも可能である。好適実施例において
は、構成体全体の上に厚いホトレジストの層を付着形成
させることによって支柱型ビア（貫通導体）を形成す
る。次いで、支柱型貫通導体を形成すべき個所を除いて
全ての個所の前記ホトレジストに対して照射を行う。１
つの貫通導体はエミッタコンタクトパッド上に位置さ
せ、且つ他の貫通導体はベース縦桁コンタクト上に位置
させる。次いで、未露光のホトレジストを除去して、各
支柱を形成すべき位置において厚いホトレジストパター
ン内に孔を形成する。次いで、ウエハの全面上に支柱を
形成する金属を一面に付着させる。この金属は、該ホト
レジスト内の孔の中に進入し、且つホトレジストの上表
面を被覆する。然し乍ら、ホトレジストの厚さの為に、
孔の端部におけるステップカバレッジ即ち段差被覆は不
完全である。次いで、該ホトレジストを除去し、それに
より、所望の位置に立設する支柱が残存される。ホオレ
ジスト内の孔の端部におけるステップカバレッジが非常
に悪いので、ホトレジストを除去することにより、孔内
の支柱を形成する金属には何等影響を与えること無しに
該ホトレジストの上部上の全ての金属も除去される。こ
の技術はリフトオフ技術と呼称される。然し乍ら、この
様な支柱を形成する為のその他の技術も知られており、
これらの公知の技術のいずれをも本発明の目的の為に使
用することが可能である。
このようにして支柱を形成した後に、絶縁性物質から
なるパッシベーション層を形成する。このことは、支柱
の高さよりも一層高い高さへCVD酸化物の厚い層を付着
形成させることによって行われる。次いで、該支柱の頂
部が露出される迄、この酸化物をエッチバックする。こ
れにより、平坦化した酸化物の層が形成され、支柱の先
端部が該平坦な表面の多少上方に露出されている。次い
で、従来の方法によって金属導電性層を形成して、該支
柱の頂部と接触させ且つその際にトランジスタと接触さ
せる。その後に、構成体全体の上に別の絶縁性層を形成
して回路をパッシベーションさせることも可能である。
実施例 以下、添付の図面を参考に、本発明の具体的実施の態
様に付いて詳細に説明する。
第１図を参照すると、本発明のトランジスタ用のベー
ス・エミッタコンタクト構成体の分離島状部を概略断面
で示してある。第１図の断面は第２図の１−１′線に沿
って取ったものである。第２図は本発明トランジスタ用
のベース・エミッタコンタクト構成体の概略平面図であ
り、分離島状部の境界の外側の位置におけるベース及び
エミッタ用のコンタクトパッドの位置を示している。第
１図の断面は、ベース及びエミッタのコンタクト構成
体、及び本発明トランジスタの基板内のベース及びエミ
ッタ領域のみを示している。コレクタ構造は任意の従来
公知の構成とすることが可能であり、且つ当業者なら
ば、これらの従来のコレクタ及びコレクタコンタクト構
成体のいずれかを本発明のベース・エミッタ構成体へ接
続させることが可能であるかを容易に理解することが可
能である。
本発明をNPNトランジスタの場合に付いて説明する
が、当業者等にとって明らかな如く、PNPトランジスタ
を製造する為には単にドーピングを変化させれば良い。
第１図において、Ｎ型のエピタキシャル的に成長させた
シリコンからなる分離島状部30がフィールド酸化物29に
よって画定されている。フィールド酸化物29の該分離島
状部を画定する端部は32及び34で示してある。エピタキ
シャル層30の下側には埋込層36が設けられている。埋込
層36を設けることが望ましく、それにより直列コレクタ
抵抗が低下される。然し乍ら、トランジスタを不作動と
させることなく該埋込層36を省略することも可能であ
り、且つ本発明のトランジスタを製造する本発明の好適
な製造方法の以下に説明においては省略してある。
エピタキシャル層30の上にＮ＋ドープしたポリシリコ
ンエミッタコンタクト38を形成する。このポリシリコン
エミッタコンタクトは第２図に示した形状を持ってお
り、且つ分離島状部上方を延在し且つフィールド酸化物
29上方を外部へ正及び負のＹ方向へ（第１図及び第２図
に示した座標系において、尚原点は任意に選択しており
且つ図面毎に代わることが可能である）分離島状部の境
界の外側に位置されているエミッタコンタクトパッド31
及びベースコンタクトパッド33の位置へ延在している。
このポリシリコン層38の目的は、エピタキシャル層30内
のエミッタ領域39と接触する導体を提供することであ
る。このエミッタ領域は、トランジスタ動作が発生する
ことを可能とする為にベース領域41内へ注入すべき電流
キャリアの供給源として機能する。エミッタ領域39及び
ベース領域41が形成される態様に付いて以下に更に詳細
に説明する。好適実施例においては、Ｎ＋ドープしたエ
ピタキシャル層のエミッタ領域は基板表面43より約500
Å下方へ延在する。
好適実施例においては、Ｘ方向におけるポリシリコン
エミッタコンタクト38の幅は、本トランジスタを製造す
る為に使用されるプロセス即ち方法を使用して得ること
の可能な最小寸法Ｄである。1986年の光学的ホトリソグ
ラフィにおいては、多くの半導体製造プラントにおいて
Ｄの値は約１ミクロンである。Ｘ線を照射源として使用
したり又は直接書込型の電子ビームシステム等を使用す
ることによるホトリソグラフィにおいて更に改良がなさ
れると、１ミクロン未満のＤの値が可能となる。更に、
制御型オーバーエッチ処理を使用することによって、Ｄ
を約0.6ミクロンの値へ減少させることも可能である。
ベース・エミッタ接合の面積を最小とさせる為に、Ｄ
の値を可及的に最小とすることが望ましい。Ｄの値を小
さく維持することによってベース・エミッタ接合の面積
を最小とさせることによって、ベース・エミッタ接合の
寄生容量が最小とされる。このことは、デバイスのスイ
ッチング速度を減少させ且つトランジスタの高周波カッ
トオフを増加させることによってミラー効果入力容量を
低下させることによりデバイスの性能を改善させてい
る。
ポリシリコンエミッタコンタクト38は好適には3,000
Åの厚さであるが、この寸法は本発明にとって特に臨界
的なものではない。このポリシリコンエミッタストライ
プ38はその上表面がシリサイド40の自己整合した層で完
全に被覆されている。このシリサイド層40はＸ及びＹの
両方の軸に沿ってポリシリコンエミッタコンタクトスト
ライプ38の端部と自己整合されている。即ち、ポリシリ
コンコンタクトストライプ38は、Ｚ軸と平行であり且つ
Ｘ及びＹ軸に沿ってのポリシリコンコンタクトストライ
プ38の範囲を画定する端部を持っている。シリサイド40
の端部は、ポリシリコンコンタクトストライプ38の端部
によって画定される面に一致するＹ−Ｚ面と平行な面を
画定する。シリサイド層40はポリシリコンコンタクトス
トライプ38のシート抵抗を低下させ、且つそれが存在す
ることは望ましいが、必須なものではない。
シリサイド層40及びポリシリコンエミッタコンタクト
ストライプ38の上に絶縁性物質の層42を形成する。この
絶縁性物質は、ポリシリコン層38の端部及びシリサイド
40の端部と自己整合されている。絶縁物質の層42の構成
の説明に関連して使用される「自己整合」という用語
は、シリサイド層40の説明に関連する該用語の使用に対
して上に定義したものと同一の意義を持っている。絶縁
膜42、シリサイド層40、及びポリシリコン層38の端部に
よって画定される面が一致する様になるという態様は、
第１図に示した構成が形成される好適な態様の以下の説
明において明らかになる。好適実施例においては、絶縁
層42は、CVD又は低圧力CVDによって形成される二酸化シ
リコン（以下、CVD酸化物と呼ぶ）から構成される。好
適実施例においては、絶縁層42は約5,000Åの厚さであ
る。絶縁層42の目的は、エミッタコンタクト38の頂部及
びその上側に存在するシリサイド層40（使用される場
合）を絶縁して、爾後にベースとエミッタのコンタクト
を短絡させることなしにエミッタコンタクトの一端上に
ベースコンタクトパッドを形成することを可能とするこ
とである。
ポリシリコンエミッタコンタクト38及びシリサイド層
40（この層40が使用されている実施例において）の端部
は、以下に説明するベースコンタクト縦桁又はその他の
構造への短絡を防止する為に絶縁されねばならない。こ
の機能を実施する為に、ポリシリコンエミッタコンタク
ト38、シリサイド層40、上側に存在する絶縁層42の端部
の周りに絶縁性スペーサ44を形成する。このスペーサ
は、第２図に最も示される如く、ポリシリコンエミッタ
コンタクト38の周りを完全に延在している。このスペー
サはどのようにして形成するかの以下の記載から理解さ
れる如く、その厚さは選択事項である。好適実施例にお
いては、絶縁性スペーサ44は酸化物の２つの層から構成
されている。ポリシリコンエミッタのコンタクト38に近
い方の層は熱酸化物の薄い層であり、且つポリシリコン
エミッタコンタクトから遠い方の層はCVD酸化物の層で
ある。好適には、スペーサ44は、それが被覆する基板及
びベース領域の面積を最小とする為に、絶縁体としての
一体性を失うこと無しにＸ方向において可及的に幅狭で
あることが望ましい。Ｘ−Ｙ面内において該スペーサの
断面の面積を最小とすることによって、ベース・コレク
タ接合の面積を最小とさせることが可能である。当業者
等によって理解される如く、ベース・コレクタ接合面積
を一層小さくすることにより、接合に悪影響を与える寄
生接合容量を一層小さくすることが可能となり、そのこ
とはデバイスの性能を改良させ且つ一層高速のスイッチ
ング速度を可能とさせる。
本発明のベース及びエミッタのコンタクト構成体を完
成する為に、ベース区域41へのベースコンタクトが必要
である。ベース・コレクタ接合43の面積を更に最小とす
る為に、本発明は縦桁ベースコンタクト46を使用してい
る。好適実施例においては、縦桁ベースコンタクト46
は、任意の従来の方法で付着又は形成したシリサイドか
ら形成されている。この縦桁ベースコンタクトは絶縁性
スペーサ44の上部へＺ方向へ延在しており、それ自身は
絶縁層42の上部へ延在している。この絶縁層42の幾何学
的形態は、エミッタコンタクト38内のポリシリコンが這
い出してエミッタコンタクト38をベースコンタクト縦桁
46へ短絡させることのあるシリサイドを形成することを
防止し、且つシリサイド層40が偶然的にエミッタコンタ
クト38をベースコンタクト46へ短絡させることを防止す
る為である。
縦桁ベースコンタクト46の厚さは非常に小さく、且つ
以下に説明する方法の記載から理解される如く、縦桁を
形成する各ステップの前に形成したシリサイド層の厚さ
を制御することによって制御することが可能である。こ
のことは、Ｘ軸に沿ってのベースコンタクト縦桁の寸法
をＤよりもかなり小さな最小値に維持することを可能と
し、その際にベース・コレクタ接合の面積を更に最小と
することを可能とさせている。
ベースコンタクトを完成する為に、ベースコンタクト
縦桁46の直下においてエピタキシャル層30内にＰ＋ドー
プした領域48を形成する。この領域48の形成方法に付い
て以下に更に説明する。Ｐ＋ドープ領域48は、縦桁ベー
スコンタクト46の端部から正及び負のＸ方向に横方向に
離れて延在し、且つベース領域41と接続しそれと電気的
接触を形成してベースコンタクト構造を完成する。パッ
シベーションを行う為に、構成体全体の上にCVD酸化物
の最終的な層（不図示）を形成する。この層は、ベース
及びエミッタのコンタクトがその上側に存在する金属層
と短絡を形成することを防止し、且つ本構成体を周囲の
大気から封止する。
第２図は本発明の完成したエミッタ・ベースコンタク
ト構成体の概略平面図である。第１図及び第２図におい
て、同一の参照番号は同一の構成要素を示している。注
意すべきことであるが、ベースコンタクト縦桁46は、エ
ミッタコンタクトストライプ38の全長に渡って延在する
ものではない。その代わりに、ベースコンタクト縦桁46
は、ベースコンタクトパッド33から、分離島状部30上方
を且つベースコンタクトパッド33から反対側の分離島状
部の側部上のフィールド酸化物上へ延在している。然し
乍ら、ベースコンタクト縦桁46はエミッタコンタクトパ
ッド31の手前で停止している。この理由は２つある。第
１に、エミッタコンタクトパッド31の周りのベースコン
タクト縦桁を除去することには、コンタクト窓又は支柱
貫通導体であって例えばエミッタコンタクト構造と接触
する為に使用されるエミッタコンタクトパッド上の支柱
型貫通導体50の不整合の場合に、ベースとエミッタとが
短絡することを防止する。例えば、支柱型貫通導体50が
不整合となり、例えばその面積の一部がエミッタコンタ
クトパッド31の境界とオーバーラップすると、支柱型貫
通導体50の金属が、エミッタコンタクトストライプ及び
ベースコンタクト縦桁の両方と接触し、その際にベース
とエミッタとの短絡を形成し、それはトランジスタを動
作不能とさせる。エミッタコンタクトパッド31の周りか
ら上記縦桁を取り除いた場合には、このことは発生する
ことはない。
エミッタコンタクトパッド31の周りから縦桁を除去す
る別の理由は、１つのトランジスタのエミッタの別のト
ランジスタのエミッタへの接続を簡単化させることであ
る。集積回路においては、２つのトランジスタが共通の
エミッタ領域及びそれの関連するエミッタコンタクト構
造を共用することは非常に一般的である。
第３図はこの様な状態を示している。この場合、分離
島状部52を持った第１トランジスタは、共通エミッタコ
ンタクト構造部54を、分離島状部56を持った第２トラン
ジスタと共用している。コンタクノ窓58乃至は支柱型貫
通導体は、回路内のその他のノード又は外部への接続点
として機能する。第１トランジスタは、そのトランジス
タのベースを回路内のその他のノードへ又は外部ピンへ
接続させる為のベースコンタクトパッド60及びコンタク
ト窓62を持っている。第２トランジスタは、該トランジ
スタのベースを回路内のその他のノードへ接続させる為
に、コンタクト窓66又は支柱型貫通導体用のベースコン
タクトパッド64を持っている。エミッタコンタクトスト
ライプ54の周りにベースコンタクト縦桁46が存在しない
ことがどのように２つのトランジスタ相互接続を簡単化
させているかを注意すべきである。何故ならば、第１ト
ランジスタ用のエミッタコンタクトのポリシリコンは、
単に第２トランジスタの分離島状部56上方を延在させ
て、第２トランジスタ用のエミッタコンタクト及びエミ
ッタ領域を形成することが可能だからである。エミッタ
コンタクトストライプの周りに完全にベースコンタクト
縦桁が存在する場合には、各島状部に対して１つづつの
２つの別々のエミッタコンタクトストライプが必要とな
る。２つのエミッタの相互接続は２つのエミッタコンタ
クト孔を必要とし、例えば２つのエミッタを相互接続す
る為にCVD酸化物パッシベーション層の上に存在する金
属層内にエッチングした金属層相互接続パターンを持っ
た第２図におけるコンタクト窓50の如き孔を必要とす
る。この様な構造は、エキストラなコンタクト窓によっ
て面積が占有されるのでより多くのチップ面積が消費さ
れ、且つ不良の金属相互接続、例えば金属内のギャッ
プ、又は不整合エラー、によって発生される一層歩留ま
りを減少させる欠陥を発生させる傾向となる。
然し乍ら、幾つかの実施例においては、ベースコンタ
クト縦桁46はエミッタコンタクト縦桁を取り囲んだまま
とさせることが可能であり、本発明のベース及びエミッ
タのコンタクト構成対はなおかつ動作可能である。
第２図における分離島状部30の境界の外部へエミッタ
コンタクトストライプが延長していること、分離島状部
を一層小型化し且つベース・エミッタ及びベース・コレ
クタの接合面積を一層小さくさせることを可能としてい
る。この理由は、エミッタへのコンタクト窓を分離島状
部の境界内に形成せねばならない場合には、エミッタス
トライプ38はコンタクト窓及び取り囲み整合クッション
部を収容するのに十分な大きさでなければならないから
である。
これらの整合クッション部は、屡々、「ネスティング
（取り込み）公差」と呼称され、且つ集積回路の特定の
レベル上の特徴部が集積回路の別のレベル上の特徴部内
にネスト即ち取り込まれなければならない場合に使用さ
れる設計基準公差のことを意味する。製造プロセス中に
は幾つかの不確定性があるので、このネスティング公差
は必要である。これらは、第１レベル上の特徴部の端部
の正確な位置の不確定性、及び第２レベル上の特徴部の
端部の正確な位置の不確定性、及びオーバーレイ整合正
確さの不確定性を包含している。露光が不適切であった
りその他の要因によって、マスク特徴部の寸法はチップ
毎にマスク上で変化することがある。125mm平方マスク
を横断して±0.2μｍの絶対寸法変動はめずらしくな
い。これらの変動可能な寸法のマスク特徴部がソグラフ
ィによってウエハへ転写されると、オリジナルのレイア
ウトからの一層大きな逸れが発生する。レジストの厚
さ、ベーキング温度、露光、現像条件等のリソグラフィ
処理変数のいずれか又は全てにおける変動があると、レ
ジスト像はマスク像から変化することが可能である。エ
ッチプロセスの等方性における変動の為に、レジスト像
をポリシリコン又はその他の物質内へ転写するエッチン
グプロセスは又ウエハ毎及び作業日毎にエッチした像の
寸法を変化させることがある。１年間の製造に渡って、
最終的なエッチングした像が±0.4μｍの絶対変動を発
生することが可能である。
コンタクト窓及びネスティング公差によって消費され
る面積を取り込むのに十分に大きな分離島状部上の区域
を必要としていたエミッタは、第２図の構成のエミッタ
ストライプ38よりも面積実質的に一層大きいものであ
る。これは、形成することの可能な最小のコンタクト窓
は各側部の寸法がＤだからである。整合誤差を許容する
為に、コンタクト窓の全ての側部上に整合誤差クッショ
ン部を設けねばならない。その結果１側部上の最小エミ
ッタコンタクト寸法は、Ｄに整合クッション部Ｃを加え
たものである。その結果、最小エミッタコンタクト面積
は（Ｄ＋Ｃ）２＝D2＋2CD＋C2となる。このことは、一
層大きなエミッタ・ベース接合面積となる。何故なら
ば、第１図におけるエミッタ領域39は、エミッタコンタ
クトポリシリコンからの不純物の外拡散によって形成さ
れるからである。従って、エミッタ・ベース接合面積
は、エミッタコンタクトの面積によって画定される。エ
ミッタコンタクト窓を分離島状部の境界の外側に位置さ
せることによって、エミッタコンタクト38は１側部をＤ
又はそれ以下の寸法で形成することが可能であり、その
際にエミッタ・ベース接合面積及びこの接合において存
在する寄生容量を最小とさせている。
上述したエミッタ・ベース接合面積の最小化に関して
のものと同一の論理が、ベースコンタクト寸法及びベー
ス・コレクタ接合面積の最小化に対しても同様に適用さ
れる。即ち、分離島状部上部のベースコンタクトがベー
スコンタクト窓を取り込む為に十分に大きなものでなけ
ればならなかったとすると、分離島状部上のベースコン
タクト面積は、本発明のベースコンタクト縦桁46下側の
面積よりも一層おおきなものとなる。ベース・コレクタ
接合面積は、通常、エミッタコンタクトによって被覆さ
れる、即ちその上にエミッタコンタクトが存在する、全
面積と、ベースコンタクトとこれら２つのコンタクト間
の絶縁性スペーサとによって被覆される面積とを取り込
むので、ベース・コレクタ接合面積及びそれに関連する
接合寄生容量を最小とする為にこれら全ての面性を最小
とすることが極めて重要である。全体の被覆される面積
は、ベースコンタクト縦桁46及び同一の態様で形成され
る絶縁性スペーサ44を使用することによって最小とされ
る。これらの縦桁は、ホトリソグラフィプロセスで得る
ことの可能な最小のライン幅Ｄよりもかなり一層小さく
することが可能である。ベースコンタクト縦桁46をベー
スコンタクトパッド33の位置へ延在させ且つベースコン
タクト縦桁を拡張して窓68の如きコンタクト窓と整合ク
ッション部とを取り込むのに十分に大きなベースコンタ
クトパッドを形成することによって、歩留まりを低下さ
せることなしに、一層小型のベース・コレクタ接合面積
を得ることが可能である。このことは、非常に小さなコ
ンタクト窓を形成し且つそれを分離島状部の境界内に位
置されている非常に小さなベースコンタクトパッド上方
に整合させるべく試みることの複雑性なしに実施するこ
とが可能である。本発明の構造によれば、十分な寸法の
コンタクト窓を、整合を容易とする為に便宜の整合誤差
クッションを持つべく寸法形成したコンタクトパッド上
に容易に整合させることが可能である。
プロセスシーケンス 第１図及び第２図の構成を製造する好適なプロセス乃
至は方法に付いて以下に説明する。本方法を、第２図に
示した最終的な構成における種々の断面を介して時間の
シーケンス即ち順序として取った一連の断面図を参照し
て説明する。第4A図乃至第4E図に示した一連の断面図
は、本プロセスの種々の段階におけるエミッタコンタク
トを介して第２図における４−４′線における構造を詳
細に示している。第5A図乃至第5E図に示した一連の断面
図は、本プロセスにおける種々の段階における分離島状
部を介して第２図における５−５′線における構造を詳
細に示している。第１図はパッシベーション用の絶縁物
質からなる最終的な層を除いた最終的な構成を示してい
る。第6A図乃至第6E図の一連の断面図は、本プロセスに
おける種々の段階においてベースコンタクトを介して第
２図中の６−６′線における構造を詳細に示している。
第7A図乃至第7E図に示した一連の断面図は、本プロセス
における種々の段階においてＹ軸に沿ってのエミッタコ
ンタクトストライプを介しての長手軸方向の第２図中の
７−７′線における構造を詳細に示している。
図示例における本トランジスタの製造は、エピタキシ
ャルシリコン30の層を従来の如く成長させることから開
始され、次いで従来の方法により、エピタキシャル層30
を完全に貫通して延在するフィールド酸化物29によって
全ての側部上を取り囲まれたエピタキシャルシリコンの
分離領域又は分離島状部を形成する。エピタキシャルの
分離領域を形成する多数の方法がいずれも使用すること
が可能であるが、フェアチャイルド社のアイソプレーナ
技術が好適である。この方法は業界において広く知られ
ているのでその詳細な説明は割愛する。更に、フィール
ド酸化物の下側で且つ分離島状部30を完全に取り囲む第
5A図において70で示した如くＰ＋チャンネルストップイ
オン注入を行うことが望ましい。これらのチャンネルス
トップ注入物の目的は、公知の如く、フィールド酸化物
の下側における寄生MOSトランジスタ内に導電性チャン
ネルが形成されることを防止する為であり、その際に島
状部30のその他の近傍の島状部からの真の電気的分離を
確保する為である。この様なチャンネルストップは本発
明にとっては臨界的なものではなく、省略することも可
能である。又、これらの寄生MOSトランジスタが形成さ
れない場合には、問題ない。チャンネルストップ70は簡
単化の為に爾後の図面においては図示しない。
第4A図乃至第7A図は、分離島状部30を形成し且つ内因
的ポリシリコンを付着形成した後、該ポリシリコン層の
上にシリサイド74の層を形成した後、及び該シリサイド
内への不純物の注入の間における本方法における初期的
段階におけるトランジスタ構成を示している。分離島状
部を形成した後、ドープしていないポリシリコン72の層
を第4A図乃至第7A図に示した如く付着形成させる。ポリ
シリコン72の層の付着は、例えばCVDの如き任意の既知
の方法によることが可能である。
ポリシリコン層72を付着した後、シリサイド74の層を
ポリシリコン層72上に形成する。シリサイド層74は任意
の従来の態様で形成することが可能である。シリサイド
を形成する２つの既知の方法は、その最初のものが、反
応室を使用してシリサイドを直接的に付着させるもので
あり、又、その第２のものが、ポリシリコン層の上に耐
火性金属の層を付着させ次いで短いヒートパルスで該金
属の層を熱処理して該ポリシリコン及び金属を反応させ
てシリサイドを形成するものである。シリサイド層74が
形成される態様は本発明にとって臨界的ではない。
シリサイド層74の形成に続いて、イオン注入の１つ又
は複数個のステップが行われる。このイオン注入の目的
は、シリサイド層74をＰ型及びＮ型の両方の不純物でド
ープすることである。これらの不純物は、後に、加熱ス
テップによってシリサイドから追い出されてポリシリコ
ン層72内へ拡散し、それをＮ＋にドープし、且つポリシ
リコンエミッタコンタクトストライプ38下側のエピタキ
シャル30内へ拡散して、第１図における、Ｎ＋エミッタ
領域39及びＰ−ベース領域41を形成する。第4A図乃至第
7A図において示したイオン注入の間、シリサイド74が約
1020原子数/cm3の濃度へＮ＋にドープされ、又1018原子
数/cm3の濃度へＰ−にドープされる。従って、これらの
２つの不純物のイオン注入のエネルギレベル及びドーズ
レベルは、シリサイド層74が上述した濃度レベルに到達
する様なものとすべきである。
シリサイド層のイオン注入に続いて、約5,000Åの厚
さのCVD酸化物層（第4A図乃至第7A図には示していな
い）をウエハ全体上に付着形成させる。このCVD酸化物
は、シリサイド層74及びポリシリコン層72と共にエッチ
ングされて、第１図における酸化物層42を形成する。幾
つかの実施例においては、その他の適合性のある絶縁性
物質をこのCVD酸化物層42に対して置換させることが可
能である。このCVD酸化物層を付着した後、ホトレジス
トを付着させ、マスクを介して照射源へ露光させ且つ現
像して第８図に示した形状のエッチマスクを形成する。
このエッチマスクの外形を第８図に76で示してある。エ
ッチマスクを形成すると、ポリシリコン層72、シリサイ
ド層74、及びCVD酸化物層をエッチし、この場合に好適
には非等方性プラズマエッチによって行い、エミッタコ
ンタクトストライプ及びエミッタコンタクトパッド31を
形成する。このエミッタコンタクトストライプは、第１
図におけるポリシリコンストライプ38と、その上に形成
された自己整合されたシリサイド層40と、該シリサイド
層の上に形成された自己整合されたCVD酸化物層42とか
ら構成されている。シリサイド層40及びCVD酸化物層42
は両方共自己整合されて、この単一のエッチステップの
為に、即ちこれら３つの層が全て同一のエッチマスクを
使用して同時的にエッチングされる為に、それらの端部
がポリシリコン層38の端部と一致している。
幾つかの実施例においては、最小寸法ＤよりもＸ軸に
沿って一層幅狭であるエミッタコンタクトストライプを
形成することが所望される場合があり、制御した横方向
エッチを有する等方性エッチを第８図に示したエッチス
テップに使用することが可能である。この様な実施例に
おいては、分離島状部上方のＸ軸におけるエッチマスク
76の幅はＤに設定される。ホトレジストを現像した後、
等方性ウエットエッチ又は等方性プラズマエッチを使用
してエミッタコンタクトストライプを画定する。このエ
ッチングは、Ｚ方向におけるそのエッチ速度と相対的に
Ｘ及びＹ方向における既知の良く制御されたエッチ速度
を持つべきである。そうである場合には、与えられた厚
さのポリシリコン層38、シリサイド40及びCVD酸化物78
に対して、結合したポリシリコン／シリサイド酸化物エ
ミッタコンタクトストライプの厚さが既知であり且つエ
ッチ時間が既知である場合には、Ｘ方向におけるエミッ
タコンタクトストライプの最終的な幅を正確に予測する
ことが可能である。この様な実施例においては、0.6ミ
クロンのエミッタ幅を達成することが可能である。勿
論、エミッタコンタクトパッド31を画定するマスクした
面積は、この様な実施例においては、オーバーエッチン
グの後に適切寸法形成されたパッド31が形成されるべく
調節すべきである。
シリサイド層40が使用されない別の実施例において
は、本プロセスのこの点迄のステップは、不純物イオン
がシリサイド層74の代わりにポリシリコン層70内へ注入
されることを除いて同一である。
本プロセスにおける次のステップは、エミッタコンタ
クトストライプの周りに絶縁性スペーサ44を形成する為
のものである。第4B図乃至第7B図を参照すると、スペー
サ44を形成する非等方性エッチの間の本発明の構成が示
されている。この非等方性エッチステップに対して１つ
又はそれ以上の中間的なステップが先行する。スペーサ
44はエミッタコンタクトストライプをベースコンタクト
縦桁から絶縁するので、この絶縁性スペーサ44の電気的
な一体性が可及的に高いものであることが重要である。
幾つかの実施例においては、CVD酸化物層78のみを使用
することが可能であるが、好適実施例においては、CVD
酸化物層78を付着させる前に、熱酸化物層80をシリサイ
ド層40及びポリシリコン層38の露出表面上に及び分離島
状部30内の露出エピタキシャル上に成長させる。CVD酸
化物は、熱成長させた二酸化シリコン（以下、熱酸化物
とも呼ぶ）よりも、一層多くのピンホール型の欠陥を持
っていることが知られている。最初に酸化させることの
可能なエミッタコンタクトストライプの全ての露出され
ている端部上に熱酸化物層80を成長させ、次いでCVD酸
化物を付着させることによって、スペーサ44の電気的一
体性を改良させることが可能である。然し乍ら、熱酸化
物層80の使用は絶対的に必要なものではなく、幾つかの
実施例においてはそれを除去することが可能である。勿
論、絶縁性スペーサ44として酸化物を使用することは基
本的なことではなく、その他の適合性のある絶縁体を幾
つかの実施例において使用することが可能である。実際
に、好適とは言えないが、絶縁性スペーサ44として酸化
物を使用することは基本的なことではない。エミッタコ
ンタクトストライプを構成するポリシリサイド/CVD酸化
物のサンドイッチ構成体と熱的、電気的、及び機械的に
適合性のあるその他の絶縁性物質を使用可能である。CV
D酸化物層78の厚さはスペーサ44の所望の厚さとすべき
である。
熱酸化物80及びCVD酸化78を形成した後、スペーサ44
を第4B図乃至第7B図に矢印で示した非等方性エッチング
ステップによって形成する。この非等方性エッチステッ
プは、一般的には、プラズマエッチであり、且つ非等方
性を得る為のエッチャントイオンのタイプ及びエッチン
グ条件は当業者等にとって公知である。所望の最終的結
果は、夫々Ｘ−Ｙ面内に横たわっている層78及び80から
全てのCVD及び熱酸化物がエッチング除去されて、Ｘ−
Ｚ面及びＹ−Ｚ面内に横たわっている層78及び80からの
CVD及び熱酸化物のみをそのままに残存させる。エッチ
時間は、この最終的な結果が得られる様に設定されねば
ならない。エッチ時間がＸ−Ｙ面内のCVD酸化物及び熱
酸化物を除去するのに必要な時間よりも長いと、層42内
の酸化物の幾らかが除去される。過剰な量が除去される
のでない限り、このことは特に問題ではない。
第９図は、スペーサ44が形成された後のエミッタコン
タクトストライプを示している。エミッタコンタクトス
トライプの周り全体にどのようにスペーサ44が延在して
いるかに注意すべきである。Ｚ方向におけるスペーサ44
の高さは、CVD酸化物層42の上部表面、即ち第１図にお
ける分離島状部の表面43から最も遠いCVD酸化物42のＸ
−Ｙ面における表面、と等しい。Ｘ及びＹ方向における
スペーサ44の幅は、好適実施例においては、約3,000Å
である。
第4C図乃至第7C図は、絶縁性スペーサ44が形成された
後、及ウエハ全体の上に付着されたシリサイド層のイオ
ン注入のステップ期間中の、本装置における種々の断面
における本プロセスにおける段階を示している。シリサ
イド82の層は、酸化物の上にシリサイドを形成すること
を許容する任意の従来の態様で形成することが可能であ
る。好適には、それは、従来公知の方法で反応室内にお
いてシリサイドを直接的に付着させることによって形成
する。シリサイドを付着する為に使用する方法は、酸化
物スペーサ44が完全にシリサイドで被覆されていること
が重要であるから、シリサイドを酸化物の上に良好に形
成可能なものでなければならない。このことは、ベース
コンタクトの縦桁46を形成することが可能である為に必
要なことである。
シリサイド層82はベースコンタクトとなるべきもので
あるから、それはNPNトランジスタ用にＰ＋にドープさ
れねばならない。シリサイド層82は、それが不純物でド
ープすることが可能であり且つ導電性であるという点に
おいてポリシリコンに非常に類似している。従て、第4C
図乃至第7C図に示した如く、シリサイド層82をＰ型不純
物でイオン注入する。イオン注入の注入エネルギ及びド
ーズは、結果的に得られるシリサイドがＰ型の導電型で
あり且つ約1020原子数/cm3の濃度を持つ様なものとすべ
きである。
次のステップは、非等方性エッチによってシリサイド
ベースコンタクト縦桁46を形成することである。この非
等方性エッチは、第4C図乃至第7C図においてＺ方向にお
ける第２組の矢印によって模式的に示してある。この非
等方性エッチが行われる特定の態様は当業者等に公知で
ある。このエッチの目的は、Ｚ−Ｙ面内のシリサイドは
そのままにして、Ｘ−Ｙ面内の層82の全てのシリサイド
を除去することである。従って、Ｙ及びＸ方向には殆ど
エッチングは発生しないが、Ｚ方向に沿って優先的にエ
ッチングが行われる様に、エッチャント及びエッチング
条件が使用されるべきである。エッチ時間は、Ｘ−Ｙ面
内に横たわる層82の全てのシリサイドが除去され且つ酸
化物層42の上部に到達する様に、選択されねばならな
い。然し乍ら、この非等方性エッチが行われる前に、ベ
ースコンタクトパッドが形成されるべき位置においてシ
リサイド層82の上にベースコンタクトパッドエッチ保護
マスクを形成せねばならない。ベースコンタクトパッド
の位置を第２図に33で示してある。
第7C図を参照すると、ベースコンタクトパッドエッチ
保護マスク84の相対的な位置が示されている。このマス
ク84の目的は、ベースコンタクト縦桁46を形成する為の
非等方性エッチステップの間にマスク84の下側に存在す
るシリサイド層82がエッチング除去されない様に、非等
方性エッチングステップの期間中にドープしたシリサイ
ド層82を保護することである。従って、このマスク84
は、シリサイド層82をＰ＋導電型へドープする為に使用
するＰ型イオン注入ステップの後で且つベースコンタク
ト縦桁46を形成する為に使用する非等方性エッチステッ
プの前に、形成せねばならない。
マスク84はホトレジストを使用する従来の態様で形成
される。それは第２図におけるベースコンタクトパッド
33の形状を持っているべきであり、且つそれは、デバイ
スを製造する場合に常に製造工場において満足すること
の可能な整合公差を考慮に入れて、第２図における窓68
の如きコンタクト窓又は支柱型貫通導体をその中に容易
に形成することが可能であるのに十分な面積のシリサイ
ド層82を被覆すべきである。
第4D図乃至第7D図は、ベースコンタクト縦桁46を形成
する為の非等方性エッチステップ後の本デバイスの状態
を示している。注意すべきことであるが、第6D図は、ベ
ースコンタクトパッド33はエミッタコンタクトストライ
プ38上に形成されており且つ酸化物層42と好適実施例に
おいては熱酸化物層80を包含する酸化物スペーサ44とに
よってそこから完全に分離されている。第10図は、ベー
スコンタクト縦桁46を形成する為の非等方性エッチステ
ップの後で且つベースコンタクトパッドエッチ保護マス
ク84を除去した後の結果的に得られる構成体を概略平面
図で示している。第10図において注意すべきことである
が、ベースコンタクト縦桁46はエミッタコンタクトスト
ライプ38の周りに完全に延在している。
上述した如く、ベースコンタクト縦桁46は好適にはエ
ミッタコンタクトパッド31の周りから除去する。この縦
桁の除去を行う為に、第10図に想像線で示した外形を持
った縦桁除去エッチマスク86をウエハ上の各トランジス
タの上方に形成する。この縦桁所越マスクは、第10図に
おける想像線86内の全ての構成をカバーするクロスリン
グ即ち交差結合したホトレジストの保護層を残存させる
為に、想像線で示したパターンでホトレジストを現像す
ることによって形成する。次いで、その構成体を、シリ
サイドアタックするが酸化物をアタックしない選択的エ
ッチで処理する。この選択的エッチングは、エッチマス
ク86によって被覆されていない全ての露出されている縦
桁46を除去する。これにより、第２図に示した構成体が
得られ、ベースコンタクト縦桁46がベースコンタクトパ
ッド33の周りで、分離島状部30を横断して、且つエミッ
タコンタクトパッド31へ向かって途中までエミッタコン
タクトストライプに沿って延在している。然し乍ら、ベ
ースコンタクト縦桁46は第10図におけるエッチ保護マス
ク86の境界まで止まっている。前述した如く、縦桁46の
除去は動作可能なトランジスタを製造する為に必要なも
のではない。然し乍ら、この様な除去を行うことによっ
て、第３図に示した如き共用エミッタを持ったマルチプ
ル即ち多数個のトランジスタの構成体を製造することを
一層容易にしている。
エミッタコンタクトパッド31の周りから縦桁46を除去
した後、シリサイド層40内の不純物をシリサイドから追
い出して、エミッタコンタクトストライプポリシリコン
38内へ及びエピタキシャル的に成長したシリコン30内へ
ドライブインしてエミッタ領域（第１図における39）及
びベース領域（第１図における41）を形成する為にヒー
トステップ即ち加熱ステップを行うことが必要である。
このヒートステップの間、不純物は更にＰ＋ドープベー
スコンタクト縦桁からも追い出されてエピタキシャル層
30内へドライブインされて一層良好なベースコンタクト
を形成する。
第4E図乃至第7E図は、ヒートドライブインステップの
後であるが最終的なパッシベーション層を形成する前で
あり、且つコンタクト窓乃至は支柱型貫通導体を形成す
る前の、本発明のトランジスタ用のベース及びエミッタ
のコンタクト構成体の最終的な構成を示している。第4E
図を特に参照して説明すると、ベースコンタクト縦桁46
がエミッタコンタクトパッド31の境界即ち周辺の周りの
位置に存在していないことに気が付く。第5E図を特に参
照すると、ヒートステップの効果を感知することが可能
である。好適実施例においては、このヒートステップは
900℃に加熱した炉内において0.5時間の間行われる。前
述した如く、シリサイド層40は、このシリサイド層40が
最初に形成された時に、砒素でＮ＋に又ボロンでＰ−に
ドープされている。同様に、ベースコンタクト縦桁46
は、それらが形成されるシリサイド層が最初に付着形成
された時に、ボロンでＰ＋にドープされた。ヒートステ
ップの間、シリサイド層40からのＮ及びＰ型の不純物
は、エミッタコンタクトストライプ38のポリシリコン内
へ下方向へ、且つ分離島状部内のエピタキシャルシリコ
ン30内へ拡散する。Ｐ型不純物も下方向へ拡散し、且
つ、これらのＰ型不純物は同一の拡散条件下ではＮ型不
純物よりも一層高速に移動するので、Ｐ型不純物はＮ型
不純物に追い着く。Ｐ型不純物が分離島状部内のエミッ
タコンタクトストライプポリシリコン38及びエピタキシ
ャルシリコン30を介して拡散する場合に、Ｐ型不純物が
Ｎ型不純物を追い越すと、それらはエミッタ領域及びベ
ース領域を形成する。最終的な結果は、エピタキシャル
シリコン30内に浅い深さに形成されたエミッタ領域39
と、拡散における差異と拡散時間との積に等しいＺ方向
におけるベース幅を持った狭いベース領域41とが得られ
る。従って、この拡散時間は、所望のベース幅が得られ
る様に調節される。更に、この拡散時間は、Ｎ型不純物
がエピタキシャルシリコン30に到達し浅く浸透するのに
十分な時間を持つ様に十分に長いものとすべきである。
Ｎ型不純物がエピタキシャル層30に到達し且つそこに浸
透する時間を持っている場合には、Ｐ型不純物もエピタ
キシャル層30へ到達し且つ、Ｎ型不純物が浸透したより
も多少大きな距離エピタキシャル層30内へ浸透する。
第11図は、このドライブインステップの前の本構成体
における原子数/cm3と深さとの関係をプロットした不純
物濃度分布を示している。深さを表す線は酸化物層42の
上部（最も正のＺ）を表している。酸化物層42内には不
純物は存在していない。深さラインＢは酸化物層42とシ
リサイド層40との間の界面の深さを表している。深さラ
インＢ及びＣの間のシリサイド領域におけるボロン及び
砒素ドーピング濃度曲線は、シリサイド層40を形成した
後で且つエミッタコンタクトストライプを形成する前
の、シリサイド層40内の別々のＰ型及びＮ型イオン注入
の効果を示している。勿論、このドーピングはその他の
方法で行うことも可能であり、又シリサイド層40をＮ＋
濃度（1020）及びＰ−（1018）へドープすることの可能
ないずれの方法も本発明において使用することが可能で
ある。深さラインＣは、シリサイド層40とエミッタコン
タクトストライプのポリシリコン38との間の界面を表し
ている。ポリシリコン38は、深さラインＣ及びＤの間を
延在している。このドライブインの前には、該ポリシリ
コン内には不純物は存在していない。深さラインＤは、
1016レベルでＮ−にドープしたエピタキシャル領域30の
表面を表している。
第12図は、このドライブインの後にドーピング分布を
示している。ドライブインの後のシリサイド40内のドー
ピング濃度は、1020N型以下で且つ1018P型以下である。
ポリシリコン層38内のドーピングレベルは、1020N型及
び1018P型である。エピタキシャル層30の表面、深さラ
インＤで開始して、ドーピング濃度は、約500Åの浸透
度でＮ型であってエミッタ領域39を形成しており、且つ
約500ÅにおいてＰ−型で変化してベース領域41を形成
している。ドーピングは表面から約1,000ÅにおいてＮ
−へ復帰している。従って、ベース・エミッタ接合は約
500Åであり、且つベース・コレクタ接合は表面から約
1,000Åである。
再度第5E図を参照すると、ドライブインステップは
又、エピタキシャルシリコン30内においてベースコンタ
クト縦桁46の下側にＰ＋ベースコンタクト領域48を形成
させる。これらの領域48はベースコンタクト縦桁46から
エピタキシャルシリコン30内へのＰ型不純物の外拡散に
よって発生される。ドライブインの為に選択される拡散
は、Ｐ＋ベースコンタクト領域48が横方向に十分に遠く
に拡散してシリサイ層40からのＰ型不純物の正及び負の
Ｘ方向における外側方向への拡散と合流する様にすべき
である。このことは、本トランジスタのベース領域に対
して良好なコンタクト構成を与える。
第6E図は、ベースコンタクトパッド33の構造はヒート
ステップによって変化されることが無く且つエミッタコ
ンタクトパッドの周りからベースコンタクト縦桁を除去
する為の選択的シリサイドエッチによって変化されるこ
とがないという点において、第6D図と同一である。
トランジスト構成体を完成する上での最終的なステッ
プは、構成体全体の上に平坦化した絶縁性物質の層を付
着させ、且つコンタクト窓をエッチング形成するか又は
その他の方法で支柱型貫通導体を形成して上側に存在す
るメタル即ち金属の層へ接続されるべきいずれかのベー
ス又はエミッタコンタクトパッドと接触させる。別法と
して、第３図に示した如く、エミッタコンタクトポリシ
リコンストライプ38をフィールド酸化物上方を別のトラ
ンジスタの位置へ延在させ且つ共用エミッタコンタクト
を形成する為にそのトランジスタの分離島状部上方に形
成させることが可能である。
第7E図は、ヒートステップの後の構成を示しており、
且つ50及び68で示した如きコンタクト窓又は支柱型貫通
導体をそれを介して形成すべき絶縁性物質からなる最終
的なパッシベーション層88を包含している。第7E図にお
けるベース・エミッタ接合45及びベース・コレクタ接合
43の両方がフィールド酸化物29上で終端しており、その
際に低い接合漏れ特性を与えていることに注意すべきで
ある。
効 果 本発明の効果及び利点は多数ある。それらを最も良く
示す為には、従来のベース・エミッタ構成体と比較する
ことが必要である。従来技術のベース・エミッタ構成体
を第13図に示してある。第13図において、エミッタ接合
は非常に保守的に１ミクロン幅で示してある。多くの製
造工場における今日の処理技術において最小コンタクト
窓寸法は通常１ミクロンであるから、このことは現実的
には多分達成可能である。ベース・コレクタ接合は３＋
１＋３ミクロン即ち７ミクロン幅である。分離島状部の
深さが１ミクロンである場合、ベース・コレクタ接合の
全面積は７ミクロン平方である。第13図のデバイスのベ
ースコンタクト構成体に関連してベース抵抗があり、そ
れはベースコンタクト窓からエミッタ領域の中心下側の
ベース領域の中心への抵抗から構成されている。伝統的
に、これは２つの成分に分割されていた。即ち、その１
つはRbeであり、それはベースコンタクトの中心からベ
ース・エミッタ接合の端部への軽度にドープしたベース
エピタキシャルを介しての経路の抵抗から構成される外
因的ベース抵抗と、更にその他のものはRbiであり、そ
れはエミッタの端部からエミッタの中心下側のベース領
域の中心へのベースエピタキシャルを介して経路の抵抗
から構成される内因的ベース抵抗である。ベースドーピ
ングが軽度であること及びエミッタ領域下側のベース領
域の厚さは薄いことの為に、第13図の構成においては、
外因的ベース抵抗は典型的に1,000Ωであり且つ内因的
ベース抵抗は典型的に10,000Ωである。
バイポーラトランジスタ用の高周波カットオフ及びス
イッチング速度は、通常、ベース抵抗及びコレクタ・ベ
ース接合の接合容量から構成されるRC回路の時定数に比
例する。外因的及び内因的なベース抵抗が増加すると、
時定数は大きくなり、且つ周波数応答は劣化し且つ単位
時間当りにおいてオフ状態からオン状態へ又その逆への
遷移を行うことが可能な数がより少ないという意味にお
いてスイッチング速度がより大きくなる。コレクタ・ベ
ース接合の接合容量が一層大きくなると同一の結果が発
生するが、これは、通常、コレクタ・ベース接合の面積
が一層大きくなると発生する。
ベース抵抗に影響を与える要因は、ベースドーピン
グ、経路長、及びベース幅である。経路長が一層短い
と、ベース抵抗は一層小さい。経路長は接合の寸法に関
連している。
コレクタ・ベース接合容量は２つの成分から構成され
ている。即ち、その１つは、空間電荷乃至は接合容量で
あり、及び、その他のものは、遷移乃至は拡散容量であ
る。空間電荷容量は、接合面積が大きいと、一層大き
い。拡散容量は、電流が増加すると、増加する。従っ
て、拡散容量は、トランジスタが飽和状態であり且つコ
レクタ・ベース接合が順方向バイアスされている時にの
み、要因となる。電流は、接合における電流密度と接合
面積との積に等しいので、拡散容量は、接合が小さい
と、それだけ小さい。接合容量が小さいと、同様に小さ
なベース抵抗が、より高速のスイッチング速度及びより
良好な周波数応答を提供する。
第14図は、本発明のベース・エミッタコンタクト構成
体の典型的な寸法を示している。注意すべきことである
が、エミッタは幅が0.5ミクロンとして示してあるが、
それはエミッタコンタクトストライプを画定する為のオ
ーバーエッチングプロセスを使用した場合か、又はトラ
ンジスタを製造する為にサブミクロン即ち１ミクロン未
満のライン幅を得ることの可能なリソグラフィ又はその
他のタイプのプロセスを使用した場合に、達成すること
が可能である。Ｘ方向における活性区域の全幅は２ミク
ロンに過ぎない。この活性区域に対する狭い幅が存在す
るのは、絶縁性スペーサ44及びベースコンタクト縦桁46
がそれらを形成するプロセスのお陰で非常に幅狭に形成
することが可能であるからである。好適実施例において
は、絶縁性スペーサ44及びベースコンタクト縦桁46はＸ
方向において3,000Å幅に過ぎない。Ｙ方向における分
離島状部の寸法が１ミクロンに過ぎない場合、全活性区
域及びベース・コレクタ接合の全面積は２ミクロン平方
である。これは、0.4fE（フェムトファラッド）の非常
に低いコレクタ・ベース容量を発生させるに過ぎない。
エミッタ・ベース接合は単に0.5ミクロン平方であり、
それは0.3fEの典型的なベース・エミッタ接合容量を発
生する。第13図の従来技術の構成の接合面積と対照的
に、当業者等が理解する如く、本発明は各トランジスタ
の活性区域によって占有されるチップ面積の点で著しく
有利であり、且つスイッチング速度及び周波数応答の点
においても従来技術と比較して極めて有利である。
以上、本発明の具体的実施の態様に付いて詳細に説明
したが、本発明はこれら具体例にのみ限定されるべきも
のでは無く、本発明の技術的範囲を逸脱すること無しに
種々の変形が可能であることは勿論である。例えば、上
述した実施例において、シリサイドを少なくとも部分的
にジシリサイドとすることも可能である。
【図面の簡単な説明】
第１図は第２図における１−１′線に沿っての分離島状
部を介して取ったトランジスタ構成体の概略断面図、第
２図は完成したトランジスタ構成体の概略平面図、第３
図は共用エミッタを持った本発明の構成の２つのトラン
ジスタを示した概略平面図、第4A図乃至第4E図は製造プ
ロセスにおける種々の段階においてエミッタコンタクト
を介して第２図の４−４′線で取った本発明のトランジ
スタの各概略断面図、第5A図乃至第5E図は製造プロセス
における種々の段階においてトランジスタの分離島状部
を介して第２図の５−５′線に沿って取ったトランジス
タの各概略断面図、第6A図乃至第6E図はベースコンタク
トパッドを介して第２図中の６−６′線に沿って取った
トランジスタの各概略断面図、第7A図乃至第7E図は長い
寸法のエミッタコンタクトストライプとベースコンタク
トパッドとエミッタコンタクトパッドを介して延在する
第２図における７−７′線に沿って取った本発明のトラ
ンジスタの各概略断面図、第８図はエミッタコンタクト
ストライプを形成した後の本構成体の概略平面図、第９
図は絶縁性スペーサを形成した後の本構成体の概略平面
図、第10図はベースコンタクト縦桁を形成した後の本構
成体の概略平面図、第11図はドライブインステップ前の
ベース・エミッタ構成体のドーピング分布を示したグラ
フ図、第12図はドライブインステップの後のドーピング
分布を示したグラフ図、第13図は従来のベース・エミッ
タ構成体の概略断面図、第14図は典型的な寸法及び或る
種の性能に関連する特性を示した本発明のベース・エミ
ッタコンタクト構成体の概略平面図、である。 （符号の説明） 29:フィールド酸化膜 30:エピタキシャル層 32,34:分離島状部端部 36:埋込層 38:ポリシリコン層 39:エミッタ領域 40:シリサイド 41:ベース領域 42:絶縁物質層 43:基板表面 44:絶縁性スペーサ 46:ベースコンタクト縦桁 50:コンタクト窓（支柱型貫通導体）

Claims (26)

    (57)【特許請求の範囲】
  1. 【請求項１】バイポーラトランジスタ用のベース・エミ
    ッタコンタクト構成体において、隣接する単結晶シリコ
    ンから電気的に分離されており第１導電型の単結晶シリ
    コンからなる島状部（30）、前記島状部内の前記第１導
    電型のエミッタ領域（39）、前記島状部内の第２導電型
    であり且つ前記エミッタ領域とPN接合（45）を形成して
    いるベース領域（41）、前記エミッタ領域と電気的接触
    をしており前記第１導電型のポリシリコン（38）からな
    るストリップを具備するエミッタコンタクト（38/40）
    であって前記島状部上方に存在する前記エミッタコンタ
    クトの面積は前記エミッタコンタクトを形成する為に使
    用する方法で形成することの可能な最小のエミッタ用コ
    ンタクト窓の面積と前記方法において使用するネスティ
    ング公差によって消費される面積との和よりも小さく且
    つ上部と側部とを持っているエミッタコンタクト、前記
    エミッタコンタクトの上方に設けられその側部と自己整
    合した絶縁物質からなる層（42）、前記島状部上方で少
    なくとも前記エミッタコンタクトの前記側部表面上に形
    成した絶縁性スペーサ（44）、前記島状部上方で前記ス
    ペーサの少なくとも一方に沿って形成されており且つ前
    記スペーサによって前記ストリップから電気的に分離さ
    れているが前記ベース領域と電気的にコンタクトしてい
    る導電性縦桁（46）であって前記縦桁はそれを形成する
    ために使用する方法で形成することの可能な最小のベー
    ス用コンタクト窓の面積と前記方法において使用するネ
    スティング公差によって消費される面積とを包含するの
    に十分な大きさではない面積を前記島状部上方に持って
    いる導電性縦桁、を有することを特徴とするベース・エ
    ミッタコンタクト構成体。
  2. 【請求項２】特許請求の範囲第１項において、前記スペ
    ーサは、本トランジスタを製造する為に使用されるリソ
    グラフィプロセスによって定常的に分解可能な最小ライ
    ン幅Ｄよりも小さな前記島小部の前記表面に平行な軸に
    沿って或る幅を持っていることを特徴とするベース・エ
    ミッタコンタクト構成体。
  3. 【請求項３】特許請求の範囲第１項において、前記縦桁
    は、本トランジスタを製造する為に使用されるリソグラ
    フィプロセスによって定常的に分解可能な最小ライン幅
    Ｄよりも小さな前記島状部の前記表面に平行な軸に沿っ
    て或る幅を持っていることを特徴とするベース・エミッ
    タコンタクト構成体。
  4. 【請求項４】特許請求の範囲第２項において、前記縦桁
    は、本トランジスタを製造する為に使用されるリソグラ
    フィプロセスによって定常的に分解可能な最小ライン幅
    Ｄよりも小さな前記島状部の前記表面に平行な軸に沿っ
    て或る幅を持っていることを特徴とするベース・エミッ
    タコンタクト構成体。
  5. 【請求項５】特許請求の範囲第１項において、前記縦桁
    は金属ジシリサイドであることを特徴とするベース・エ
    ミッタコンタクト構成体。
  6. 【請求項６】特許請求の範囲第４項において、前記縦桁
    は耐火性金属ジシリサイドであることを特徴とするベー
    ス・エミッタコンタクト構成体。
  7. 【請求項７】特許請求の範囲第６項において、前記スペ
    ーサは前記エミッタコンタクトに隣接する熱酸化物から
    なる層から構成されておりCVD酸化物からなる層が前記
    熱酸化物の上に積層されていることを特徴とするベース
    ・エミッタコンタクト構成体。
  8. 【請求項８】特許請求の範囲第７項において、前記エミ
    ッタコンタクトは、前記ポリシリコンストリップの上表
    面の少なくとも一部と電気的に接触している金属ジシリ
    サイドからなる層を有していることを特徴とするベース
    ・エミッタコンタクト構成体。
  9. 【請求項９】特許請求の範囲第８項において、前記金属
    ジシリサイドは前記エミッタコンタクトストリップの上
    表面を完全に被覆しており且つその側部表面によって画
    定される端部と自己整合されており、且つ前記ジシリサ
    イド及び前記エミッタコンタクトポリシリコンの両方は
    一方のタイプの不純物の拡散速度が他方のタイプの不純
    物の拡散速度よりも大きくしてＮ型不順物とＰ型不純物
    の両方でドープされており、且つ前記絶縁層は二酸化シ
    リコンであって且つ前記エミッタコンタクトストリップ
    の上部を被覆する金属ジシリサイドの上に積層しており
    且つその端部と自己整合していることを特徴とするベー
    ス・エミッタコンタクト構成体。
  10. 【請求項１０】特許請求の範囲第１項において、前記エ
    ミッタ領域は前記ベース領域と接合を形成しており、そ
    れは前記島状部上方のエミッタコンタクトストリップの
    面積と略等しい面積であることを特徴とするベース・エ
    ミッタコンタクト構成体。
  11. 【請求項１１】特許請求の範囲第１項において、前記ベ
    ース領域は前記単結晶シリコンとベース・コレクタ接合
    （30/36）を形成しており、それは前記エミッタコンタ
    クトの前記島状部上方の面積と前記スペーサ及び前記縦
    桁の面積との結合面積と前記製造方法における熱ドライ
    ブインステップの間に前記縦桁からの不純物の横方向拡
    散によって消費される面積の和と略同一の面積を持って
    いることを特徴とするベース・エミッタコンタクト構成
    体。
  12. 【請求項１２】特許請求の範囲第１項において、前記ベ
    ース領域は前記単結晶シリコンとベース・コレクタ接合
    を形成しており、それは前記エミッタコンタクトの前記
    島状部上方の面積と前記スペーサ及び前記縦桁の面積と
    の結合面積と前記製造方法における熱ドライブインステ
    ップの間に前記縦桁からの不純物の横方向拡散によって
    消費される面積の和と略同一の面積を持っており、且つ
    前記エミッタ領域は前記ベース領域と接合を形成してお
    り、それは前記島状部上方の前記エミッタコンタクトス
    トリップの面積と略等しい面積であることを特徴とする
    ベース・エミッタコンタクト構成体。
  13. 【請求項１３】特許請求の範囲第１項において、前記エ
    ミッタコンタクトストリップは前記島状部の境界の外側
    の位置へ延在しており且つコンタクト窓（68）を取り囲
    むのに十分な寸法を持っているコンタクトパッド（33）
    の形状をしていることを特徴とするベース・エミッタコ
    ンタクト構成体。
  14. 【請求項１４】特許請求の範囲第12項において、前記エ
    ミッタコンタクトストリップは前記島状部の境界の外側
    の位置へ延在しており且つコンタクト窓を取り囲むのに
    十分な寸法を持ったコンタクトパッドの形状をしている
    ことを特徴とするベース・エミッタコンタクト構成体。
  15. 【請求項１５】特許請求の範囲第１項において、前記縦
    桁は前記島状部の境界の外側の位置へ延在しており且つ
    コンタクト窓を取り囲むのに十分な寸法を持ったコンタ
    クトパッドの形状をしていることを特徴とするベース・
    エミッタコンタクト構成体。
  16. 【請求項１６】特許請求の範囲第14項において、前記縦
    桁は前記島状部の境界の外側の位置へ延在しており且つ
    コンタクト窓を取り囲むのに十分な寸法を持ったコンタ
    クトパッドの形状をしていることを特徴とするベース・
    エミッタコンタクト構成体。
  17. 【請求項１７】集積化したバイポーラトランジスタ用の
    ベース・エミッタコンタクト構成体において、導電性シ
    リコンのベース領域、前記ベース領域内側の導電性シリ
    コンのエミッタ領域、前記エミッタ領域と電気的に接触
    している導体、前記導体の所定の側部の上に形成されて
    いる絶縁性スペーサ、前記絶縁性スペーサの所定の側部
    上に形成されている前記ベース領域と電気的に接触して
    おり且つ前記スペーサによって前記導体から分離されて
    いる導電性縦桁であって且つ前記縦桁がそれから非等方
    性エッチングによって形成される導電性物質の層の深さ
    と略等しい幅を持っている導電性縦桁、前記島状部の外
    部であって前記縦桁と及び前記ポリシリコンのストリッ
    プと電気的接触をする為の手段、を有することを特徴と
    するベース・エミッタコンタクト構成体。
  18. 【請求項１８】トランジスタ用のベース・エミッタコン
    タクト構成体の製造方法において、単結晶シリコンの分
    離島状部を形成し、金属ジシリサイドの第１層によって
    被覆されているポリシリコンの層を形成し、前記第１金
    属ジシリサイド層をＰ型及びＮ型不純物の両方でドーピ
    ングし尚前記不純物は低い濃度の不純物は与えられた拡
    散条件に対して単位時間当りに移動する距離において一
    層早い拡散速度を持つ様に選択されており、前記金属ジ
    シリサイド上に絶縁物質の層を形成し、前記結合した３
    つの層をエミッタコンタクトストリップの形状にエッチ
    ングして該ストリップは前記島状部を横断すると共に前
    記島状部の外部に位置するエミッタコンタクトパッドを
    持っており、前記エッチングした構成体上に絶縁物質の
    第２層を形成し、前記島状部の表面に平行な面内におけ
    る全ての絶縁物質が除去される迄前記第２絶縁層を非等
    方的にエッチングし、前記構成体上に金属ジシリサイド
    の層を形成し、前記第２金属ジシリサイド層を最終的な
    トランジスタのベース領域中に存在する導電型の不純物
    でドーピングし、前記島状部外側の位置においてベース
    コンタクトパッドとなるべき前記第２金属ジシリサイド
    層の部分をマスクし、前記マスク下側の部分を除いて前
    記島状部の表面に平行な面内に存在する前記第２金属ジ
    シリサイド層の全ての部分を非等方的エッチングによっ
    て除去し、その結果得られる構成体を十分に長く且つ十
    分な温度で炉内においてベーキングして前記第１金属ジ
    シリサイド層中の不純物を前記ポリシリコン及び前記単
    結晶シリコン中に十分に拡散させて所望の深さのエミッ
    タ領域及び前記第２金属ジシリサイド層の前記縦桁と電
    気的に接触しており所望の幅のベース領域を形成する、
    上記各ステップを有することを特徴とするベース・エミ
    ッタコンタクト構成体の製造方法。
  19. 【請求項１９】特許請求の範囲第18項において、前記第
    １金属ジシリサイド層をドーピングするステップにおい
    て、前記層を２つの導電型の不純物でドーピングし、後
    に形成されるべきベース領域の導電型とマッチする導電
    型の不純物は導電型の不純物の濃度よりも低い濃度を持
    っていることを特徴とするベース・エミッタコンタクト
    構成体の製造方法。
  20. 【請求項２０】特許請求の範囲第19項において、前記２
    つの不純物はボロンと砒素であることを特徴とするベー
    ス・エミッタコンタクト構成体の製造方法。
  21. 【請求項２１】特許請求の範囲第19項において、前記ド
    ーピングステップはイオン注入によることを特徴とする
    ベース・エミッタコンタクト構成体の製造方法。
  22. 【請求項２２】特許請求の範囲第18項において、前記第
    ２絶縁層を形成するステップにおいて、二酸化シリコン
    の層を熱的に成長させ、次いで二酸化シリコンの別の層
    をCVDによって付着させることを特徴とするベース・エ
    ミッタコンタクト構成体の製造方法。
  23. 【請求項２３】特許請求の範囲第22項において、前記CV
    D付着は前記構成体上方に約2,000乃至5,000Åの酸化物
    が存在する迄継続することを特徴とするベース・エミッ
    タコンタクト構成体の製造方法。
  24. 【請求項２４】特許請求の範囲第18項において、前記金
    属ジシリサイドの第２層を形成するステップは、金属ジ
    シリサイドの第２層が本構成体の全ての部分の上方に形
    成され且つ約2,000乃至5,000Å形成される迄、実施する
    ことを特徴とするベース・エミッタコンタクト構成体の
    製造方法。
  25. 【請求項２５】特許請求の範囲第18項において、前記ポ
    リシリコンと金属ジシリサイドと酸化物との結合した３
    つの層をエッチングするステップにおいて、制御した横
    方向エッチング速度で非等方的にエッチングしてエッチ
    マスク像よりも幅の小さなエミッタコンタクトストリッ
    プのエッチングした像を形成することを特徴とするベー
    ス・エミッタコンタクト構成体の製造方法。
  26. 【請求項２６】特許請求の範囲第18項において、前記エ
    ミッタコンタクトパッドの周りから前記金属ジシリサイ
    ドの第２層から金属ジシリサイドの縦桁を選択的に除去
    するステップを有することを特徴とするベース・エミッ
    タコンタクト構成体の製造方法。
JP62164105A 1986-07-02 1987-07-02 ベース・エミッタコンタクト構成体及びその製造方法 Expired - Lifetime JP2603259B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US88115586A 1986-07-02 1986-07-02
US881155 1986-07-02

Publications (2)

Publication Number Publication Date
JPS63146466A JPS63146466A (ja) 1988-06-18
JP2603259B2 true JP2603259B2 (ja) 1997-04-23

Family

ID=25377880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62164105A Expired - Lifetime JP2603259B2 (ja) 1986-07-02 1987-07-02 ベース・エミッタコンタクト構成体及びその製造方法

Country Status (5)

Country Link
EP (1) EP0251927B1 (ja)
JP (1) JP2603259B2 (ja)
KR (1) KR960006109B1 (ja)
CA (1) CA1298921C (ja)
DE (1) DE3789733T2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2623635B2 (ja) * 1988-02-16 1997-06-25 ソニー株式会社 バイポーラトランジスタ及びその製造方法
JPH0444328A (ja) * 1990-06-11 1992-02-14 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5216282A (en) * 1991-10-29 1993-06-01 International Business Machines Corporation Self-aligned contact studs for semiconductor structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4338138A (en) * 1980-03-03 1982-07-06 International Business Machines Corporation Process for fabricating a bipolar transistor
JPS5873156A (ja) * 1981-10-28 1983-05-02 Hitachi Ltd 半導体装置
CA1252227A (en) * 1984-07-09 1989-04-04 Fairchild Camera And Instrument Corporation Self-aligned silicide base contact for bipolar transistor
CA1279410C (en) * 1986-06-06 1991-01-22 Anatoly Feygenson Submicron bipolar transistor with buried silicide region

Also Published As

Publication number Publication date
JPS63146466A (ja) 1988-06-18
KR960006109B1 (ko) 1996-05-08
EP0251927A3 (en) 1988-11-23
EP0251927B1 (en) 1994-05-04
DE3789733D1 (de) 1994-06-09
KR890003040A (ko) 1989-04-12
CA1298921C (en) 1992-04-14
DE3789733T2 (de) 1994-11-03
EP0251927A2 (en) 1988-01-07

Similar Documents

Publication Publication Date Title
US5166767A (en) Sidewall contact bipolar transistor with controlled lateral spread of selectively grown epitaxial layer
EP0021403B1 (en) Self-aligned semiconductor circuits
JPH0570303B2 (ja)
US4705599A (en) Method for fabricating bipolar transistor in integrated circuit
US3873989A (en) Double-diffused, lateral transistor structure
JPS62156869A (ja) バイポ−ラ・トランジスタ構造の製造方法
US5063168A (en) Process for making bipolar transistor with polysilicon stringer base contact
JPH0241170B2 (ja)
US4812417A (en) Method of making self aligned external and active base regions in I.C. processing
US4691436A (en) Method for fabricating a bipolar semiconductor device by undercutting and local oxidation
JPH04102335A (ja) セルフアライン接触を有するバイポーラトランジスタの製作プロセス
US4883772A (en) Process for making a self-aligned silicide shunt
US4974046A (en) Bipolar transistor with polysilicon stringer base contact
JP2603259B2 (ja) ベース・エミッタコンタクト構成体及びその製造方法
JPH02229437A (ja) 高性能バイポーラ構造製造方法
US4609414A (en) Emitter finger structure in a switching transistor
JPH0254662B2 (ja)
JPH0136710B2 (ja)
EP0036620A2 (en) Semiconductor device and method for fabricating the same
EP0264309B1 (en) Self-aligned base shunt for transistor
JPH0358172B2 (ja)
JPH0437581B2 (ja)
JPH0420263B2 (ja)
JPH0136709B2 (ja)
JPS629226B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 11