JPS62296560A - バイポ−ラ トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 発明の背景 技術分野 本発明は埋込みシリサイド領域を有したサブミクロンバ
イポーラ　トランジスタの構造に関し、さらに詳しくは
、低い真性ベース抵抗とサブミクロンエミッタ構造を与
えるバイポーラ　トランジスタの構造およびその製造方
法に関する。

ｋ米致東玖返凱 半導体デバイス分野での技術は高速および低消費電力の
デバイス構造に向けられている。

このような構造は深さが浅く互いにできるかぎり近接し
た活領域を要求する。時に、エミッタ領域をできるかぎ
り浅くしてエミッタ・ベース接合幅をできるかぎり狭く
することが要求される。

このような要求に対応した従来の構造及び技術は多数存
在する。米国特許第３，８３３，４２９号はデユアルナ
イトライドフィルムを有した高速バイポーラ　トランジ
スタ構造を記載し、２枚のフィルムが重なり合う部分で
しかエミッタの拡散が生じない。従って、　エミッタの
大きさがかなり減少する。米国特許第４．１５１，００
９号は、ベース・コレクタ接合の近くのベース領域内に
イオン打込みによる補償不純物を有して実効ベース幅を
減少させた高速バイポーラ　トランジスタ構造を開示し
ている。別な構造は米国特許第４，３３８，１３８号に
開示されている。この構造は、ベース・コレクタ接合の
極めて小さな面積と全構造を取囲む導電領域が長いこと
とによってベース・コレクタ接合容量を減少させている
。非常に浅い領域を形成する方法は米国特許第４，４９
４，０１．０号に開示されており、アンドープポリシリ
コンを最初に基板に形成した後、選択的にある領域にイ
オン打込みを行なって浅いコンタクトを形成している。

比較的新しいサブミクロンバイポーラ構造は、ササキ等
によるＩＥＤＭ８５第１８〜第２１頁に記載された１１
高速ＬＳＩのＳＳＴ技術の展望”と題した論文に提案さ
れている。スーパ自己整合と称するこの構造は、サブミ
クロン幅のベース電極ならびにサブミクロンベースおよ
びエミッタコンタクトを含んでいる。ドープポリシリコ
ンをベースおよびエミッタ領域の拡散源として用いサブ
ミクロンを達成している。結果としての構造は非常に低
いコレクタ・ベース容量を示している。

前述した従来技術および他の従来技術の構成での一つの
問題は、最終構造での真性ベース抵抗値である。非常に
高い周波数では、この真性ベース抵抗がしばしば特性改
善の主たる障害となっている。従って、この抵抗値をで
きるかぎり小さくすることが必要である。

低い真性ベース抵抗を示す構造の一つは米国特許第４，
５７３，２５６号に開示されている。この構造では、ｐ
型ドーパントをエミッタ領域の深さよりも浅くイオン打
込みして、真性ベース領域にｐ＋領領域形成している。

エミッタに極く近くこのような高導電度のｐ十領域を使
用することによって真性ベース抵抗を減らしている。

この構造でのマスク工程およびイオン打込み工程よりも
少ない工程で真性ベース抵抗を減らし、かつ、サブミク
ロンの活性領域の数を減らす他の方法を見出すことは、
前述の構造があるにもかかわらず、望ましいことである
。

鷹ｕｎ屋 本発明は、従来の高ドープポリシリコンベースコンタク
ト層と平行に埋込みシリサイド層を導入することによっ
て、かなり低い真性ベース抵抗を示すサブミクロンバイ
ポーラトランジスタ構造に関する。このような電気的に
並列な構造によって、シリサイドの非常に低い抵抗がポ
リシリコンのシート抵抗を支配することとなり、真性ベ
ース抵抗が１−〜４Ω／口にまで下がる。本発明の利点
は、イオン打込みの前にナイトライドのひさしを用いて
エミッタの大きさを規定していることである。従って、
サブミクロンエミッタが容易に形成できる。さらに、こ
のナイトライドのひさしを用いて自己整合的にベースコ
ンタクトを与えている。

本発明の他の利点は、以下の説明および添付の図面を参
照することによって明らかとなる。

詳細説明 本発明のトランジスタ構造を形成するのに用いることの
できる全製造工程を当業者がそのようなデバイスを製造
できるよう充分に詳しく説明する。デバイスの相補構造
はｎおよ一／− びｐ領域を形成するのに使用するドーパントを単に変更
することで製造可能なことは理解されよう。

第１図は本発明デバイスの製造工程の初期の段階での縦
断面図である。デバイスの最初の材料はシリコン基板１
０であってドープされることによってｐ−型導電性を有
している。

ｎ十埋込みコレクタコンタクト領域１２が基板１０の表
面１１内に形成される。この場合、基板１０の適当な領
域をマスクして埋込みコレクタコンタクト１２を所望の
領域のみに形成できるようにしている。この種マスク技
術は当該分野で周知であって、ここで繰返す必要はない
。コレクタコンタクト領域１２を形成した後、エピタキ
シャル層１４を表面１１上に成長させて表面１１と埋込
みコレクタコンタク１への両者を完全に覆う。エピタキ
シャル層１４はｎ−型導電性を有するように形成される
。これらすべての工程はｎｐｎバイポーラ　トランジス
タの形成で標準的なものである。

次の製造工程はアイソレーション領域の形成であって、
これらは同一基板内に形成される他のデバイスからトラ
ンジスタを絶縁したり、完成後のトランジスタ・デバイ
スの最終的な活性領域間のアイソレーションに使用され
る。第１図に示すように、本実施例では、誘電体アイソ
レーションとして説明されているアイソレーション領域
１６はトランジスタを隣接する構造からアイソレーショ
ンするために用いられている。種々の他のアイソレーシ
ョン、たとえば、ｐｎ接合逆バイアス等を、必要とする
アイソレーションに用いることができることは理解され
よう。誘電体領域１８はトランジスタのベース・エミッ
タ領域と埋込みコレクタコンタクト１２とをアイソレー
トするために使用される。最後に、埋込みコレクタ領域
１２への深いｎ＋コレクタコンタクト２０を、標準のリ
ングラフィ、エツチングおよび拡散、あるいはイオン打
込み技術を用いて、ｎエピタキシャル層１４の表面１５
内に形成する。コンタクト２０は代表的にはリンあるい
はヒ素ドーパントを用いて形成される。

本発明のトランジスタ構造の形式に必須の埋込みシリサ
イド層は、第２図で示される後続の工程で形成される。

まず、酸化物層２２をエピタキシャル層１４の表面上に
成長（あるいは堆積）させて表面１５を完全に覆う。

低温度酸化物（ＬＴＯ）をこの目的に使用することがで
き、酸化物層２２は例えば１００〜５０，０００人の厚
さに全体が形成される。

Ｐ＋高ドープポリシリコ２層２４を次に形成して酸化物
層２２を完全に覆う。ポリシリコンのｐ型ドーパントに
はボロンを使用でき、ポリシリコン層２４を、　たとえ
ば２００〜２０００人の厚さに成長させる。最終構造の
埋込みシリサイドコンタクトを形成するシリサイド層２
６を次に高ドープポリシリコン層２４上に形成する。こ
の層の形成には、シリサイドを直接ポリシリコン層２４
上に堆積してもよく、あるいは、金属層を堆積させポリ
シリコン層２４と反応されてシリサイドを形成してもよ
い。この発明を実施するのに、シリサイド層２６の形成
には他の種々の技術をも用いることができる。一般的に
、約５０〜２５００人の厚さのシリサイド層２６を形成
するが他の厚さでもよい。最後に、シリコンナイトライ
ド層２８を形成して埋込みシリサイド層２６を覆う。シ
リコンナイトライド層２８は２００〜１０００人の厚さ
でよい。以上の４層を形成した後、深いコレクタコンタ
クト２０の上の位置で、層２４．，２６および２８（酸
化物層２２はそのままにして）を介してコンタクト窓３
０を開ける。コンタクト窓３０の形成には従来のマスク
およびエツチング技術が用いられ、従来のりソグラフイ
を使用して最小開口は１ミクロンである。

ベース・エミッタコンタクト窓とサブミクロンエミッタ
領域との形成は第３図に示され＝１１− ている。ベース′・エミツタ窓３２は、残りの領域をマ
スクして霧出した領域をエツチングすることによってエ
ピタキシャル層１４の表面１５ｂ、ｅに形成される。こ
の場合、ベース・エミッタコンタクト窓３２は、酸化物
層２２、高ドープポリシリコン２４、シリサイド２６お
よびナイトライド２８より成る全複合層構造を経てエツ
チングされる。コレクタコンタクＩ〜３０と同じく、ベ
ース・エミッタコンタク１〜窓３２も現在のオプトリン
グラフィ技術を用いて最小幅１ミクロンとなる。

ベース・エミッタコンタクト窓３２の形成後、層２４，
２６および２８をエツチングする。この際のエツチング
材料はシリコンナイトライド２８に対して、ポリシリコ
ン２４とシリサイド２６とを優先的にエツチングする材
料を用いる。即ち、シリコンナイトライドよりもポリシ
リコンおよびシリサイドを早くエツチングする材料とし
て知られているエッチャントを用いる。このような特性
を示すエッチャントの一つはＨＦとＨＮＯ３の希釈混合
物である。このエツチングは、例えば０．１〜０．４５
　ミクロン幅のナイトライドひさし領域３４をつくるの
に充分な時間待なわれる。

次にアンドープポリシリコン層３６をエッチ後の構造上
に堆積すると、この層３６は残ったナイトライド層に適
合してこれを覆うとともに、エツチングされた層２２，
２４．２６および２８の輪郭に沿ってこれらを覆う。

本発明によれば、ナイトライドのひさし領域３４とアン
ドープポリシリコン層３６との両者を用いて最終構造の
サブミクロンエミッタ領域を形成する。詳しくは、第４
図に示されるように、アンドープポリシリコン層３６を
反応性イオンエツチング（ＲＩＥ）して層３６の水平部
分を取除き、ナイトライドひさし領域３４下に残る垂直
部分のみを残している。残ったポリシリコン領域は第４
図において説明上実線と一点鎖線のハツチングで示され
ている。ＲＩＥ工程の後、ベース・エミッタ窓３２を介
したイオン打込みによって浅いベース領域３８を形成す
る。前述したように、このイオン打込みの目的にボロン
（あるいはＢ　Ｆ２）を使用できる。ベース領域３８を
形成した後、酸化物層４０を表面に形成する。この酸化
物層４０は、前述のように低温度酸化物を使用できる。

酸化物層４０は約０．４５ミクロンの厚さＬＬｌ、。に
形成され、この厚さが以下に説明するようにエミッタ領
域の最終サイズを規定する。詳しくは最終エミッタサイ
ズＬ（最終）は次の式で規定される。

Ｌ（最終）＝Ｌ（最初）−２ＸＬ　　　・・・・・（１
）ＴＯ ここでＬ（最初）はベース・エミツタ窓３２の代表的な
１ミクロンサイズ開口である。従って、０．４５ミクロ
ン厚の酸化物層４０では、最終エミッタサイズは（１，
０−２Ｘｏ、４５）＝０．１　ミクロンとなる。このよ
うなかなり小さなサブミクロンエミッタサイズは、従来
のオプトリソグラフィあるいは他の発達したフォトリソ
グラフィ技術を用いて得られる寸−１ζ　− 法に比べて有意に小さい。

第５図は、エミッタ領域形成に関する次の工程を示す。

反応性イオンエツチングを再び用いて酸化物層４０の水
平部分を取除き第５図で４０′で示される垂直側壁を残
す。ベース・エミッタコンタクト窓３２の側壁４０’は
エミッタ領域形成の外側の境界として用いられる。詳し
くは、窓３２の開口領域（図においてＬ（最終）として
示されている）を介したイオン打込みによってエミッタ
領域３２が形成され、この構造での残りの部分はイオン
打込みに対してマスクされる。このイオン打込みでエミ
ッタ領域４２のｎ＋−１−導電性を形成するにはヒ素が
しばしば用いられる。アンドープポリシリコン層は、次
に全体の構造上に堆積される。

アンドープポリシリコン層４４はエミッタコンタクト構
造を規定するのに用いられ、この層４４をエツチングす
ることによってベース・エミッタコンタクト窓３２以外
に位置するすべての堆積ポリシリコンを除去する。この
ときの構造を第６図に示す。エミッタ領域４２にコンタ
クトを形成するため、ポリシリコン層４４の残る部分に
対して、エミッタ領域４２の形成に使用したと同じヒ素
のドーパントを用いてイオン打込みを行なうことができ
る。この二度にわたるイオン打込み（エミッタ３２とエ
ミッタコンタクト４４）は、従来技術のドープポリシリ
コンを用いてこの拡散によってエミッタコンタクトを形
成するのに比して好ましいものと考えられる。その理由
はイオン打込み技術は公知の拡散技術よりも制御が良好
である事実による。

完成したデバイス構造は筒７図に示されている。コレク
タ、ベースおよびエミッタ領域への金属コンタクトを形
成してデバイス構造を完了する。詳しくは、表面１５ｃ
の領域の酸化物層２２を開口して深いコレクタコンタク
ト領域２０への金属のコレクタコンタクト４６を形成す
る。同様に、領域２８ｂのナイ１ロー トライド層２８に窓を形成して、ベース領域のシリサイ
ド層２６の部分への金属ベースコンタクト４８を形成す
る。最後にドープポリシリコン層４４上に金属エミッタ
コンタクト５０を形成する。

以上説明したように本発明の構造は、埋込みシリサイド
層２６を用いることによって、従来技術よりもかなり低
い真性ベース抵抗を示す。第７図でｒ　で示される真性
ベース抵す 杭はエミッタ領域４２の外側かつ上側のベース抵抗であ
る。従来の構造では、の抵抗は高ドープポリシリコン層
２４のシート抵抗によって支配される。しかし本発明に
よれば、シリサイド層２６がポリシリコン層２４と電気
的に並列に形成されている。ドープポリシリコンの１０
〜１００Ω／口に比較してシリサイドの抵抗は０．５〜
４．０Ω／口程度であるので、これら２個の値の並列接
続は殆どシリサイド層２６のシート抵抗となる。従って
。

本発明のトランジスタ構造の真性ベース抵抗はほぼシリ
サイド層２６のシート抵抗である。

これら二層２４　および２６の電気的な並列接続構造を
形成する短絡コンタクトは、前述したようにして形成し
たアンドープポリシリコンの垂直部分４６′によって与
えられる。

詳しくは、このアンドープポリシリコン部分４６′は高
ドープポリシリコン層２４からベース領域３８に動くド
ーパントの通路を与える“ウィック（芯）”と考えるこ
とができる。

このような三次元の垂直コンタクトを使用することによ
って、ベース領域３８と最終的な外部のベースコンタク
トとの間に極めて小さい抵抗路を形成している。シリサ
イド堆積工程は極めて良好に制御されるので、真性ベー
ス抵抗のデバイス間の変化あるいはウェハ間の変化さえ
無視できるものと考えられる。

【図面の簡単な説明】

第１図から第７図は本発明の一実施例の埋込みシリサイ
ド層を有したサブミクロンバイポーラ　１−ランジスタ
構造を形成するのに使用できる製造工程の例を順次示す
縦断面図である。 ［主要部分の符号の説明］ １０・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・基板１２・・・・・・・・埋込みコレク
タコンタクト領域１４・・・・・・・・・・・・・・・
・・・・・・エピタキシャル層１６．１８，２２，４０
，４０’・・・・・・・・・・・・・・・絶縁領域２４
・・・・・・・・・・・・・・高ドープポリシリコン層
２６・・・・・・・・・・・・・・・・・・埋込みシリ
サイド層２８・・・・・・・・・・・・・・・・・・・
・・・ナイトライド層３４・・・・・・・・・・・・・
・・・・・・・・・・・・・ひさし領域３６・・・・・
・・・・・・・アンドープポリシリコン層３６′・・・
・・・・・・・・・・・・・・・・ポリシリコン領域−
ｌυ　− ＩＧｉ ＦＩＧ、３ ２Ｏ− ＦＩＧ、４ ＦＩＯ，５

Claims (1)

1. 【特許請求の範囲】 １、第１導電型の単結晶シリコン体と、 前記シリコン体の主表面内に形成された第２導電型の埋
   込みコレクタ領域と、 前記シリコン体の主表面上に形成された第２導電型のエ
   ピタキシャル層と、 前記エピタキシャル層に形成され、埋込みコレクタ領域
   をエピタキシャル層の主表面に接続する深いコレクタコ
   ンタクト領域と、 前記エピタキシャル層の主表面内で埋込みコレクタ領域
   上に深いコレクタコンタクト領域と分離して形成された
   第１導電型のベース領域と、 前記ベース領域内に形成されエピタキシャル層の主表面
   に延びる第２導電型のエミッタ領域とより成り、前記ベ
   ース領域はエミッタ領域下の真性ベース領域と前記主表
   面から延びエミッタ領域の近くにある仮性ベース領域と
   を含むバイポーラトランジスタであって、さらに、 前記埋込みコレクタ領域上であってベース領域の近くで
   、エピタキシャル層の主表面上に形成された絶縁層（２
   ２）と、 前記絶縁層の上に形成された第１導電型の高ドープポリ
   シリコン層（２４）と、 前記高ドープポリシリコン層上に形成され、ポリシリコ
   ン層よりも非常に小さな抵抗を有したシリサイド層（２
   ６）と、 前記絶縁層、ポリシリコン層およびシリサイド層の近く
   で前記仮性ベース領域の主表面に延びる垂直接続領域を
   形成し、真性ベース領域、ポリシリコン層およびシリサ
   イド層間の垂直接続を形成するアンドープポリシリコン
   領域（３６）とを含むベースコンタクト領域を有し、前
   記ポリシリコン層とシリサイド層との組合せによって低
   真性ベース抵抗を与えていることを特徴とするバイポー
   ラトランジスタ。 ２、前記ベースコンタクト領域は、さらに、 前記シリサイド層上に形成されて前記酸化物絶縁層、ポ
   リシリコン層およびシリサイド層のひさしを形成し、こ
   のひさしの下に前記ポリシリコン垂直接続領域を改める
   シリコンナイトライド層（２８）を有する特許請求の範
   囲第１項記載のバイポーラトランジスタ。 ３、前記ポリシリコン垂直接続領域の近くに垂直側壁を
   形成してエミッタ領域の外側境界を規定する酸化物領域
   （４０′）をさらに有する特許請求の範囲第２項記載の
   バイポーラトランジスタ。 ４、前記垂直の酸化物領域によって規定される外側境界
   内部にイオン打込みを行なうことによってエミッタ領域
   を形成する特許請求の範囲第３項記載のバイポーラトラ
   ンジ スタ。 ５、前記酸化物絶縁層および領域は低温酸化物より成る
   特許請求の範囲第３項記載のバイポーラトランジスタ。 ６、前記第１導電型はｐ−型導電性であり第２導電型は
   ｎ−型導電性である特許請求の範囲第１項記載のバイポ
   ーラトランジスタ。