JPS6170757A

JPS6170757A - 半導体装置及びその製造方法

Info

Publication number: JPS6170757A
Application number: JP19144984A
Authority: JP
Inventors: Katsutada Horiuchi; 勝忠堀内; Toru Nakamura; 徹中村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-09-14
Filing date: 1984-09-14
Publication date: 1986-04-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は半導体装置及びその製造方法に係り、特に超微
細化及び超高速度動作が可能なバイポーラ・トランジス
タを有する半導体装置及びその製造方法に関する。

（発明の背景〕゛　半導体装置（集積回路）の性能を表わす際の基本的
な目安である速度と消費電力は使用するトランジスタの
電流値と、この電流で充放電する必要がある寄生素子を
も含めた素子の静電容量により決定される。所定の電流
値に対して、トランジスタを動作させるのに必要な電力
値は、この容量値に比例するので容量値が小さければ小
さいほどよい、また、トランジスのＲｅ時定数はこの容
量、及び内部抵抗に比例するのでトランジスタの動作速
度を高めるには容量値の低減と共に、内部抵抗の低減を
図らねばならない。前者、すなわち容量値の低減に関し
て、本願の発明者らは先に半導体装置の活性領域外を絶
縁膜で分離することにより寄生容量を減少させ、消費電
力が小さく、高速で。

占有面積の小さいバイポーラ・トランジスタを開発し、
特許出願を行っている（例えば特開昭５６−１５５６号
公報参照）、さらに後者、すなわち内部抵抗の低減に関
しても本願の発明者らはベース引出し電極に金属珪化物
（以降、シリサイドと称する。

）を用いる構造につき特許出願を行っている（例えば特
開昭５９−４０５７１号公報参照）。

第１図は上記特開昭５９−４０５７１号の半導体装置を
示す断面図である０図において、１はｐ形半導体基板、
２はｎ＋形埋込層、３はｎ−形エピタキシャル領域、４
１〜４４はｐ影領域で、各々横形ｐｎｐ　ｈランジスタ
Ｉのエミッタ領域４１とコレクタ領域４２゜及び縦形ｎ
ｐｎトランジスタ■の真正ベース領域４３とグラフトベ
ース領域４４である。５はｎｐｎトランジスタ■のｎ＋
形エミッタ領域、６は活性領域外を分離する厚い絶縁膜
である。１０１及び１０２はベース取り出し電極で１０
１は多結晶シリコン膜、１０２は金属珪化物膜（あるい
は高融点金属膜）である。

８は上記多結晶シリコン膜１０１又は金属珪化物膜１０
２を高温酸化して形成した層間絶縁膜で９は金属電極で
ある。

この第１図で示したバイポーラ・トランジスタを有する
半導体装置においては、横形ｐｎｐトランジスタＩのエ
ミッタ領域４１、コレクタ領域４２の電極、及び縦形ｎ
ｐｎｈランジスタ■のベース領域４４からの引出し電極
を絶縁膜６、及び８にはさまれた金属珪化物膜１０２等
により取り出している。

したがって、寄生容量が小さいため高速動作が可能であ
り、かつ構造上素子面積も微細にできる等の利点を有し
ている。さらに、能動領域からの取り出し電極が金属珪
化物で構成されているため。

多結晶シリコン膜だけによる取り出し電極の構成に比べ
て内部抵抗もやや低減され、容量と抵抗の積で表わされ
る時定数は大幅に改善することができた。

しかしながら、上記内部抵抗の低減度は多結晶シリコン
と金属珪化物との抵抗比１１５０−１／１００に比べは
るかに劣るものであり、飛開的な内部抵抗の低減は実現
できなかった。このことは金属珪化物による取り出し電
極を熱酸化して層間絶縁膜８を形成する工程において、
多結晶シリコン膜１０１内に添加されたｐ形不純物が絶
縁Ｍ６、及び８内に析出し、金属珪化物膜１０２と多結
晶シリコン膜１０１間界面におけるｐ形不純物濃度が低
下することにより上記界面での接触抵抗が低減されない
ためと考えられる。

さらに、第１図で示されるごときバイポーラ・トランジ
スタを有する従来の半導体装置においては、金属珪化物
による取り出し電極の形成前にグラフトベース領域４４
を形成する構造になっているため、眉間絶縁膜８形成時
の熱処理によりグラフトベース領域４４の深さを十分浅
く構成することができない欠点を有していた。したがっ
てエミッタ領域５の幅が１＃１１１以下の超微細なトラ
ンジスタを従来構造で製造することは難しかった。

〔発明の目的〕

本発明の目的は上述した従来技術の欠点を解消し、単結
晶領域に形成されている能動領域から取り出す電極の抵
抗、及びその接触抵抗を飛躍的に低下させ、さらに極め
て浅いグラフトベース領域を制御性よく構成できる構造
、及びその製造方法を提供し、よって高速でかつ超微細
な半導体装置を実現させることにある。

〔発明の概要〕

本発明は第１図のごとき構造においては取り出し電極を
多結晶シリコンから金属珪化物で置換えても内部抵抗が
実効的に低減できなかった事実に鑑みてなされた。すな
わち、本発明は不純物が添加された高融点金属が珪化さ
れる際に該不純物が金属珪化物界面に高濃度に析出する
現象を見出した事実、及び該現象を用いる事により金属
珪化物と単結晶半導体基体、又は多結晶半導体層間界面
の接触抵抗を飛躍的に低減可能であることを確認した事
実に基づく、さらに、本発明は上記の低減された接触抵
抗が最終製造工程を経るまで保持されるべく、金属珪化
物による取り出し電極の形成以降は熱酸化を含む高温熱
処理工程を含まない製造方法を見出したことに基づく。

新たに見出された金属珪化物界面での不純物析出現象の
概要は以下のごとくである。すなわち。

例えばＴｉ、Ｗ、Ｐｄのごとき高融点金属膜を一導電型
、例えばｐ形のシリコン基板上に被着させる。

次に該高融点金属膜内で注入イオンが留る加速エネルギ
ー条件により１０”ａｍ’″１以上のドーズ量でＢのイ
オン打込みを実施する。高融点金属がＴｉ又はＷの場合
は６００〜８００℃、望ましくは７００℃で。

Ｐｄ又はｐｔの場合は２５０℃で珪化（シリサイド化）
熱処理を施す、しかる後、未反応の高融点金属を除去し
、金属珪化物膜の低抵抗化熱処理７００〜１０００℃望
ましくは８００℃の低温度で施した。上記の工程を経て
作成した試料につきイオンマイクロアナライザにより深
さ方向におけるＢ濃度を測定したところ金属珪化物膜と
シリコン基板との界面からシリコン基板側にかけて５０
ｎ−以下の深さでピークを有する高濃度の８分布が観察
された。このことはイオン打込み飛程に関する評価によ
れば。

打込み時に注入イオンがシリコン界面に直接到達したも
のとは考えられない。さらに、高融点金属を被着する前
のシリコン基板内の不純物濃度にも上記結果は依存しな
い事から基板側の不純物が界面に析出したとも考えられ
ない。したがって、上記現象はシリサイド化時に金属珪
化物膜中の不純物がシリサイド粒界を異常速度で拡散し
、界面に析出したものと考えられる。シリサイド化、及
びその後の低抵抗化のための熱処理温度においてはシリ
コン中の不純物拡散は無視でき、したがって極めて浅い
領域に不純物の析出が生じたものと考えられる。上記の
工程に基づく試料について金属珪化物膜とシリコン基板
間の接触抵抗も合せて測定したが接触面積が２Ｘ３＃ｌ
１１２の条件で接触抵抗成分は約２０Ωと極めて低抵抗
であり、かつ良好なオーミック特性がＩＩＥ測された。

上記の各特性は高融点金属、及び注入イオンの各種類に
よらず観測された。なお、ｐ形シリコン基板上に形成さ
れた高融点金属膜にｎ形不純物であるＰをイオン打込み
し、シリサイド化した後その電気的特性を測定したが、
通常の金属珪化物−ｎ形シリコン接触でみられるショッ
トキー障壁特性の代わりに良好なｐｎ接合特性が観測さ
れ、５０１以下の極めて浅いｐｎ接合の形成も確認され
た。

上記現象を利用すれば極めて浅いグラフトベース領域が
ベース取り出し電極と自己整合の関係で構成することが
できる。したがって、縦形トランジスタのグラフトベー
ス領域とコレクタ埋込み層、及びエミッタ領域との間隔
を制御性よく十分に保ったまま素子寸法を微細化できる
のでエミッタ・ベース間、及びコレクタ・ベース間耐圧
を十分高く保ったまま超微細トランジスタを実現するこ
とができる。上記現象の利用により超高速で、かつ高耐
圧な超微細トランジスタを実現できるが、上記実現にお
いてはベース取り出し電極形成後の熱処理温度の設定に
は注意を要する。すなわち、９００℃以上の高温活性化
熱処理が要求される縦形トランジスタの真性ベース領域
、及びエミッタ領域の形成をベース取り出し電極の形成
の以前又は同時に実施する製造方法の案出が要求される
。上記案出はグラフトベース領域の拡がりを防止し。

かつ取り出し電極の接触抵抗を十分低く維持するために
必須のものである。したがって、本発明においては縦形
トランジスタの真性ベース領域、及びエミッタ領域の形
成後、エミッタ電極と自己整合の関係で金属珪化物によ
るベース取り出し電極の形成、及びベース取り出し電極
と自己整合の関係でグラフトベース領域の形成を実施し
、しかる後低温堆積による層間絶縁膜等を形成する構造
ならびにその製造方法を案出した。

要するに本発明の半導体装置は、第１の導電形を有する
第１の領域と、該第１の領域に隣接し第１の導電形と反
対導電形の第２の導電形を有する第２の領域と、該第２
の領域に隣接し第１の導電形を有する第３の領域と、こ
れらの各領域に接続された各々の電極とを具備する半導
体装置において、該電極の少なくとも１つは該電極が接
続された前記領域の導電形と同一導電形を構成する不純
ヰ物が添加された金属珪化物からなり、かつ該領域におけ
る最大不純物濃度領域が該金属珪化物膜と自己整合の関
係で形成されていることを特徴とする。

また、本発明の半導体装置の製造方法は、第１の導電形
を有する第１の領域、該第１の領域に隣接し、第１の導
電形と反対導電形の第２の導電形を有する第２の領域及
び該第２の領域に隣接し第１の導電形を有する第３の領
域を形成する工程と。

これらの各領域に接続された各々の電極を形成する工程
とを有する半導体装置の製造方法において、前記少なく
とも１つの領域の導電形と同一導電形を構成する不純物
を含む金属珪化物からなる前記少なくとも１つの電極を
形成し、次に該電極の不純物を半導体基体もしくは層内
に析出させて該金属珪化物膜と自己整合の関係で前記少
なくとも１つの領域における最大不純物濃度領域を形成
することを特徴とする。

〔発明の実施例〕

以下、本発明を実施例によってさらに詳細に説明する。

説明の都合上、図面をもって説明するが要部が拡大して
示されているので注意を要する。

また、説明を簡明にするため各部の材質、半導体層の導
電形を規定（第１導電形をｎ形１反対導電形すなわち第
２の導電形をｐ形とする。）シて述べるが材質、導電形
はこれに限定されるものでないことは言うまでもない。

実施例１第２図（Ａ）〜（Ｈ）は本発明による半導体装置及びそ
の製造方法の第１の実施例を示した図である。図におい
て、前出第１図と同一部分は同一符号で表わされている
。

ｐ形シリコン基板１上にｎ＋形埋込み層２を不純物拡散
により形成し、その後ｎ形シリコンエピタキシャル層１
１を成長させる。しかる後、全面に多結晶シリコン膜（
又は非晶質シリコン膜）　１２、シリコン酸化膜１３、
シリコン窒化膜１４、シリコン酸化膜１５を順次形成し
、パターニングによりトランジスタの能動領域形成部分
にのみ上記４！Ｉ！Ｊ膜を残置させる。この状態でエピ
タキシャル層１１、及びシリコン膜１２の露出面（側面
）をｂずかに（厚さ２００人）酸化した後、厚さ１２０
０人の第２のシリコン窒化膜１６．及び厚さ０．５１！
Ｉｎのシリコン酸化膜１７を全面に堆積させる（第２図
（Ａ））。

しかる後、上記シリコン酸化膜１７を反応性スパッタエ
ツチングによりシリコン基板１表面と垂直方向にエツチ
ングし、平坦部に堆積されていたシリコン酸化膜１７を
選択的に除去した。上記エツチングの結果、堆積シリコ
ン酸化膜１７はパターニングされたトランジスタの能動
領域形成部の側壁部分にのみ選択的に残置される１次に
、選択的に残置された上記堆積シリコン酸化膜１７をマ
スクとして、シリコンエピタキシャル層１１を反応性ス
パッタエツチングによりシリコン基板１表面と垂直方向
にエツチングし、第２図（Ｂ）に示すごとく凸形部類域
を形成する。続いて、堆積シリコン酸化膜１７下のシリ
コンエピタキシャル層１１を湿式法によりわずかにサイ
ドエツチングした後、熱酸化による厚さ２００人の薄い
酸化膜とその上に堆積法によって形成した厚さ１２００
人のシリコン窒化膜の重合せ膜１８を全面に形成する（
第２図（Ｂ））。この状態で再び反応性スパッタエツチ
ング法によりシリコン基板１表面と垂直方向に重合せ膜
１８のシリコン窒化膜をエツチングし、平坦部のシリコ
ン窒化膜のみを選択的に除去する。

この工程により凸形部の側壁面にはシリコン酸化膜とシ
リコン窒化膜の重合せ膜１８が選択的に残置される。こ
の状態で素子間分離用のボロンイオン打込みを行うと、
第２図（Ｃ）に示すとと＜ｐ＋形チャネルストッパ層１
９が形成され、また熱酸化により厚さ０．８〜１１Ｉｍ
の厚い絶縁膜２０が選択的に形成される。厚い絶縁膜２
０の形成は、凸形部類域を除＜ｎ４″形埋込み層２上で
シリコンエピタキシャル層１１が完全に消滅する厚さま
で行う、ｎ＋形埋込み層２上の厚い絶縁膜２０は後述す
るベース取り出し電極とコレクタ間の分離絶縁膜として
作用し。

ｎ＋形埋込み層２上以外の厚い絶縁膜２０は素子間分離
絶縁膜として作用する。厚い絶縁膜２０を選択的に形成
した後、コレクタコンタクト部に対応する領域（第３図
で右側の凸形部類域）の残存するシリコン窒化膜を選択
的に除去し、同領域にのみ選択的にＰのイオン注入を行
い、同領域のシリコンエピタキシャル層１１及びシリコ
ンｊＪ！１２を不純物濃度１０”ａｎ−３のｎ＋形領領
域変更する（第２図（Ｃ））。

次に、縦形ｎｐｎトランジスタ■を形成する領域（第２
図（Ｃ）で中央部の凸形部類域）表面に残置されている
シリコン窒化膜を選択的に除去し。

同領域にのみ選択的なりイオン注入を実施した後。

拡散層の引伸しを行い不純物濃度１０”ａｍ−’の真性
ベース領域２１を形成する。この状態より高濃度のＡｓ
イオン注入を行い、続いて、　ｔｏｏｏ℃の温度で注入
イオンの活性化を行って縦形ｎｐｎトランジスタ■の形
成領域に不純物濃度１０”Ｇｌ−’のｎ“形エミッタ領
域２２を形成する。コレクタコンタクト部はすでにｎ′
化されており、上記Ａｓイオン注入では変化は生じない
、横形ｐｎｐｌ’ランジスタＩの形成予定領域（図中左
側の凸形部類域）上にはシリコン窒化膜が残置されてお
りＡｇイオンの注入は阻止される。ｎ＋形エミッタ領域
２２を形成した後、表面に残置しているシリコン窒化膜
を除去し、６５０℃の低温湿式熱酸化を行うとｎ＋形領
領域表面び側面にのみ厚い酸化膜２３が形成される。こ
の時縦形ｎｐｎトランジスタ■、及び横形ｐｎｐ）’ラ
ンジスタＩの各形成予定領域の側面にも薄い酸化膜が成
長するが、上記薄い酸化膜をウェットエツチングで除去
しても厚い酸化膜２３は残置される（第２図（Ｄ））。

第２図（Ｄ）の状態から全面に厚さ２０００人の多結晶
シリコン膜２４を堆積する０次にホトレジスト膜２５（
例えば東京応化社製０ＭＲ８３）を厚さ１．５ｐ塗布し
、凹部、領域よりやや狭くパターニングする０次にホト
レジスト膜２６（例えばシソプレイ社製ＡＺ１３５０Ｊ
）を厚さ１．５−塗布する。この時ホトレジスト膜２６
は凸形部類域とホトレジスト膜２５との間の溝内に入り
込み、さらにそれらの上部にも塗布されるため、塗布後
の表面は平坦になる。

次に０２ガス雰囲気でホトレジスト膜２６をドライエツ
チングし、凸形部領域上の多結晶シリコン膜２４が露出
したところでホトレジストのエツチングを停止する（第
２図（Ｅ））。

次に、多結晶シリコン膜２４を反応性スパッタエツチン
グ法で除去すると凸形部領域上面及び同側面上部の多結
晶シリコン膜２４が除去される。続いてホトレジスト膜
２５、及び２６を除去し、厚さ２０００人の例えば高融
点金属チタン（Ｔｉ）膜２７を全面に被着させる。上記
高融点金属としてはＴｉのかわりにＭｏ、Ｔａ、Ｗ、Ｚ
ｒ、Ｈｆ、Ｖ、Ｃｒ、Ｎｉ。

Ｐｔ、Ｐｄなど他の物質であってもよい（第２図（Ｆ）
）。

第２図（Ｆ）の状態において５Ｘ１０１ｓ０１−”なる
ドーズ量のＢを加速エネルギー３０ｋｅ　Ｖの条件で全
面にイオン注入する。上記条件においては注入イオンは
チタン膜２７内でほぼ完全に阻止される。しかる後、６
００℃のＨ２雰囲気で熱処理しチタン膜２７と多結晶シ
リコン膜２４の反応によりチタンシリライド（ＴｉＳｉ
２）膜２８を形成する。多結晶シリコン膜２４は前述の
ごとく選択的に形成されているため、多結晶シリコン膜
２４が存在しない領域におけるチタン膜２７は反応せず
シリサイド化されない。

未反応のチタン膜２７を過酸化水素水とアンモニア水の
混合液により除去した。この混合液ではチタンシリサイ
ド膜２８はエツチングされないため、多結晶シリコン膜
２４上にのみ選択的にチタンシリサイド膜２８が残置さ
れる。この状態でチタンシリサイド膜２８の低抵抗化の
ための熱処理を８００℃で行った。上記熱処理後、チタ
ンシリサイド膜２８と多結晶シリコン膜２４の界面附近
におけるＢの濃度分布を測定したところ上記界面から多
結晶シリコン膜２４にかけてピークを持ち、かつｎ形シ
リコンエピタキシャル層界面にまで達する高濃度のｐ＋
形領領域２９１〜２９４形成されている事が確認された
。上記により横形ｐｎｐトランジスタＩの２１形エミツ
タ領域２９１、Ｐゝ形コレクタ領域２９２及び縦形ｎｐ
ｎトランジスタ■の２１形グラフトベース領域２９３及
び２９４が同時に、かつチタンシリサイド膜２８と自己
整合的に形成された（第２図（Ｇ））。

次にＰがわずかに添加された低温（４２０℃）堆積のシ
リコン酸化膜とその上にバイアススパッタ法によって形
成したシリコン酸化膜の厚さ０．６４の重合せ絶縁１１
［３Ｇを全面的に被着させ、この重合せ絶縁膜３０の所
定領域への開孔と厚さｌ１１ｍの舷電極９１〜９４を含
む配線を施した。上記重合せ絶縁膜３０の開孔には電子
線露光法を用いた。電子線露光法においてはレジスト下
の下地物質の質量数の違いにより反射電子線量が異なる
ため、現像後のレジスト残膜率を下地物質の違いに対し
て自己整合で制御し得る照射量条件が存在する。上記現
像は１ｕｍ以下の幅で構成されるエミッタ領域と重質量
の金属珪化物領域が近接する超微細構造において、例え
ば微細エミッタ領域上にのみ選択的に開孔を施すのに有
効な手法となる。すなわち、重合せ絶縁膜３０の形成後
、電子線レジスト液ＣＭＳ　（商品名）を全面に塗布し
、態電極９３及び９４に対応する略領域には１０μＧ”
／ａＪの条件で、Ａａ電極９１及び９２に対応する領域
を除く全領域には１５μＧ”／ｄの条件で電子線照射を
行った。上記電子線照射領域の位置合せ精度を粗く設定
したにもかかわらず現像後はエミッタ領域２２上に対応
するレジストは除去され、近接するチタンシリサイド層
２８上のレジスト残膜率は１７２程度と開孔されなかっ
た。

この工程により超微細なエミッタ領域２２と自己整合的
に開孔を施すことができた。なお、上記開孔工程は位置
合せ精度が問題にならないかぎり通常の光学的露光法に
よっても何等さしつかえない（第２図（Ｈ））。

上記の製造工程を経て本実施例の半導体装置が製造され
るが本実施例に基づいて製造された４コレクタを有する
Ｉ”Ｌ　（Ｉｎｔｅｇｒａｔｅｄ　Ｉｎｊｅｃｔｉｏｎ
Ｌｏｇｉｃ　）の速度（ｔｐｇｌｌｌｉｎ）は従来のも
の（特開昭５９−４０５７１号公報参照）が５００ＰＳ
であったが本実施例に基づけば２５０ＰＳと２倍の高速
化が達成され、従来不可能であった４コレクタ以上を有
する超高速のＰ　Ｌ　Ａ　（Ｐｒｏｇｒａｍｍａｂｌｅ
　Ｌｏｇｉｃ　Ａｒｒａｙ）が実現できた。上記の高速
化は絶縁膜２０によるベース・コレクタ間容量の低減、
金属珪化物取り出し電極２８による電極シート抵抗の低
減（取り出し電極２８のシート抵抗は５Ω／口にまで低
抵抗化できた。）の各効果に加えて、金属珪化物取り出
し電極２８と自己整合の関係で構成される極めて浅い高
濃度のｐ＋形領領域２９１〜２９４形成による新規効果
の役割が大きい。すなわち、本実施例に基づく縦形ｎｐ
ｎトランジスタのベース・エミッタ抵抗ｒ　ｂｂ’は２
０Ωと低いものであり従来のものの約１７１０に低減さ
れた。上記低減はグラフトベース２９３及び２９４の高
濃度化の効果によりベース取り出し電極とグラフトベー
ス間の接触抵抗が従来に比して大幅に低下されたためと
考えられる。なお、本実施例においては説明の都合上金
属珪化物取り出し電極２８の形成において金属珪化物下
に多結晶シリコン膜２４を残置させる例について示した
が、上記多結晶シリコン膜は所望により高融点金属膜２
７と完全に反応させ残置させなくともよい。

本実施例に基づく他の効果は縦形ｎｐｎトランジスタ■
におけるｐ＋形ダグラフトベース２９３び２９４が極め
て浅い事に基づく、すなわち、高不純物濃度のグラフト
ベースはベース取り出し電極と自己整合的に、かつ８０
０℃以下の低温で形成できるので不純物濃度分布の熱に
よる再分布が防止され、かつグラフトベース・コレクタ
間隔が増大する。

その結果、ベース・コレクタ間耐圧も従来に比して約２
ｖも向上することができた。

実施例２第３図（Ａ）、（Ｂ）は本発明の半導体装置の第２の実
施例を示す図である。前記実施例１においては、真性ベ
ース領域２１の形成後（第２図（Ｄ）参照）、高濃度の
Ａｓイオン注入を実施するが、本実施例では注入Ａｓイ
オンの活性化高温熱処理は施さないまま、前記６５０℃
の低温湿式熱酸化を行う、上記によりＡｓイオン注入領
域は完全には活性化（低抵抗化）されないが厚い酸化膜
２３が形成される。コレクタコンタクト領域はすてにｎ
＋化されているのでその側壁部及び表面部にも同時に厚
い酸化膜２３が形成される６次に表面に残置されていた
シリコン窒化膜を除去した後、縦形ｎｐｎトランジスタ
、及び横形ｐｎｐｌ’ランジスタの各゛形成予定領域の
側壁に残置されている薄い酸化膜を除去する。前記第１
の実施例においてはこの状態より多結晶シリコン膜２４
の被着と凸領域上部の選択除去を実施したが１本実施例
においては代りにタングステンシリサイド（Ｗ　Ｓ　ｉ
、）　８１２４１をＳｉとＷの同時スパッタ法により全
面に被着させる。続いて、ドーズ量５Ｘ１０”ａｍ−”
、加速エネルギー３０ｋｅＶの条件でＢのイオン注入を
行い、前記第１の実施例における多結晶シリコン膜２４
の選択除去工程に準じ、凸部領域上面、及び側面上部の
タングステンシリサイド膜２４１を選択除去する（第３
図（Ａ））。

次に、　１１００℃、３０秒なる条件の短時間熱処理を
実施した。上記熱処理によりタングステンシリサイド膜
２４１に接するｎ形エピタキシャル層１１．及び真性ベ
ース領域２１の側面部の極めて浅い領域に高濃度のｐ＋
形層２９１〜２９４が形成された。上記熱処理により前
述したＡｓイオン注入が施されていたシリコン膜１２の
領域も同時に活性化され、シリコン膜１２から極めて浅
く拡散されたエミッタ領域２２が形成される。エミッタ
領域２２が極めて浅く形成できるのは多結晶質、又は非
晶質からなるシリコン膜１２内における不純物の拡散係
数が単結晶内における拡散係数に比べて１０〜２０倍も
大きく、上記短時間熱処理によってシリコン膜１２にお
ける不純物分布はほぼ均一分布となり、下地単結晶基板
内では極めて浅＜　（３５ｎ■以下）制御できるためで
ある。縦形ｎｐｎトランジスタ■のＰ＋形エミッタ領域
２２とｐ十形グラフトベース領域２９３及び２９４、さ
らには横形ｐｎｐトランジスタＩのＰ“形エミッタ領域
２９１、及びｐゝ形コレクタ領域２９２を同時に形成し
た後、前記実施例１に従い重合せ絶縁膜３０の堆積と所
望領域への開孔、さらにはＭ電極９１〜９４を含む所望
の配線構成を実施した（第３図（Ｂ））。

上記の製造工程を経て本実施例の半導体装置は製造され
る１本実施例に基づけばベース取り出し電極を構成する
金属珪化物膜２４１が高融点金属と多結晶シリコン膜の
反応に基づくものでないため、金属珪化物膜境界を厳密
に制御でき歩留りの高いパ半導体装置を得ることができ
る。

実施例３第４図は本発明の第３の実施例を示す図である。

前記実施例１を示す第２図（Ａ）において、多結品質又
は非晶質シリコン膜１２を含む４層膜のパターニングを
行うが、上記バターニングをｎ形エピタキンヤル層１１
に対しても所望の深さまで実施し。

しかる後、実施例１又は２に基づいて半導体装置を製造
する（第４図）０本実施例に基づけば２４″形エミツタ
領域２２１の側面を絶縁膜で完全に覆い、Ｃ形グラフト
ベース領域２９３及び２９４とｐ＋形エミッタ領域２２
１間の最短距離を実効的にひろげることが超微細半導体
装置においても可能となる。したがって、本実施例に基
づく半導体装置においてはエミッタ・ベース間の容量の
低下、及び耐圧の向上が実現でき１歩留りよく高速動作
可能な超微細半導体装置が実現できる。

なお、前述した本発明の第１〜第３の実施例の半導体装
置の等価回路を第５図に示した。

前記の各実施例においては、説明の都合上金属開化物と
してＴｉ又はＷのシリサイドの場合についてのみ記載し
たが、上記の金属珪化物はＭ　ｏ。

Ｐｔ、Ｐｄ、Ｎｉ、Ｃｒ、Ｔａ、Ｎｂ、Ｖ、Ｈｆ、Ｚｒ
など他の高融点金属、又は遷移金属の珪化物であっても
よいし、その形成方法も例えば化学気相反応等の他の手
段に基づくものであっても何らさしつかえない、さらに
、本発明ではｐ形とｎ形の導電　形を入れ換えた構造で
も本発明の効果については何ら変わらない。

〔発明の効果】

以上説明したように１本発明によれば電極のシート抵抗
の低減と共に電極の接触抵抗が従来に比べて約１／ｌＯ
に低減できるので素子の動作速度を飛躍的に向上させる
ことができる。また、本発明によれば高濃度で極めて浅
い接合を金属珪化物電極と自己整合的に構成することが
できるので１−以下のエミツタ幅を有する超微細半導体
装置を歩留りよく製造することができる。本発明の他の
効果はエミッタの側壁を完全に絶縁膜で覆うことが、容
易な製造工程で実現できるためエミッタ・ペース間の容
量の減少、及び耐圧の向上が実現でき、超高速で高耐圧
な半導体装置を得ることができる。

このように本発明の効果は顕著である。

【図面の簡単な説明】

第１図は従来の半導体装置の一例を示す断面図、第２図
（Ａ）〜（Ｈ）は本発明の第１の実施例を示す断面図、
第３図（Ａ）、（Ｂ）は本発明の第２の実施例を示す断
面図、第４図は本発明の第３の実施例を示す断面図、第
５図は本発明の第１〜第３の実施例の半導体装置の等価
回路を示す図である。１・・・ｐ形半導体基板２・・・ｎ＋形埋込層１１・・・ｎ形シリコンエピタキシャル層１２・・・多
結晶シリコン膜（又は非晶質シリコン膜）１３、１７・
・・シリコン酸化膜１４．１６・・・シリコン窒化膜１８・・・シリコン酸化膜とシリコン窒化膜の重合せ膜
１９・・・ｐ＋形チャネルストッパ層２０・・・絶縁膜２１・・・真性ベース領域２２・・・ｎ＋形エミッタ領域２３・・・酸化膜２４・・・多結晶シリコン膜２５、２６・・・ホトレジスト膜２７・・・高融点金属チタン膜２８・・・チタンシリサイド膜３０・・・重合せ絶縁膜９１〜９４・・・Ｍ電極

Claims

【特許請求の範囲】

（１）第１の導電形を有する第１の領域と、該第１の領
域に隣接し第１の導電形と反対導電形の第２の導電形を
有する第２の領域と、該第２の領域に隣接し第１の導電
形を有する第３の領域と、これらの各領域に接続された
各々の電極とを具備する半導体装置において、該電極の
少なくとも１つは該電極が接続された前記領域の導電形
と同一導電形を構成する不純物が添加された金属珪化物
からなり、かつ該領域における最大不純物濃度領域が該
金属珪化物膜と自己整合の関係で形成されていることを
特徴とする半導体装置。
（２）前記金属珪化物からなる電極は半導体薄膜を介し
て前記領域に接続され、かつ該領域における最大不純物
濃度と同等、又はそれ以上の不純物濃度分布が前記半導
体薄膜内に前記金属珪化物と自己整合の関係で構成され
ていることを特徴とする特許請求の範囲第１項記載の半
導体装置。
（３）前記第１の領域上に隣接して前記第２の領域が設
けられ、該第２の領域上に隣接して前記第３の領域が設
けられ、該第３の領域の側面は絶縁膜と隣接し、かつ該
第３の領域の底面よりも深部にまで該絶縁膜が形成され
ていることを特徴とする特許請求の範囲第１項記載の半
導体装置。
（４）第１の導電形を有する第１の領域、該第１の領域
に隣接し第１の導電形と反対導電形の第２の導電形を有
する第２の領域及び該第２の領域に隣接し第１の導電形
を有する第３の領域を形成する工程と、これらの各領域
に接続された各々の電極を形成する工程とを有する半導
体装置の製造方法において、前記少なくとも１つの領域
の導電形と同一導電形を構成する不純物を含む金属珪化
物からなる前記少なくとも１つの電極を形成し、次に該
電極の不純物を半導体基体もしくは層内に析出させて該
金属珪化物膜と自己整合の関係で前記少なくとも１つの
領域における最大不純物濃度領域を形成することを特徴
とする半導体装置の製造方法。