DE2749607A1 - Halbleiteranordnung und verfahren zu deren herstellung - Google Patents

Halbleiteranordnung und verfahren zu deren herstellung

Info

Publication number
DE2749607A1
DE2749607A1 DE19772749607 DE2749607A DE2749607A1 DE 2749607 A1 DE2749607 A1 DE 2749607A1 DE 19772749607 DE19772749607 DE 19772749607 DE 2749607 A DE2749607 A DE 2749607A DE 2749607 A1 DE2749607 A1 DE 2749607A1
Authority
DE
Germany
Prior art keywords
window
silicon
layer
silicon layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772749607
Other languages
English (en)
Other versions
DE2749607C3 (de
DE2749607B2 (de
Inventor
Arie Slob
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2749607A1 publication Critical patent/DE2749607A1/de
Publication of DE2749607B2 publication Critical patent/DE2749607B2/de
Application granted granted Critical
Publication of DE2749607C3 publication Critical patent/DE2749607C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

PHN 8601
Voor/Va/RJ
22.6.77
"Halbleiteranordnuftg «»d Verfahren zu deren Herstellung·1*
Die Erfindung besieht eich auf eine Halbleiteranordnung «it einem Halbleiterkörper aus elnkristallinem Silicium, wobei diese Anordnung mindestens ein Halbleiterschaltungselement enthält, und wobei eine Oberfläche des Halbleiterkörper mit
einer elektrisch isolierenden Schicht mit mindestens einen Fenster und einer sich auf der Isolierschicht und auf der Silieiueoberfläche innerhalb des Fensters erstreckenden Slllsiunschic ht ver sehen ist, die «inen ersten Teil von einem ersten
Ι0-··21/Ό·?7
PHN 8601
Leitungstyp und einen wenigstens innerhalb des Fensters daran grenzenden zweiten Teil vom zweiten Leitungstyp enthält.ι
Die Erfindung bezieht sich weiterhin auf* ein Verfahren zur Herstellung dieser Anordnung.
Eine Halbleiteranordnung der oben beschriebenen Art ist z.B, aus der US-PS 3.6OO.65I bekannt. Dabei wird in einem innerhalb des Fensters liegenden Teil der Siliziumschicht mindestens eine Zone eines Halbleiterschaltungselements gebildet, wobei ein Teil der Siliziumschicht vom gleichen Leitungstyp wie die Zone als Anschlussleiter an der Zone verwendet wird. Die Anschlüsse mit anderen zu dem Halbleiterbauelement gehörigen Zonen vom anderen Leitungstyp werden entweder über eine Metallisierung oder über das Substrat hergestellt. '
Ein wesentlicher Nachteil der bekannten Halbleiteranordnung ist, dass die vorhandenen Kapazitäten infolge der Anwendung der genannten Metallisierung verhältnismässig gross sind. Zur Bildung der Metallisierung auf einer bestimmten ''Zone soll diese Zone ja eine gewisse Mindestgrösse aufweisen. Die Oberfläche der Zonen und der zugehörigen pn-Ubergänge des Halbleiterschaltungselemente und dadurch auch die entsprechenden Kapazitäten sind für Anwendung bei sehr hoher Frequenz oft unzulässig
809621/0677
PHN 8601
hoch, auch im Zusammenhang mit den zu berücksichtigenden Ausrichttoleranzen.
Die Erfindung bezweckt u.a., eine Halbleiteranordnung mit einer Mindestoberfläche und dadurch einem Mindestmass an Streukapazitäten zu schaffen, wobei diese Halbleiteranordnung ausserdem ohne enge Ausrichttoleranzen hergestellt werden kann.
Die Erfindung bezweckt weiter, ein Verfahren zu schaffen, mit dessen Hilfe die beschriebene Anordnung mit einem Mindestmass an Verfahrensschritten hergestellt werden kann.
Auch bezweckt die Erfindung, einen Bipolartransistor für Anwendung bei sehr hohen Frequenzen zu schaffen, wobei mindestens zwei der drei aktiven Zonen nicht mit Hilfe von Metallschichten
kontaktiert sind« '
Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass der beabsichtigte Zweck durch zweckmässigen Gebrauch der genannten Siliziumachicht in dem Anschlussleiter- und Elektrodenmuster des Halbleiterschaltungselements erreicht werden kann.
Daher ist eine Halbleiteranordnung der beschriebenen Art nach der Erfindung dadurch gekennzeichnet, dass der erste Teil der Siliziumschicht innerhalb des Fensters die Elektrode und ausserhalb des Fensters auf der Isolierschicht den An-«
809821/0877
PHN 8601
Schlussleiter einer ersten aktiven Zone vom ersten Leitungstyp bildet, und dass der zweite Teil der Siliziumschicht innerhalb des Fensters die Elektrode und ausserhalb des Fensters auf der Isolierschicht den Anschlussleiter einer zweiten aktiven Zone vom zweiten Leitungstyp des Halbleiterschaltungselements bildet.
Durch die Anwendung aneinander grenzender Teile der Siliziumschicht als Elektrode und Anschluss· leiter sowohl p- als auch η-leitender Zonen wird die Oberfläche des Halbleiterschaltungelements und also auch die Streukapazitäten auf ein Mindestmass be-* schränkt. Dadurch können Halbleiterschaltungselemente für Anwendung bei sehr hoher Frequenz erhalten werden, die als diskrete Elemente sowie in integrierten Schaltungen auf sehr vorteilhafte Weise verwendet werden können.
Nach einer sehr einfachen leicht herstellbaren bevorzugten Ausführungsform besteht die Siliziumschicht völlig aus polykristallinem Material, sowohl innerhalb als auch ausserhalb des Fensters.
Unter Umständen wird aber die Tatsache, dass sich der so erhaltene pn-Ubergang zwischen dem ersten und dem zweiten Teil der Siliziumschicht völlig in polykristallinem Material befindet, nach-
809821/0677
-JT-
PHN 8601
teilig sein können* z.B. durch das Auftreten zu hoher Leckströme. Nach einer anderen bevorzugten Ausführung»form besteht daher die Siliziumechicht innerhalb des Fensters aus epitaktisch auf der Siliziumoberfläche angewachsenen einkristallinem Material und ausserhalb des Fensters aus polykristallinen Material, gleich vie nach der vorgenannten us-ps 3.600651.
Obgleich die erste und die zweite aktive
Zone sich völlig in der Siliziumechicht befinden können, ist vorzugsweise die zweite aktive Zone eine innerhalb des Fensters an die Oberfläche grenzende Zone des Siliziumkörpers, die mit dem angrenzenden Teil des Halbleiterkörpers einen pn-
Übergang bildet. Dadurch können Strukturen mit senk
recht Übereinander liegenden aktiven Zonen, wie z.B. vertikal· Bipolartransistoren, erhalten werden. Um die benötigte Oberfläche auf ein Mindestmass zu beschränken und eine Herstellung Bit einer Mindest- anzahl an Maskierungsschritten zu ermöglichen, wird die zweite aktive Zone mit Vorteil derart angeordnet, dass sie praktisch an den Rand des Fensters grenzt unter Vernachlässigung einer eventuellen lateralen Diffusion. Vorzugsweise wied die zweite aktive Zone völlig durch das Fenster definiert, d.h. völlig durch Dotierung unter Verwendung des
/087 7
PHN 8601
Fensters als Maskierung gebildet.
Obwohl auch andere Halbleiterschaltungselemente gemäss der ,Erfindung aufgebaut sein können, befindet sich nach einer sehr wichtigen Ausführungsform die zweite aktive Zone zwischen der ersten aktiven Zone und dem angrenzenden Teil des Halbleiterkörpers, wobei die erste und die zweite aktive Zone mit dem unterliegenden Teil des Halbleiterkörpers die drei aktiven Zonen eines Bipolartransistors bilden.
Eine weitere wichtige Ausführungsform ist dadurch gekennzeichnet, dass eine der genannten aktiven Zonen durch den innerhalb des Fensters liegenden einkristallinen Teil des den Leitungstyp dieser aktiven Zone aufweisenden Teiles der Siliziumschicht gebildet wird. ·
Die Erfindung bezieht sich weiterhin auf ein Verfahren zur Herstellung der beschriebenen Anordnung, das dadurch gekennzeichnet ist, dass eine Siliziumschicht an der Oberfläche mit einer elektrisch isolierenden Schicht versehen wird, dass in dieser Isolierschicht mindestens ein Fenster gebildet wird, dass auf der Isolierschicht und auf der Siliziumoberfläche innerhalb des Fensters aus der Gasphase eine Siliziumschicht niedergeschlagen wird, dass durch einen ersten Do-
809821/0677
PHN 8601
tierungsvorgang wenigstens ein sich bis innerhalb des Fensters erstreckender Teil der Siliziumschicht einen ersten Leitungstyp erhält, dass dann ein sich innerhalb eines Teiles des Fensters und auf der Isolierschicht ausserhalb des Fensters erstrecken-
der weiterer Teil der Siliziumechicht maskiert wird, und dass anschliessend der nicht maskierte teilweise innerhalb des Fensters und teilweise auf der Isolierschicht ausserhalb des Fensters liegen de weitere Teil der Siliziumschicht durch einen zweiten Dotierungsvorgang in den zweiten entgegengesetzten Leitungstyp umgewandelt wird, wobei der dotierte Teil der Siliziumschicht vom ersten Leitungstyp innerhalb des Fensters eine an die ge- nannte Oberfläche grenzende Zone vom ersten Leitungstyp kontaktiert. «
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Ee zeigen:
Fig. 1 schematisch eine Draufsicht auf
eine Halbleiteranordnung nach der Erfindung,
Fig. 2 schematisch einen Querschnitt durch die Anordnung nach Fig. 1 längs der Linie II - II,
Figuren 3 bis 6 schematisch im Quer
schnitt die Anordnung nach den Figuren 1 und 2
809821/0677
PHN 8601
in aufeinanderfolgenden Herstellungsstufen,
Figuren 7 bis 11 schematisch im Querschnitt eine andere Anordnung nach der Erfindung in aufeinanderfolgenden Herstellungsstufen,
Fig. 12 schematisch eine Draufsicht auf eine weitere Anordnung nach der Erfindung,
Fig. 13 schematisch einen Querschnitt längs der Linie XIII - XIII durch die Anordnung nach Fig. 12,
Fig. 14 schematisch im Querschnitt die Anordnung nach den Figuren 12 und 13 in einer
Stufe der Herstellung, und
Figuren 15» 16 und 17 schematisch im
Querschnitt noch andere Anordnungen nach der Er-5 findung.
Die Figuren sind schematisch und nicht masstäblich gezeichnet. In den Querschnitten sind Gebiete vom gleichen Leitungstyp in derselben Richtung schraffiert. Entsprechende Teile sind im allgemeinen mit denselben Bezugsziffern bezeichnet.
In Fig. 1 ist in Draufsicht und in Fig. 2 ist schematisch irn Querschnitt längs der Linie II - II der Fig. 1 eine Halbleiteranordnung nach der Erfindung gezeigt. Die Anordnung enthält einen Halbleiterkörper 1 aus einkristallinem Silizium mit einem Gebiet von einem ersten Leitungs-
809821/0677
PHN 8601
in diesen Fakke durch eine η-leitende Siliziumechicht 2 mit einer Dike von z.B. 1,25/um und einem spezifischen liiderstand von etwa 1 Xi..cm gebildet wird» die auf einem Tragerkörper 3 aus z.B.
hochdotiertem n-leitendem Silizium mit einem spe-
' «iflachen Widerstand von 0,01 Xi .cm erzeugt wird. Die Anordnung enthalt ,ein Halbleiterschaltungselement in Form eines Bipolartransistors mit einer Emitterzone 9t einer Basiszone 10 und einer KoI- lektorzone 2. Eine Oberflache 4 des Halbleiter körpers ist mit einer elektrisch isolierenden Schicht 5, die im vorliegenden Beispiel aus einer Schicht 5A aus Siliziurooxid und einer darauf liegen- - den Schicht 5B aus Siliziumnitrid besteht, ver sehen. In der Isolierschicht 5 befindet sich ein Fenster 7t wahrend eich auf der Isolierschicht und auf der Siliziumoberfläche 4 eine Siliziumschicht 8 erstreckt, die einen ersten Teil 8A vom ersten Leitungetyp, in diese Beispiel also vom η-Typ, und einen innerhalb des Fensters 7 daran grenzenden zweiten Teil 8B vom «weiten Leitungstyp, in diesem Beispiel also vom p-Typ, enthält.
Nach der Erfindung bildet der erste Teil 8A der Siliziumschicht innerhalb des Fen stars 7 die Elektrode und ausserhalb des Fensters auf der Isolierschicht 5 den Anschlussleiter einer
109821/087?
PHN 8601
ersten aktiven Zone (die hier die Emitterzone 9 bildet) vom ersten (n-)Leitungstyp und bildet zweite Teil 8B der Siliziumschicht 'innerhalb des Fensters 7 die Elektrode und ausserhalb des Fensters 7 auf der Isolierschicht 5 den Anschlussleiter einer zweiten aktiven Zone (die hier die Basiszone 10 bildet), vom zweiten (p-)Leitungstyp des Halbleiterschaltungselements, in diesem Falle also des Transistors (9,10,2), Die Zone 10 grenzt innerhalb des Fensters 7 an die genannte Oberfläche 2 und bildet mit dem angrenzenden Teil des Gebietes 2 einen pn-übergang 11. Die Zone 1Ö grenzt praktisch an den Rand des Fensters 7 und wird in diesem Beispiel völlig durch das Fenster definiert. In diesem Beispiel besteht die Siliziumschicht 8 innerhalb des Fensters 7 aus epitaktisch angewachsenem einkristallinem Material, dessen Grenzen innerhalb der Schicht 8 mit gestrichelten Linien angedeutet sind. Ausserhalb des Fensters 7 ist die Schicht 8 polykristallin. Unter Umständen könnte jedoch die Schicht 8 auch innerhalb des Fensters polykristallin sein, was die Herstellung vereinfacht, weil die Bedingungen beim Erzeugen der Schicht in diesem Falle weniger kritisch sind. Eine der aktiven Zone, und zwar die Emitterzone 9» wird in diesem Beispiel durch den innerhalb des Fen-
809821/0677
PHN 8601
sters 7 liegenden einkristallinen Teil des Teiles 8A der Siliziumschicht 8 gebildet, der den gleichen Leitungstyp wief die Zone 9 aufweist. Der Basis-Emitter-Ubergang fällt hier also praktisch mit der Oberfläche 4 zusammen. Dies ist aber keineswegs notwendig und die Emitterzone kann sich auch unterhalb der Oberfläche 4 in der Basiszone 10 erstrecken, wie in nachstehenden Beispielen dargestellt ist. Die Kollektorzone 2 ist mittels einer auf dem Gebiet 3 erzeugten Elektrodenschicht 12 kontaktiert.
Im hier beschriebenen Beispiel bilden die erste aktive Zone 9t die zweite aktive Zone 10 und das angrenzende η-leitende Gebiet 2 des Halbleiterkörpers zusammen die drei aktiven Zonen, und zwar die Emitter-, die Basis- und die Kollektorzone eines Bipolartransistors, Statt bipolarer Transistoren kann die Anordnung nach der Erfindung auch ganz andere Schaltungselemente enthalten, wie nachstehend beschrieben werden wird. Die zweite aktive Zone 10, die sich im obenstehenden Beispiel zwischen der ersten aktiven Zone 9 und dem Gebiet 2 befindet, kann sich z.Bt auch neben der ersten aktiven Zone befinden.
Obgleich oben die Zone 9 als Emitterzone und das Gebiet 2 als Kollektorzone angegeben
809821/0677
PHN 8601
sind, kann der Transistor selbstverständlich in umgekehrtein Sinne mit der Zone 9 als Kollektorzone und dem Gebiet 2 als,. Emitterzone verwendet werden,
was z.B. in sogenannten I L-(= Integrated Injection Logic) Schaltungen vorkommt.
Es wird klar sein, dass mit der hier beschriebenen Transistorstruktur eine wesentliche Raumeinsparung in bezug auf die üblicheren Strukturen erzielt wird, u.a. dadurch, dass nur'ein einziges Fenster benötigt wird. Wenn z.B. das Fenster 7 die mit Hilfe einer bestimmten Technik, wie z.B." der üblichen Photoresistätztechnik, erreichbaren minimalen Abmessungen aufweist, wären für einen planaren Transistor üblicher Bauart mindestens zwei dieser Fenster (Emitter- und Basiskontaktfenster) mit einem dazwischen liegenden durch die erforderliche Toleranz bestimmten Raum erforderlich. Zusammen mit dem sich rings um diese Fenster erstreckenden Teil der Basiszone würde die Basiszone des üblichen Transistors somit eine drei- bis viermal grössere Oberfläche beanspruchen.
Im beschriebenen Beispiel erstreckt sich die Siliziumschicht 8 über die ganze Oberfläche des Körpers, wobei die Schicht, ausgenommen die dotierten η-leitenden Teile 8A und p-leitenden Teile 8B
809821/0677
ί\
PHN 8601
(die eich auch auf den nicht dargestellten Teilen erstrecken können und dabei ale Zvisehenverbindung ^dienen können), aue\ nichtdotierten Teilen 8C besteht. Dieses nichtdotierte polykristalline Si- liasium weist einen derart hohen spezifischen Widerstand (z.B. etwa lOOOmal höher) auf, dass es in bezug auf die dotierten Teile praktisch elektrisch isolierend ist. Dadurch ist kein gesonderter Atzschritt zur Bildung eines Leitemmsters aus der Siliziumschicht 8 erforderlich. Erwünschtenfalls können aber die nicht als aktive Zone, Anechlussleiter, Elektrode oder Zwischenverbindung dienenden Teile 8C der Schicht 8 völlig oder teilweise weggeätzt werden, z.B. wenn das erhaltene undotierte Silizium nicht den erforderlichen hohen spezifischen Viderstand auf- « weist.
Die beschriebene Halbleiteranordnung kann nach der Erfindung auf folgende Weise her gestellt werden. Es sei bemerkt, dass selbstver ständlich viele Hunderte von Transistoren gleichseitig auf derselben SiliziUBscheibe hergestellt w*rden können, während der Transistor auch einen Teil einer integrierten Schaltung bilden kann.
Die Transistoren oder die integrierten Schaltungen, die auf denselben Silizumsubstrat hergestellt sind« werden dann nach der Herstellung
80*821/tH57T
do
ζ,B. durch Kratzen und Brechen voneinander getrennt Der Einfachheit halber wird aber an Hand der Figuren 3 bis 6 die Herstellung eines einzigen Transistors beschrieben.
Es wird (siehe Fig. 3) von einem ein*- kristallinen Siliziumkörper 1 ausgegangen, der aus einem η-leitenden TrägerkSrper 3 mit einem spezifischen Widerstand von O,01£2 .cm und einer darauf epitaktisch angewachsenen η-leitenden Siliziumschicht 2 mit einem spezifischen Widerstand von lil .cm und einer Dicke von 1,25/um ausgegangen. Dieser Körper 1 wird an der Oberfläche 4 mit einer elektrisch isolierenden Schicht versehen. Dazu kann z.B. eine thermische Oxidation während etwa 30 Minuten bei 11OO°C in feuchtem Saueratoff durchgeführt werden, wobei eine Siliziumoxidschicht 5A mit einer Dicke von etwa 0,3/um gebildet wird. Auf dieser Schicht wird in diesem Beispiel auf an sich bekannte Weise .durch Niederschlagen aus einer NH und SiH· enthaltenden Atmosphäre bei 1000°C eine Schicht 5B aus Siliziumnitrid mit einer Dicke von etwa 0,1«um erzeugt.
Mittels bekannter photolithographischer und Atztechniken wird in der zusammengesetzten Isolierschicht (5A,B) ein Fenster 7 mit Abmes-
809821/0677
PHN8601
sungen von z.B. 5/ura χ 10/inn gebildet (siehe Fig. 4). Vor der Atzung des Nitrids kann auf der Nitridschicht 5B eine dünne durch'- Photoresist definierte Oxidmaske angeordnet werden; die Atzung des Silizium- nitride kann in heisser Phosphorsäure erfolgen.
Durch Diffusion von z.B. Bor wird über das Fenster eine p-leitende Zone 10 eindiffundiert, de-. ren Ränder durch das Fenster definiert werden; die Schicht 5 maskiert gegen diese Dotierung.
' Auf der Isolierschicht 5 und auf der Siliziumoberfläche k innerhalb des Fensters 7 wird nun aus der Gasphase eine Siliziumschicht 8 niedergeschlagen (siehe Fig. 5)· Dies erfolgt z.B. aus einer SiH^-AtmoSphäre bei etwa 1020°C, wie in der vorgenanntrn US-PS 3.600.651, Spalte 2, Zeilen 37 bis 48, beschrieben ist. Dadurch wird innerhalb des Fensters 7 eine undotierte epitaktische einkristalline Schicht und auf der Isolierschicht ausserhalb des Fensters eine, un dotierte polykristalline Schicht mit einer Dicke von etwa 1 /um erhalten. Wenn die Schicht 8 auch innerhalb des Fensters polykristallin sein darf, können auch niedrigere Anwachstemperatüren ange-
o wendet werden, die z.B. etwa 9OO C betragen,
Nun wird ein erster Teil 8B der Sili
ziumschicht 8, der sich bis innerhalb des Fensters
809821/0677
7 erstreckt, durch einen ersten DotierungsVorgang, z.B. durch Implantation von Borionen in Richtung der Pfeile 20, stark p-dotiert (Elächen-widerstand etwa 200ii). Eine Photoresistmaske M1 (siehe auch die Draufsicht der Fig. 5A; MI schraffiert) maskiert gegen diese Implantation; unter der Maske M1 bleibt die Siliziumschicht 8 hochohmig. Unter Umständen, z.B. wenn aus der Siliziumschicht 8 später ein Leitermuster ausgeätzt wird, kann die Maske M2 fortgelassen werden.
Nach Entfernung der Maske MI wird ein sich innerhalb eines Teiles des Fensters 7 und auf der Isolierschicht 5 erstreckender weiterer Teil der Siliziumschicht 8 z.B. mit einer Photoresistmaske M2 maskiert (siehe Fig. 6 und die zugehörige Draufsicht in Fig. 6a). Der nichtmaskiert teilweise innerhalb des Fensters 7 und teilweise auf der Isolierschicht 5 ausserhalb des Fensters 7 liegende weitere Teil 8A der Siliziumschicht 8 wird dann durch einen zweiten Dotierungsvorgang, z.B. durch eine Implantation von Phosphorionen in Richtung der Pfeile 21, in hochdotiertes η-leitendes Silizium mit einem Flächenwiderstand von etwa 10Λχ umgewandelt. Dabei kontaktiert der früher dotierte p-leitende Teil
809821/0677
PHN 8601
8B der Siliziumschicht innerhalb des Fensters die an die Oberfläche k grenzende p-leitende Zone ■Nach der Erzeugung /ßiner Elektrodenschicht, z.B. einer Goldschicht 12, auf den Gebiet 3 ist die
Struktur nach den Figuren 1 und 2 erhalten. Auf
den polykristallinen Schichtteilen 8A und 8B können Anschlusskontakte gebildet werden, oder diese Schichtteile können mit anderswo auf der Siliziumscheibe vorhandenen Schaltungselementen verbunden werden. ErwünschtenfalIs kann die Schicht 8 noch mit einer Oxid·» oder Glasschicht 6 überzogen werden« auf der eine zweite Metallisierung 22 gebildet wird, die nötigenfalls Örtlich Über Fenster 23 In der genannten Glasschicht «it den Schichtteilen 8A und 8B verbunden ist (in Fig. 2 gestrichelt angegeben).
Figure 7 bis tt zeigen schewatisch im Querschnitt eine ander« Ausführungsfonn des Transistors nach den Figuren 1 und 2 in aufeinander» folgenden Heretellungsstufen. lter Einfachheit halber wurde dabei von «ine« einfachen n-leitenden SiliziumkSrper 2 ausgegangen} es versteht eich, dass auch in dlesam.Beispiel das Gebiet 2 . eine auf eine« Trlgerkörper angewachsene epi taktische Schicht sein kann. Als Isolierschicht wird in diesem Beispiel «ine in das Gebiet 2 ver-
809821/0677
PHN 8601
senkte Silizumoxidschicht 30 verwendet, die durch selektive Oxidation erhalten ist (siehe Fig. 11). Weiter bilden die erste, η-leitende aktive Zone 9 (die Emitterzone) und die zweite p-leitende aktive Zone 10 in diesem Beispiel miteinander einen pn-übergang (31,32), von dem ein Teil 3I sich in dem Halbleiterkörper und ein Teil 32 sich in der Siliziumschicht 8 erstreckt, wobei die Teile 31 und 32 des pn-Ubergangs an der Stelle der Oberfläche ineinander übergehen und so einen sich ununterbrochen .fortsetzenden pn-übergang bilden. Die Siliziumschicht ist wenigstens innerhalb des Fensters vorzugsweise einkristallin. Die Siliziumschicht kann auch völlig polykristallin sein, wobei aber über den Teil 32 des pn-Ubergangs störende Leckströme auftreten könnten. Die Draufsicht auf diese AusfUhrungsform kann z.B. gleich der nach Fig. 1 sein. Entsprechende Teile sind in den Figuren 1 bis 6 und in den Figuren 7 bis 1\ mit denselben Bezugsziffern bezeichnet.
Für die Herstellung dieser Anordnung wird auf der Oberfläche des Gebietes 2 eine gegen Atzung und gegen Oxidation maskierende Schicht 33, z.B. eine Siliziumnitridschicht oder eine kombinierte Oxid-Nitridschicht, auf übliche Weise erzeugt. Ein Teil der Schicht 8 mit einer Grosse
809821/0677
PHN 8601
gleich dem Fenster 7 (Eig. 8) wird mit einer Atzmaske bedeckt und der nichtmaekierte Teil des Siliziumkörpers wird ütrer eine Tiefe von etwa 1 Aim weggeätzt, wobei die Struktur nach Fig. 7 erhalten wird. Dann wird durch Erhitzung in einer oxidierenden Atmosphäre die versenkte Oxidschicht 30 mit einer Gesamtdicke von etwa 2/um erhalten, deren Oberfläche praktisch mit der Siliziumoberfläche k zusammenfällt, die von der Maskierungsschicht 33 vor Oxidation geschlitzt wird. Nach Entfernung der Schicht 33 ist die Struktur nach Fig. 8 erhalten. Für alle Details in bezug auf die Erzeugung einer versenkten Oxidschicht durch selektive Oxidation und die Atzung von Oxid- und Nitridschichten sei verwiesen auf Appels et al, "Philips Research Reports" 25(197O), S. 118 - 132} darin kann alle vom Fachmann verlangte Information gefunden werden.
Anschliessend wird auf gleiche Weise wie im vorhergehenden Beispiel eine Siliziumschicht 8 auf der Oberfläche niedergeschlagen, z.B. derart, dass der nicht auf der Isolierschicht 30 innerhalb des Fensters 7 liegende Teil der Schicht 8 einkristallin anwächst, während der auf dem Oxid 30 liegende Teil polykristallin ist. Die Siliziumschicht 8 wird dann wenigstens innerhalb des Fen-
809821/0677
PHN 8601
stcrs in der Oxidschicht 30 und auf einem Teil der Oxidschicht mit z.B. Bor dotiert, bis eine hohe ρ -Leitfähigkeit erzielt ist. In dem Querschnitt nach Fig. 9 ist die ganze Schicht 8 p- -leitend gemacht. Mit der Schicht 8 als Quelle wird bei hoher Temperatur (z.B. etwa 1050 C) Bor in das Gebiet 2 zur Bildung der p-leitenden Basiszone 10 eindiffundiert, wonach eine Photoresistmaske M2 angeordnet wird, die sich über einen Teil des Fensters 7 erstreckt (siehe Fig. 9)· Durch Implantation von Phosphorionen, wobei die Maske M2 gegen diese Implantation maskiert, wird der nichtmaskierte Teil 8A der Siliziumschicht 8 in hochdotiertes η-leitendes Silizium umgewandelt, wobei dieser Teil 8A an den maskierten ρ -leitenden Teil 8b der Siliziumschicht 8 grenzt. Bei erhöhter Temperatur wird dann (nach Entfernung der Maske M2) ein Teil der Phosphoratome aus dem Teil 8A der Siliziumschicht 8 in die p—leitende Zone 10 zur Bildung der Emitterzone 9 eindiffundiert (siehe Fig. 10)# Nach der Erzeugung einer Elektrodenschicht 12 und dem Wegätzen der undotierten Teile 8C der Schicht 8 (siehe Fig. 1) ist dann die Transistorstruktur nach Fig. 11 erhalten. Die Diffusionstemperaturen und -zeiten sowie die anderen Veränderlichen des Herstellungs-
809821 /0677
PIDi 8601
Verfahrens können von Fachmann innerhalb weiter Grenzen geändert und den gewünschten Werten der Basisdicke, Emitterdicke usw. durch in der Halbleitertechnik allgemein übliche Verfahren ange-
passt werden. Zum Erhalten eines niederohiaigen
Kontakte kann erwünschtenfalls sswischen der Elektrodenschicht 12 und dem n-leitenden Gebiet 2 eine hochdotierte n-leitende Schicht 3^, z.B. eine diffundierte Schicht, erzeugt werden (siehe Fig. 11).
Eine Weiterbildung der Halbleiteranord
nung nach der Erfindung und des Verfahrens zu deren Herstellung iwird nun an Hand der Figuren 12 bis Ik beschrieben. Dabei ist Fig. 12 eine Draufsicht auf die Anordnung und zeigt Fig. 13 schema- tisch einen Querschnitt längs der Linie XIII - XIII der Fig. 12* Diese Anordnung unterscheidet sich von der Anordnung nach Fig« 11 in wesentlichen darin, dass die aktive Zone 9 durch die Dotierung eines schmalen streifenfSmigen Teiles 8A der Silizium schicht 8 gebildet wird. Dies hat den Vorteil,
dass die Abmessungen φ*τ aktiven Zone 9 praktisch konstant sind, auch wenn der Streifen 8A in bezug auf das Fenster J eine gewisse Verschiebung aufweist, wenigstens solange sieh diese Zone mit
ihrer ganzen Breite innerhalb des Fensters befindet. Infolgedessen weist die aktive Zone 9
809821/0877
2$
die Form eines schmalen Streifens auf, die an der.; Oberfläche 4 innerhalb des Fensters 7 auf beiden Seiten von der aktiven Zone 10 begrenzt wird. Die Reproduzierbarkeit der Anordnung ist dadurch besonders gut. Fig. lh veranschaulicht die Bildung der streifenförmigen Zone durch Implantataion von z.B. Phosphor- oder Arsenionen (Pfeile 35) über eine spaltförmige Photoresistmaske (M2); die Dotierung kann erwünschtenfalls durch Diffusion stattfinden, wenn statt einer Photoresistmaske eine Maske aus z.B. Siliziumoxid oder Siliziumnitrid verwendet wird. Die übrigen Bearbeitungen können auf gleiche Weise wie bei den vorhergehenden Beispielen durchgeführt werden. Die Basis- und Emitterzonen können z.B. an den Kontaktstellen C. und C kontaktiert werden. Auch hier ist erwünschtenfalls eine doppelte Metallisierung, wie sie an Hand der Fig. 2 beschrieben ist, möglich.
Schliesslich zeigen die Figuren 15, 16 und 17 beispielsweise schematisch Querschnitte durch einige andere Ausführungsmöglichkeiten der Anordnung nach der Erfindung; daraus geht ausserdem hervor, dass sich die Erfindung nicht auf Bipolartransistoren beschränkt. Fig. 15 zeigt eine Anordnung, bei der die η-leitende Zone 9 sich in dem einkristallinen Gebiet der Siliziumschicht 8
809821/0677
PHN 8601
innerhalb des Fensters befindet, sich aber dort nicht durch die ganze Dicke der Schicht 8 hindurch erstreckt. Innerhalb des Fensters befindet sich dann die p-leitende Basiszone 1O, zwischen der n leitenden 'Zone 9 und dem n-leitenden Gebiet 2, zum Teil in der Siliziunschieht 8 und zum anderen. Teil unter der Oberfläche 4. Eine derartige Anordnung kann verhältnismässig einfach hergestellt werden, dank der Tatsache, dass Dotierungsatome erheblich schneller in polykristallines als in einkristallines Material eindiffundieren. Dadurch kann, indem z.B, zunächst nur die obere Oberflächenschicht der Siliziumschicht 8 durch Implantation mit z.B, Phosphorionen dotiert und dann eine geeignete Erhitzung durchgeführt wird, der Phosphor zu gleicher Zeit durch die ganze Dicke des polykristallinen Siliziums auf der Oxidschicht 30 und nur über einen Teil der Dicke der einkristallinen Siliziumschicht 8 innerhalb des Fensters diffundiert werden.
Fig. 16 zeigt ein Beispiel des Falles, in dem in Fig. 15 die Zone 10 sich lediglich in der Schicht 8 befindet, und Fig. 17 zeigt eine Diode, deren p-leitendes Gebiet 10 sich in dem
Körper unter der Oberfläche k erstreckt, wobei
der n_leitende Teil 8A der Siliziumschicht als Anschlussleiter und Kontaktelektrode auf dem
80982170677
PHN 8601
η-leitenden Gebiet 2 und der p-leitende Teil 8B als Anschlussleiter und Kontaktelektrode auf der Zone 10 dienen. Die Zone·. 10 erstreckt sich dabei nur über einen Teil des Fensters 7 und wird nur teilweise durch den Rand des Fensters definiert. Die Zone 10 wird unter Umständen sogar gar nicht durch den Rand des Fensters 7 definiert, wie mit der gestrichelten Linie 1OA i.n Fig. 17 angegeben ist. Die Siliziumschicht 8 kann in der Anordnung nach Fig.17 auch innerhalb des Fensters 7 polykristallin sein.
Es ist einleuchtend, dass die Erfindung nicht auf die beschriebenen Beispiele beschränkt ist. So können z.B. die Leitungstypen in den Beispielen umgekehrt und können für die unterschiedlichen Dotierungen ausser den genannten Verfahren alle anderen Dotierungsverfahren verwendet werden. So kann statt Ionenimplantation Diffusion, z.B. aus der Gasphase oder aus dotiertem Oxid oder Glas, angewendet werden, oder umgekehrt. Die genannten Dotierungsatome oder -ionen können durch andere ersetzt werden. Das Gebiet 2 kann als epitaktische Schicht auf einem beliebigen Substrat erzeugt werden. So kann z.B. in Fig. 2 das Substrat 3 statt η-leitend auch p-leitend, somit in bezug auf die Schicht 2 entgegengesetzt dotiert
809821/0677
Ü6
PHN 8601
2749607 22.6.77 U
sein« In diesem Falle soll das Gebiet 2 natürlich an der Oberfläche k anderswo auf der Scheibe über eine Öffnung irgendwo in dem Teil 8C der Schicht 8 kontaktiert werden. Auch kann das Substrat aus 2.B. Saphir bestehen, auf de« die Schicht 2 epitaktisch angewachsen ist. Veiter kann die Halbleiteranordnung statt* eines einzigen Fensters mehrere Fenster in der Isolierschicht (5,3O) enthalten. Die beschriebenen Anordnungen k8nnen alle in Ver bindung Bit anderes Halbleiterbauelementen in ei ner (gegebenenfalls atonolitischen) integrierten Schaltung verwendet werden.
Schliessiich sei noch bemerkt, dass der Ausdruck "polykristalline* Silizium" hier in wei tem Sinne but Bezeichnung nicht-einkristallinen Siliziums aufzufassen ist und also auch z.B. amorphes Silizium einsehllesst,
809821/067?
Leerseite

Claims (1)

  1. PHN 8601 22.6.77
    Patentansprüchet . ';■-*'
    1. Halbleiteranordnung «At einem Halbleiterkörper aus einkristallinem Silizium, wobei diese Anordnung mindestens ein Halbleiterschaltungselement enthält, und wobei eine Oberfläche des Halbleiterkörpers mit einer elektrisch isolierenden Schicht nit mindestens einem Fenster und einer sich auf der Isolierschicht und auf der Siliziumoberfläche innerhalb des Fensters erstreckenden Siliziumschicht versehen ist, die einen ersten Teil von einem ersten Leitungstyp und eineit wenigstens innerhalb des Fensters daran grenzenden zweiten Teil vom zweiten Leitungetyp enthält, dadurch gekennzeichnet, dass der ere%· Teil der Siliziumschicht innerhalb des Fensters die Elektrode und ausserhalb des Fensters auf der Isolierschicht den Ansohlussleiter einer ersten aktiven Zone vom ersten Leitungstyp bildet, und dass der zweite Teil der Siliziumschicht innerhalb des Fensters die Elektrode und ausserhalb des Fenster« auf der Isolierschicht den Anschlussleiter einer zweiten aktiven Zone vom zweiten Leitungstyp des Halbleiterschaltungselement s bildet·
    2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Siliziumschicht völlig aus polykristallinem Material besteht.
    ORIGINAL INSPECTED
    809821/0677
    PHN 8601 22.6.77
    3· Halbleiteranordnung nach Anspruch· 1 , dadurch gekennzeichnet, dass die Siliziumschicht innerhalb des Fensters aus epitaktisch auf der genannten Oberfläche angewachsenem einkristallinem Material und ausserhalb des Fensters aus polykristallinen Material besteht.
    k. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die zweite aktive Zone eine innerhalb des Fensters an die genannte Oberfläche grenzende Zone des Siliziumkörpers ist, die mit dem angrenzen Teil des Halbleiterkörpers einen pn-übergang bildet.
    5. Halbleiteranordnung nach Anspruch k, dadurch gekennzeichnet, dass die zweite aktive Zone praktisch an den Rand des Fensters grenzt.
    6. Halbleiteranordnung nach Anspruch 5» dadurch gekennzeichnet, dass die zweite aktive Zone völlig durch das Fenster definiert wird.
    7. Halbleiteranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die erste und die zweite aktive Zone miteinander einen pn-übergang bilden, von dem ein Teil sich in dem^ Halbleiterkörper und ein Teil sich in der Siliziumschicht erstreckt, wobei diese Teil an der genannten Oberfläche ineinander übergehen.
    8. Halbleiteranordnung nach einem der An-
    809821/0677
    PHN 8601
    2749ffÖf·77
    Sprüche 1 bis 7, dadurch gekennzeichnet, dass die zweite aktive Zone sich zwischen der ersten aktiven Zone und dem angrenzenden Teil des Halbleiterkörpers befindet.
    9· Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, dass die erste und die zweite aktive Zone mit dem unterliegenden Teil des Halbleiterkörpers die drei aktiven Zonen eines Bipolartransistors bilden.
    10. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, dass eine aktive Zone durch den innerhalb des Fensters liegenden einkristallinen Teil des Teiles der Siliziumschicht gebildet wird, der den Leitungstyp dieser aktiven Zone aufweist. - '
    11. Halbleiteranordnung nach einem der Ansprüche 1 bis 1O1 dadurch gekennzeichnet, dass die erste aktive Zone die Form eines schmalen Streifens aufweist, der an der genannten Oberfläche innerhalb des Fensters auf beiden Seiten von der ersten aktiven Zone begrenzt wird.
    12. Halbleiteranordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Isolierschicht eine durch selektive Oxidation erhaltene wenigstens teilweise in den Siliziumkörper versenkte Siliziuraoxidechlcht ist.
    809821/0677
    PHN 8601 22.6.77
    13. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass sich die Siliziumschicht über praktisch die ganze Oberfläche erstreckt und dotierte Teile vom ersten und vom zweiten Leitungstyp enthält, während der übrige Teil der Siliziumschicht einen derart hohen spezifischen Widerstand aufweist, dass er in bezug auf die dotierten Teile praktisch elektrisch isolierend ist.
    14. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dassc das Halbleiterschaltungselement nur ein einziges Fenster enthält.
    15. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass ein Siliziumkörper an der Oberfläche mit einer elektrisch isolierenden Schicht versehen wird, dass in dieser Isolierschicht mindestens ein Fenster gebildet wird, dass auf der Isolierschicht und auf der Siliziumoberfläche innerhalb des Fensters ausrder Gasphase eine Siliziumschicht niedergeschlagen wird, dass durch einen ersten Dotierungsvorgang wenigstens ein sich bis innerhalb des Fensters erstreckender Teil der Siliziumschicht den ersten Leitungstyp erhält, dass dann ein sich innerhalb eines Teiles des Fensters
    809821/0677
    PHN 8601
    2749W7
    und auf der Isolierschicht ausserhalb des Fensters erstreckender weiterer Teil der Siliziumschicht Maskiert wird, und dass danach der nichtmaskierte, teilweise innerhalb des Fensters und teilweise auf der Isolierschicht ausserhalb des Fensters liegende weitere Teil der Siliziumschicht durch einen zweiten Dotierungsvorgang in den zweiten entgegengesetzten Leitungstyp umgewandelt wird« wobei der dotierte Teil der Siliziumschicht vom ersten Leitun§rstyp innerhalb des Fensters eine an die genannte Oberfläche grenzende Zone vom ersten Leitungstyp kontaktiert. .
    16. Verfahren nach Anspruch 15» dadurch gekennzeichnet, dass die Siliziumschicht unter derartigen Bedingungen angewachsen wird, dass sie innerhalb des Fensters epitaktisch als eine einkristalline ~ Schicht anwächst.
    17. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass der erste Dotierungsvorgang während des Anwachsens der Siliziumschicht durch- ' geführt wird.
    18. Verfahren nach einem der Ansprüche 15, oder 17t dadurch gekennzeichnet, dass wenigstens der zweite Dotierungsvorgang durch Ionenimplantation erfolgt.
    19· Verfahren nach einem der Ansprüche 15
    809821/0677
    PHN 8601
    bis 18, dadurch gekennzeichnet, dass die genannte Zone vom ersten Leitungstyp vor dem zweiten Dotierungsvorgang durch Diffusion aus der Siliziumschicht gebildet wird.
    20. Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass, bevor die Siliziumschicht erzeugt wird, die genannte Zone vom ersten Leitungstyp in dem Siliziumkörper durch einen Dotierungsvorgang unter Verwendung der Isolierschicht als Maske gebildet wird.
    21. Verfahren nach einem der Ansprüche 15 bis 20, dadurch gekennzeichnet, dass, bevor der erste Dotierungsvorgang durchgeführt wird, die Siliziumschicht mit Ausnahme des genannten ersten Teiles gegen diese Dotierung maskiert wird, und dass die undotiert gebliebene Teile der Siliziumschicht mit hohem spezifischem Widerstand in der erhaltenen Anordnung vorhanden bleiben.
    809821/0677
DE2749607A 1976-11-19 1977-11-05 Halbleiteranordnung und Verfahren zu deren Herstellung Expired DE2749607C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7612883A NL7612883A (nl) 1976-11-19 1976-11-19 Halfgeleiderinrichting, en werkwijze ter ver- vaardiging daarvan.

Publications (3)

Publication Number Publication Date
DE2749607A1 true DE2749607A1 (de) 1978-05-24
DE2749607B2 DE2749607B2 (de) 1981-06-11
DE2749607C3 DE2749607C3 (de) 1982-02-11

Family

ID=19827254

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2749607A Expired DE2749607C3 (de) 1976-11-19 1977-11-05 Halbleiteranordnung und Verfahren zu deren Herstellung

Country Status (7)

Country Link
US (2) US4161745A (de)
JP (1) JPS5937867B2 (de)
CA (1) CA1093702A (de)
DE (1) DE2749607C3 (de)
FR (1) FR2371779A1 (de)
GB (1) GB1589938A (de)
NL (1) NL7612883A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3001032A1 (de) * 1979-01-15 1980-07-24 Philips Nv Halbleiteranordnung und verfahren zu deren herstellung
DE3138544A1 (de) * 1980-09-30 1982-04-15 Nippon Telegraph & Telephone Public Corp., Tokyo Elektrode
US4380708A (en) * 1978-06-29 1983-04-19 U.S. Philips Corporation I2 L With polysilicon diodes and interconnects

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL190710C (nl) * 1978-02-10 1994-07-01 Nec Corp Geintegreerde halfgeleiderketen.
JPS55134962A (en) * 1979-04-09 1980-10-21 Toshiba Corp Semiconductor device
GB2050694B (en) * 1979-05-07 1983-09-28 Nippon Telegraph & Telephone Electrode structure for a semiconductor device
US4785341A (en) * 1979-06-29 1988-11-15 International Business Machines Corporation Interconnection of opposite conductivity type semiconductor regions
DE2945854A1 (de) * 1979-11-13 1981-05-21 Deutsche Itt Industries Gmbh, 7800 Freiburg Ionenimplantationsverfahren
DE3064143D1 (en) * 1979-12-03 1983-08-18 Ibm Process for producing a vertical pnp transistor and transistor so produced
EP0040436B1 (de) * 1980-05-20 1986-04-30 Kabushiki Kaisha Toshiba Halbleiter-Bauelement
JPS5721838A (en) * 1980-07-15 1982-02-04 Toshiba Corp Semiconductor device
JPS5737870A (en) * 1980-08-20 1982-03-02 Toshiba Corp Semiconductor device
US4518981A (en) * 1981-11-12 1985-05-21 Advanced Micro Devices, Inc. Merged platinum silicide fuse and Schottky diode and method of manufacture thereof
NL8105920A (nl) * 1981-12-31 1983-07-18 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
DE3245457A1 (de) * 1982-12-08 1984-06-14 Siemens AG, 1000 Berlin und 8000 München Halbleiterelement mit kontaktloch
NL8303179A (nl) * 1983-09-15 1985-04-01 Philips Nv Halfgeleiderinrichting.
US5298786A (en) * 1990-12-06 1994-03-29 International Business Machines Corp. SOI lateral bipolar transistor with edge-strapped base contact and method of fabricating same
US6326281B1 (en) * 1998-09-23 2001-12-04 Texas Instruments Incorporated Integrated circuit isolation
US6406981B1 (en) * 2000-06-30 2002-06-18 Intel Corporation Method for the manufacture of semiconductor devices and circuits
US6743697B2 (en) 2000-06-30 2004-06-01 Intel Corporation Thin silicon circuits and method for making the same
WO2015067985A1 (en) 2013-11-07 2015-05-14 Freescale Semiconductor, Inc. Adjustable losses of bond wire arrangement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600651A (en) * 1969-12-08 1971-08-17 Fairchild Camera Instr Co Bipolar and field-effect transistor using polycrystalline epitaxial deposited silicon

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3212162A (en) * 1962-01-05 1965-10-19 Fairchild Camera Instr Co Fabricating semiconductor devices
US3825997A (en) * 1969-10-02 1974-07-30 Sony Corp Method for making semiconductor device
US3764413A (en) * 1970-11-25 1973-10-09 Nippon Electric Co Method of producing insulated gate field effect transistors
GB1342627A (en) * 1971-03-18 1974-01-03 Ferranti Ltd Semiconductor devices
CA969290A (en) * 1971-10-20 1975-06-10 Alfred C. Ipri Fabrication of semiconductor devices incorporating polycrystalline silicon
US3758830A (en) * 1972-04-10 1973-09-11 Hewlett Packard Co Transducer formed in peripherally supported thin semiconductor web
GB1399163A (en) * 1972-11-08 1975-06-25 Ferranti Ltd Methods of manufacturing semiconductor devices
US3837071A (en) * 1973-01-16 1974-09-24 Rca Corp Method of simultaneously making a sigfet and a mosfet
DE2335333B1 (de) * 1973-07-11 1975-01-16 Siemens Ag Verfahren zur Herstellung von einer Anordnung mit Feldeffekttransistoren in Komplementaer-MOS-Technik
US3902188A (en) * 1973-08-15 1975-08-26 Rca Corp High frequency transistor
JPS50137478A (de) * 1974-04-18 1975-10-31
GB1501114A (en) * 1974-04-25 1978-02-15 Rca Corp Method of making a semiconductor device
US3959025A (en) * 1974-05-01 1976-05-25 Rca Corporation Method of making an insulated gate field effect transistor
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
JPS6041458B2 (ja) * 1975-04-21 1985-09-17 ソニー株式会社 半導体装置の製造方法
JPS51128268A (en) * 1975-04-30 1976-11-09 Sony Corp Semiconductor unit
JPS52119874A (en) * 1976-04-02 1977-10-07 Hitachi Ltd Semi-conductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600651A (en) * 1969-12-08 1971-08-17 Fairchild Camera Instr Co Bipolar and field-effect transistor using polycrystalline epitaxial deposited silicon

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380708A (en) * 1978-06-29 1983-04-19 U.S. Philips Corporation I2 L With polysilicon diodes and interconnects
DE3001032A1 (de) * 1979-01-15 1980-07-24 Philips Nv Halbleiteranordnung und verfahren zu deren herstellung
DE3138544A1 (de) * 1980-09-30 1982-04-15 Nippon Telegraph & Telephone Public Corp., Tokyo Elektrode

Also Published As

Publication number Publication date
DE2749607C3 (de) 1982-02-11
DE2749607B2 (de) 1981-06-11
JPS5937867B2 (ja) 1984-09-12
JPS5364486A (en) 1978-06-08
FR2371779A1 (fr) 1978-06-16
CA1093702A (en) 1981-01-13
GB1589938A (en) 1981-05-20
US4283837A (en) 1981-08-18
FR2371779B1 (de) 1984-01-13
NL7612883A (nl) 1978-05-23
US4161745A (en) 1979-07-17

Similar Documents

Publication Publication Date Title
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2749607A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE2711562A1 (de) Halbleiteranordnung und deren herstellung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2823967C2 (de)
EP0032999A2 (de) Verfahren zum Herstellen einer bipolaren, vertikalen Transistorstruktur
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2223699A1 (de) Dielektrisch isolierte Halbleiteranordnung und Verfahren zur Herstellung
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE19744860A1 (de) Komplementäre Bipolartransistoren und Verfahren zur Herstellung derselben
DE2813673A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE3131991A1 (de) "zenerdiode und verfahren zu ihrer herstellung"
DE2617482A1 (de) Verfahren zur dielektrischen isolation integrierter halbleiteranordnungen
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE2525529A1 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu deren herstellung
EP0003330A1 (de) Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2627922A1 (de) Halbleiterbauteil
DE2600375A1 (de) Komplementaere transistorstruktur und verfahren zu deren herstellung
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee