DE2109352C2 - Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements - Google Patents

Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements

Info

Publication number
DE2109352C2
DE2109352C2 DE2109352A DE2109352A DE2109352C2 DE 2109352 C2 DE2109352 C2 DE 2109352C2 DE 2109352 A DE2109352 A DE 2109352A DE 2109352 A DE2109352 A DE 2109352A DE 2109352 C2 DE2109352 C2 DE 2109352C2
Authority
DE
Germany
Prior art keywords
zone
semiconductor
diffusion
polycrystalline
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2109352A
Other languages
English (en)
Other versions
DE2109352A1 (de
Inventor
Madhukar Bhavanidas Beacon N.Y. Vora
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2109352A1 publication Critical patent/DE2109352A1/de
Application granted granted Critical
Publication of DE2109352C2 publication Critical patent/DE2109352C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/096—Lateral transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/167—Two diffusions in one hole
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements mit definierten vertikalen Halbleiterübergängen an einer in ein Gebiet ersten Leitungstyps eingebrachten, nur eine geringe Weite aufweisenden Halbleiterzone zweiten Leitungstyps durch Doppeldiffusion.
Laterale Halbleiter-Bauelemente und insbesondere laterale Transistoren sind insbesondere dadurch gekennzeichnet, daß der vom Emitter über die Basis zum Kollektor fließende Strom nicht vertikal in die Halbleiterstruktur hineinfließt, sondern bezüglich der Oberfläche der Halbleiterstruktur eine laterale Flußrichtung aufweist.
Es sind bereits mehrere Transistoren bekannt, die laterale Strukturen aufweisen. Beispielsweise ist aus dem US-Patent 32 46 214 ein Verfahren der eingangs genannten Art bekannt, bei dem durch Anwendung einer hochdotierten Halbleiterzone ein Basiskontakt zu der durch Doppeldiffusion erzeugten Basiszone gebildet ist. Der Nachteil dieser Struktur besteht darin, daß keine definierten, gleichmäßigen lateralen Diffusionsfronten vorhanden sind.
Auch die US-Patente 32 52 063 und 32 83 223 zeigen laterale Transistoren. Diese Transistoren zeigen die den bekannten lateralen Strukturen typischen Nachteile Insbesondere ist es bei diesen Strukturen schwierig, die sehr schmale Basiszone zu kontaktieren und definierte vertikale Übergänge zu bilden.
Ein Verfahren zur Herstellung eines vertikal verlaufenden Halbleiterüberganges ist der BE-PS 7 23 824 zu entnehmen. Der Halbleiterübergang wird dabei dadurch erzielt, daß die laterale Ausdiffusion aus einem die Gestalt der zu bildenden Halbleiterzone angepaßten, dotierten, polykristallinen Bereich eines ersten Leitungstyps in das umliegende monokristalline Halbleitergebiet des entgegengesetzten zweiten Leitungstyps ausgenutzt wird. Eine Maßnahme zur Erzielung extrem schmaler, vertikaler Halbleiterzonen innerhalb eines entgegengesetzt dotierten Halbleitermaterials und eine Maßnahme zur Kontaktierung einer solchen Halbleiterzone ist nicht angegeben.
Es ist die der Erfindung zugrunde liegende Aufgabe, ein Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements der eingangs genannten Art anzugeben, das die Erzielung genau definierter, extrem schmaler, einfach kontaktierbarer vertikaler Halbleiterzonen innerhalb eines entgegengesetzt dotierten HaIbleitermaterial gewährleistet.
Die Lösung dieser Aufgabe ist im Anspruch 1 gekennzeichnet.
Vorteilhafte Ausgestallungen des erfindungsgemäßen Verfahrens sind in den Unleransprüchen niedergelegt.
Die Erfindung wird im folgenden anhand des in der Zeichnung dargestellten Halbleiterstrukturen näher beschrieben.
Es zeigen
F ι g. 1 bis 5 in aufeinanderfolgenden Verfahrensstufen einen lateralen Transistor, der nach dem erfindungsgemäßen Verfahren hergestellt ist und
F i g. 6 bis 8 weitere Ausführungsbeispiele eines nach dem erfindungsgemäßen Verfahren hergestellten lateralen Transistors.
Das Verfahren nach der Erfindung wird in Verbindung mit einen, lateralen Halbleiter-Bauelement, insbesondere mit einem lateralen Transistor, beschrieben, der gleichförmige Sperrschichten aufweist. Der nach einem solchen Verfahren hergestellte laterale Transistor weist eine sehr geringe Basisweite und ebenso eine sehr geringe Emitterweite auf. Die Vorteile der lateralen Transistorstruktur liegen bekanntlich in einer höheren Strombelastbarkeit, einer höheren
Grenzfrequenz, einem niedrigen Basiswiderstand und insbesondere auch in einem unkritischen strukturellen Aufbau.
Bei einem lateralen Transistor bilden die Seitenflächen der diffundierten Zone die aktiven Bereiche der Transistorstruktur. Die Grundflächen der Diffusionsfronten sind im wesentlichen inak-'v. Daraus ist zu erkennen, daß die Diffusionen tief sein müssen, um wirksame, aktive Seitenflächen zu erhalten. Beim erfindungsgemäßen Verfahren zur Herstellung tiner derartigen Transistorstruktur wird ein sog. polykristallines Verfahren angewandt.
Bei polykristallinen Verfahren wird im inneren Bereich der Transistorstruktur polykristallines Material verwendet, das einen bevorzugten Diffusionsweg für die Störstellen bietet. Es hat sich nämlich gezeigt, daß die Diffusionsgeschwindigkeit im Bereich von polykristallinem Halbleitermaterial, beispielsweise polykristallinem Silicium, wesentlich größer ist als im Bereich von monokristallinem Halbleitermaterial. Die Ursache für diese unterschiedliche Diffusionsgeschwindigkeit wird in erster Linie in der sog. Korngrenzen-Diffusion gesehen. Daraus ist zu ersehen, daß bei einer Diffusion von Störstellen in ein polykristallines Halbleitergebiet im Innern einer Transistorstruktur die Störstellen sehr schnell durch dieses polykristalline Material hindurchdiffundieren und dann seitlich in das eigentliche Halbleitermaterial ausdiffundieren. Polykristallines Silicium eignet sich vorzüglich zur Bildung gleichmäßiger, senkrecht verlaufender seitlicher Diffusionsfronten. Neben Silicium als Halbleitermaterial für das Substrat und Bor (P + ) und Arsen oder Phosphor (N + ) als Störstellenmaterial können selbstverständlich auch andere Materialien verwendet werden.
Zur Beschreibung des polykristallinen Verfahrens wird zunächst auf Fig. 1 verwiesen. In eine auf ein P--Substrat 1 aufgebrachte n-Epitaxieschicht 2 ist eine P+-Zone 3 eindiffundiert. Im nächsten Verfahrensschritt wird in bekannter Weise die Oberfläche der Struktur mit einer Oxydschicht versehen. Teile dieser Oxydschicht werden anschließend entfernt, so daß Inseln 4 a - d übrigbleiben, wie sie in Fig. 2a und in der in verkleinertem Maßstab gezeichneten Draufsicht der F i g. 2b zu ersehen sind. Die Dicken und Abmessungen der Schichten und der Oxyd-Inseln sind im wesentlichen -15 unkritisch.
F1 g. 3 zeigt die Struktur am Ende des nächsten Verfahrensschrittes. Dabei wird auf der Oberfläche, die Oxyd-Inseln eingeschlossen, eine N--Epitaxieschicht 6 aufgewachsen. Es hat sich gezeigt, daß beispielsweise bei einem Substrat aus Silicium bei diesem Aufwachsprozeß über den Siliciumdioxyd-Inseln 4a bis Ad polykristallines Silicium aufwächst, während auf den nicht von Siliciumoxid bedeckten Teilen der Halbieiterschicht 2 monokristallines Silicium aufwächst. Über den Oxyd-Inseln 4a bis Ad bilden sich also polykristalline Bereiche 5a bis 5d. Der restliche Teil der Epitaxieschicht 6 ist monokristallin. Die polykristallinen Bereiche 5a bis 5d bieten die bereits angedeuteten Vorteile zur Diffusion senkrecht verlaufender Diffusionsfronten, die für laterale Halbleiter-Bauelemente von Bedeutung sind.
Im nächsten Verfahrensschritt (Fig.4) wird die Epitaxieschicht 6 in bekannter Weise mit einer Diffusionsmaske 7 versehen, die Diffusionsfenster 8 und 9 aufweist. Durch diese Diffusionsfenster erfolgt eine Diffusion von P-Störstellenmaterial. Die Diffusionsfenster 7 und 8 liegen im Bereich der polykristallinen Das heißt also, daß in diesem Verfabrensschritt die im Bereich der Diffusionsfenster 8 und 9 eindiffundierenden P-Störstellen sehr schnell durch die polykristallinen Bereiche 5a und 5c hindurch- und in die monokristalline Epitaxieschicht 6 eindiffundiei en. Auf diese Weise werden P-Zonen 10-10 und 11-11 an den lateralen Flächen der polykristallinen Bereiche 5a und 5c gebildet. Die laterale Eindringtiefe der P-Zonen ist in Fig.4 mit X bezeichnet
Im nächsten Verfahrensschritt (Fig. 5) erfolgt eine Diffusion von eine N+-Leitfähigkeit erzeugenden Störstellen. Dieser Diffusionsschritt erfolgt bevorzugt unter Anwendung einer Technik, die lediglich eine relativ niedrige Temperatur erfordert. Zunächst wird erneut eine Maske 12 auf der Oberfläche der Struktur gebildet.
Diese Maske weist über den polykristallinen Bereichen 50. 5c und Sd Diffusionsfenster auf. Bei der N+ -Diffusion werden die N-Zonen 16 und 17 direkt an den Seitenflächen der polykristallinen Bereiche 5b und 5d gebildet. Diese N+ -Zonen stehen nicht in direktem Kontakt mit irgend einer P-Zone. Dies gilt nicht für den polykristallinen Bereich 5c. Hier steht die in diesem Diffusionsschritt gebildete N+ -Zone 18 in direktem Kontakt mit der im vorhergehenden Diffusionschritt gebildeten P + -Zone 11. Das bedeutet, daß an den Seitenflächen des polykristallinen Bereiches 5c zwischen den Zonen 11 und 18 ein PN-Übergang entsteht.
Die N+ -Diffusion sollte im vorliegenden Fall so durchgeführt werden, daß sich eine gute Emitterergiebigkeit ergibt. Da der genannte PN-Übergang den Basis-Emitterübergang eines Transistors bildet, wird offensichtlich, daß durch das erfindungsgemäße Verfahren eine steuerbar einstellbare geringe Basisweite erzielt werden karn. Es ist lediglich dafür zu sorgen, daß die N + -Diffusiopsfront des zweiten Diffusionsschrittes nicht überholt, da sonst der angestrebte PN-Übergang nicht auftreten würde.
An dieser Stelle seien kurz die zusätzlichen, üblichen Maßnahmen erwähnt, die erforderlich sind, um die beschriebene Transistorstruktur zu vervollständigen Beispielsweise muß der polykristalline Bereich 5a mit einem Basiskontakt versehen werden. Am polykristallinen Bereich 56 bzw. 5d wird der Kollektorkontakt angebracht. Der polykristalline Bereich 5cwird mn dem Emitterkontakt versehen. Daraus ist zu ersehen, daß der Emitter von der N + -Zone 18 gebildet wird, während dr Basis der P-Zone 11 zugeordnet ist. Der Kollektor besteht aus den N+ -Zonen 16, 17 bzw. der Epitaxie schicht 6. Die bei den zusätzlich erforderlicher Verfahrensschritten auftretende Ausdiffusion stellt so lange kein Problem dar, solange die Temperaturen im Vergleich zu den Diffusionstemperaturen niedrie gehalten werden. Nach der Bildung von nicht dargestellter, sich bis in das P-Substrat 1 erstreckender P+ -Isolationszonen zu beiden Seiten der Struktur ist der nach dem erfindungsgemäßen polykristallinen Verfah ren hergestellte laterale Transistor fertiggestellt. Du-, erfindungsgemäße Verfahren gewährleistet, daß dp? laterale Diffusion völlig gleichmäßig erfolgt. Demzuks! ge ist die Basisweite gleichmäßig, auch wenn die Grenzfläche Ewischen polykristallinen! und monoknstallinem Halbleitermaterial bis zu einem bestimmten Grade ungleichmäßig ist. Das Problem der Basiskonu.k tierung ist dadurch gelöst, daß die vergrabene Kontaktierungszone 3 vorgesehen wird. Der Basiskon takt ist mit der Kontaktierungszone 3 über die diffundierte Verbindungszone 10 verbunden.
Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens liefert eine Struktur gemäß Fig. 6, deren wesentliches Kennzeichen eine wannenförmige Isolationszone ist. Grundsätzlich wird wieder das bereits beschriebene polykristalline Verfahren angewendet. Die Isolation ist Teil der Basiszone, im betrachteten Beispiel eine P-Basiszone, und steüt gleichzeitig die Verbindungszone zum eigentlicher, extrem schmalen, aktiven Basiszonenbereich her.
F i g. 6 zeigt demnach einen N PN-Transislor, bei dem eine zentrale N-Zone von einer wannenförmigen Isolationszone umgeben ist. Eine Ansicht der Struktur gemäß F i g. 6 von oben würde zeigen, daß Basis und Kollektor ebenso wie die wannenförmige Isolationszone als kreisringförmige Zonen erscheinen.
Im folgenden werden die einzelnen Teile des NPN-Transistors in Verbindung mit den zugehörigen Verfahrensschritten zur Herstellung beschrieben. Die Anforderungen an die Eigenschaften der einzelnen Zonen und Schichten können durchaus denen bekannter NPN-Transistoren entsprechen. Lediglich der zu bildende laterale PN-Übergang muß in der erfindungsgemäßen Weise verwirklicht sein.
Ausgangspunkt ist ein N--Substrat 37, das beispielsweise aus Silicium bestehen kann. In diesem Substrat wird eine P+-Zone 36 gebildet. Ein Teilbereich der P+-Zone 36 wird mit einem, im betrachteten Beispiel aus Siliciumdioxyd bestehenden Schicht bedeckt. Beim betrachteten Ausführungsbeispiel handelt es sich dabei um eine kreisförmige Insel 40 aus Siliciumdioxyd. In bekannter Weise wird auf der gesamten Oberfläche des Substrats, einschließlich der Insel 40, eine N --Epitaxieschicht aufgewachsen. Bei diesem Aufwachsprozeß bildet sich über dem gesamten Substrat, einschließlich der P+ -Zone, eine monokristalline Schicht 38. Lediglich über der kreisförmigen Siliciumdioxyd-Inse! 40 wächst ein polykristalliner Bereich 34 auf. Unter Verwendung einer Maske 43 aus Siliciumdioxyd werden die erforderlichen Diffusionen vorgenommen.
In einem ersten Diffusionsprozeß wird die kreisringförmige P+ -Zone 42 hergestellt. Die Störstellenkonzentration ist dabei in bekannter Weise so gewählt, daß über diese Zone die Kontaktierung der Basiszone erfolgen kann.
Der nächste Diffusionsprozeß wird unabhängig von dem Diffusionsprozeß zur Bildung der P+ -Zone 42 durchgeführt. Wie sich aus der folgenden Erläuterung ergibt, könnten die Diffusionen der P+ -Zonen auch gleichzeitig durchgeführt werden. Im betrachteten Ausführungsbeispiel werden bei dem zweiten, getrennten Diffusionsprozeß P+-Störstellen in den polykristallinen Bereich 34 eindiffundiert. Die P+-Störstellen durchdringen den polykristallinen Bereich 34 und diffundieren von dort lateral durch die Seitenflächen. Dabei bildet sich in der monokristallinen Epitaxieschicht 38 eine P+-Zone 35. Diese P+-Zone 35 bildet im betrachteten Ausführungsbeispiel einen Zylinder, der den polykristallinen Bereich 34 umgibt- Beim nächsten Diffusionsschritt wird eine N+ -Zone 41 gebildet, die ebenfalls wieder einen zylindrischen Ring bildet Dieser liegt zwischen den zylindrischen Ringen der P+-Zone 42 und der lateral ausdiffundierten P+-Zone 35. Die Zone 41 stellt im betrachteten Beispiel den Kollektor des Transistors dar.
Im letzten erforderlichen Diffusionsschritt werden in den polykristallinen Bereich 34 N+-Störstellen eindiffundiert Bei diesem letzten Diffusionsschritt erfolgt in der bereits beschriebenen Weise eine Diffusion aus dem polykristallinen Bereich 34 in die Zone 35, so daß dort ein PN-Übergang zwischen den Zonen 35 und 39 gebildet wird. Auch der polykristalline Bereich 34 weist nunmehr eine N + -Dotierung auf. Die Zone 35 bildet die Basis und die Zone 39 den Emitter des Transistors.
Schließlich erfolgt die Kontaktierung des Emitters und der Basis des NPN-Transistors. Der Struktur gemäß Fi g. 6 ist zu entnehmen, daß die Zonen 35 und 39 auch geringfügig in die P+-Zone 36 eindiffundieren, was durch die Zonen 35a und 39a angedeutet ist. Im Bereich der Insel 40 aus Siliciumdioxyd wird diese Diffusion verhindert.
Im folgenden wird die Bedeutung der wannenförmigen Isolation erläutert. Wie bereits erwähnt, besteht der wesentlichste Vorteil der wannenförmigen Isolation darin, daß die Basisverbindungszone 42 gleichzeitig die Isolation übernehmen kann. Die !solationswar.ne besteht in diesem Beispiel aus der ringförmigen Basisverbindungszone 42 und der P+ -Zone 36. Daraus ist zu ersehen, daß über die Zone 42 und die Zone 36 der Kontakt zur P+-Zone 35. nämlich der Basis, hergestellt werden kann. In diesem Punkt unterscheidet sich die Struktur gemäß F i g. 6 von einem, üblichen vertikalen Transistor, bei dem der Kollektor Teil der Isolation ist und die Basis in der Kollektorzone angeordnet ist. Der vorstehenden Beschreibung ist zu entnehmen, daß maximal fünf Diffusionsschritte erforderlich sind, daß aber diese Anzahl durch Zusammenlegen einzelne! Diffusionsschritte verringert werden kann.
Bei der beschriebenen NPN-Transistorstruktur bildet die Zone 41 den Kollektor, die Zone 34, 39 den Emitter und die aktive Basiszone wird von der Zone 35 repräsentiert. Die Kontaktierung in der Basis erfolgt über die vergrabene Basiskontaktzone 36 und die Basisverbindungszone 42. Die Kontaktierung der aktiven Transistorzonen kann in üblicher Weise, beispielsweise über ohmsche Kontakte erfolgen.
F i g. 7 zeigt einen NPN-Transistor mit einer wannenförmigen Isolation ähnlich der in Fig. 6 gezeigten Struktur. Auch die Herstellungsverfahren der beiden Transistoren entsprechen sich im wesentlichen, wenn man davon absieht, daß die gewählten Leitungstypen entgegengesetzt sind.
In ein P--Substrat 53 ist eine N+ -Zone 52 eindiffundiert Die monokristalline Epitaxieschicht trägt in diesem Fall das Bezugszeichen 54. Über der aus Siliciumdioxyd bestehenden Insel 52A ist der polykristalline Bereich 50 aufgewachsen. Die ringförmige N+-Zone 55 bildet die Basis. Der Kollektor besteht aus
so der ringförmigen P+-Zone 54Λ bzw. der Epitaxieschicht 54. Der Emitter-Basisübergang an den aus dem polykristallinen Bereich 50 lateral ausdiffundierten Zonen und die ringförmige N+ -Basisverbindungszone 55 vervollständigen die Transistorstruktur. Die Isolationswanne wird demnach aus den N+-Zonen 55 und 52 gebildet über die gleichzeitig die Kontaktierung der aktiven Basiszone erfolgt Materialien und Verfahrensparameter können auch hier in üblicher Weise gewählt werden. Die angenommene kreisringförmige Struktur ist nicht dringend vorgeschrieben und kann auch andere Gestalt haben. Beispielsweise können die einzelnen Zonen zylindrische, kreisringförmige oder vieleckige Gestalt aufweisen. In F i g. 8 ist eine typische Silicium-Halbleiterstruktur dargestellt, die nach der polykristallinen Methode hergestellt ist Als Vorteile der polykristallinen Methode ergeben sich:
1. Eine genaue Kontrolle der Dicke der Epitaxie-
schicht ist nicht erforderlich. Da die Diffusionsgeschwindigkeit in polykristallinem Material sehr groß ist, ist die laterale Eindringtiefe des PN-Überganges relativ unabhängig von der Dicke der Epitaxieschicht in vertikaler Richtung;
da die N + -Emitterzone nahezu vollständig durch eine isolierende Insel von der vergrabenen P+-Zone getrennt ist, erhält man die Eigenschaften einer kleinen Emitter-Basiskapazität und einer hohen Emitterwirksamkeit, da in den parasitären Emitter-Basisübergängen kein Ladungsübergang erfolgt.
10 Aus dem N--Substrat 57 der Fig. 8 ist eine Epitaxieschicht 58 mit einem N--monokristallinen Teil
59 und polykristallinen Bereichen 60 aufgewachsen. Laterale P-Diffusionen sind mit dem Bezugszeichen 61 und laterale N-Diffusionen sind mit dem Bezugszeichen 62 versehen. Zur Bildung der polykristallinen Bereiche
60 sind auch hier entsprechende Inseln 64 aus Siliciumdioxyd vorgesehen. Die der Fig.2b ähnliche Struktur weist links von einer ringförmigem Kolleklorzone C einen Basiszonenanschluß B auf und die Kollektorzone umgibt eine Emitterzone E
Hierzu 2 Blatt Zeichnungen
J30 214/43

Claims (4)

1 Patentansprüche:
1. Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements mit definierten vertikalen Halbleiterübergängen an einer in ein Gebiet ersten Leitungstyps eingebrachten, nur eine geringe Weite aufweisenden Halbleiterzone zweiten Leitungstyps, durch Doppeldiffusion dadurch gekennzeichnet,
daß in eine Halbleiterschicht (2,37,53,57) des ersten Leitungstyps eine hochdotierte vergrabene Zone (3, 36, 52, 63) des zweiten Leitungstyps eingebracht wird,
daß auf die Oberfläche dieser vergrabenen Zone eine dem Querschnitt eines zu bildenden, der Gestalt der einzubringenden Halbleiterzone (11, 35, 51, 61) entsprechenden polykristallinen Bereiches (5c, 34, 50, 60) angepaßte Insel (4c, 40. 52Λ 64) geeigneten isolierenden Materials aufgebracht wird, so daß bei einem anschließend durchgeführten Epitaxieprozeß über dieser Insel der polykristalline Bereich (5c, 34,
50, 60) und über dem restlichen Teil der Oberfläche eine monokristalline Epitaxieschicht (6, 38, 54, 59) aufwächst,
daß unter Benutzung des polykristallinen Bereiches (5c, 34, 50, 60) als Diffusionskanal in einem ersten Diffusionsschritt Störstellen des zweiten Leitungstyps und in einem zweiten Diffusionsschntt Störstellen des ersten Leitungstyps lateral aus dem polykristallinen Bereich in die umliegende monokristalline Epitaxieschicht (6, 38, 54, 59) eindiffundiert werden, wobei die Halbleiterzone (11, 35, 51, 61) dadurch entsteht, daß die Diffusionsfront des zweiten Diffusionsschrittes die Diffusionsfront des ersten Diffusionsschrittes nicht ganz erreicht,
daß die Halbleiterzone (11,35,51, 61) vertikal bis in die hochdotierte, vergrabene Zone (3,36,52,63) des gleichen Leitungstyps eindiffundiert wird und
daß die vergrabene Zone (3,3S, 52, 63) zum Zwecke der Kontaktierung der Halbleiterzone (11,35,51,61) über eine Verbindungszone (10, 42, 55, 61) entsprechenden Leitungstyps an die Oberfläche der Epitaxieschicht (6, 38, 54, 59) geführt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mehrere der Halbleiterzonen (11, 35,
51, 61) über die vergrabene Zone (3, 36, 52, 63) verbunden werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die gebildete Halbleiterzone (11, 35, 51, 61) als Basiszone eines lateralen Transistors verwendet wird und von einer Kollektorzone umgeben ist und daß die mit der Basiszone verbundene, als Basiskontaktierungszone dienende vergrabene Zone (3, 36, 52, 63) außerhalb der Kollektorzone über eine entsprechende Verbindungszone (10, 42, 55, 61) an die Oberfläche der Epitaxieschicht (6, 38, 54, 59) geführt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Verbindungs.zone (42, 55) und Basiskontaktierungszone (36, 52) gleichzeitig als die Transistorstruktur umgebende lüolationszonen verwendet werden.
DE2109352A 1970-03-03 1971-02-27 Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements Expired DE2109352C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US1610370A 1970-03-03 1970-03-03

Publications (2)

Publication Number Publication Date
DE2109352A1 DE2109352A1 (de) 1971-09-16
DE2109352C2 true DE2109352C2 (de) 1982-04-08

Family

ID=21775401

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2109352A Expired DE2109352C2 (de) 1970-03-03 1971-02-27 Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements

Country Status (8)

Country Link
US (1) US3703420A (de)
JP (1) JPS50543B1 (de)
BE (1) BE763737A (de)
CA (1) CA934072A (de)
DE (1) DE2109352C2 (de)
FR (1) FR2100615B1 (de)
GB (1) GB1326286A (de)
NL (1) NL7102787A (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL166156C (nl) * 1971-05-22 1981-06-15 Philips Nv Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan.
US3873989A (en) * 1973-05-07 1975-03-25 Fairchild Camera Instr Co Double-diffused, lateral transistor structure
US3911559A (en) * 1973-12-10 1975-10-14 Texas Instruments Inc Method of dielectric isolation to provide backside collector contact and scribing yield
DE2429957B2 (de) * 1974-06-21 1980-08-28 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer dotierten Zone eines bestimmten Leitungstyps in einem Halbleiterkörper
US3961353A (en) * 1974-10-21 1976-06-01 International Business Machines Corporation High power semiconductor device
JPS5581293U (de) * 1978-11-30 1980-06-04
JPH06101470B2 (ja) * 1984-02-03 1994-12-12 アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド スロット内に形成されたバイポーラトランジスタからなる能動要素を有する集積回路装置
JPS6174369A (ja) * 1984-09-20 1986-04-16 Sony Corp 半導体装置
US4910575A (en) * 1986-06-16 1990-03-20 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit and its manufacturing method
US5198376A (en) * 1992-07-07 1993-03-30 International Business Machines Corporation Method of forming high performance lateral PNP transistor with buried base contact
KR0171128B1 (ko) * 1995-04-21 1999-02-01 김우중 수직형 바이폴라 트랜지스터
US6399465B1 (en) * 2000-02-24 2002-06-04 United Microelectronics Corp. Method for forming a triple well structure
US20080187751A1 (en) * 2007-02-02 2008-08-07 Ward Bennett C Porous Reservoirs Formed From Side-By-Side Bicomponent Fibers
US9023729B2 (en) * 2011-12-23 2015-05-05 Athenaeum, Llc Epitaxy level packaging

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34A (en) * 1836-09-29 Improvement in vertical cylindrical steam-boilers
DE51C (de) * 1877-07-28 E. SCHMITZ und W. G. STANSON in New-York Verfahren zum Buchbinden
US3246214A (en) * 1963-04-22 1966-04-12 Siliconix Inc Horizontally aligned junction transistor structure
GB1050417A (de) * 1963-07-09
US3283223A (en) * 1963-12-27 1966-11-01 Ibm Transistor and method of fabrication to minimize surface recombination effects
NL163372C (nl) * 1967-11-14 1980-08-15 Sony Corp Halfgeleiderinrichting, omvattende een monokristallijn halfgeleiderlichaam met een door aangroeien vanuit de dampfase verkregen halfgeleidende laag, die een gebied van monokristallijn materiaal en een gebied van polykristallijn materiaal omvat.
US3648128A (en) * 1968-05-25 1972-03-07 Sony Corp An integrated complementary transistor circuit chip with polycrystalline contact to buried collector regions

Also Published As

Publication number Publication date
GB1326286A (en) 1973-08-08
US3703420A (en) 1972-11-21
BE763737A (fr) 1971-08-02
FR2100615B1 (de) 1976-06-11
CA934072A (en) 1973-09-18
DE2109352A1 (de) 1971-09-16
JPS50543B1 (de) 1975-01-09
FR2100615A1 (de) 1972-03-24
NL7102787A (de) 1971-09-07

Similar Documents

Publication Publication Date Title
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1295093B (de) Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps
DE2223699A1 (de) Dielektrisch isolierte Halbleiteranordnung und Verfahren zur Herstellung
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE3686310T2 (de) Dielektrisch isoliertes integriertes halbleiterbauelement und herstellungsverfahren.
DE2055162A1 (de) Verfahren zur Isolationsbereichbil dung im Halbleitersubstrat einer monohthi sehen Halbleitervorrichtung
DE2749607A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE68922231T2 (de) Bipolartransistor und Verfahren für seine Herstellung.
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2364752A1 (de) Halbleitervorrichtung
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2364753A1 (de) Halbleitervorrichtung
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen

Legal Events

Date Code Title Description
8126 Change of the secondary classification

Ipc: H01L 21/225

D2 Grant after examination
8339 Ceased/non-payment of the annual fee