DE1514656A1 - Verfahren zum Herstellen von Halbleiterkoerpern - Google Patents

Verfahren zum Herstellen von Halbleiterkoerpern

Info

Publication number
DE1514656A1
DE1514656A1 DE19651514656 DE1514656A DE1514656A1 DE 1514656 A1 DE1514656 A1 DE 1514656A1 DE 19651514656 DE19651514656 DE 19651514656 DE 1514656 A DE1514656 A DE 1514656A DE 1514656 A1 DE1514656 A1 DE 1514656A1
Authority
DE
Germany
Prior art keywords
layer
impurity
zone
collector
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19651514656
Other languages
English (en)
Inventor
Kinji Wakamiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE1514656A1 publication Critical patent/DE1514656A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • H01L29/66295Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • H01L29/66303Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor with multi-emitter, e.g. interdigitated, multi-cellular or distributed emitter
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterkörpern, insbesondere für hohe Spannungen und hohe Schaltgeschwindigkeiten.
Die bekannten Transistoren können nicht mit hohen Spannungen betrieben werden, da sie geringe Durchbruchsspannungen haben, die auf einem Kurzschluß zwischen Kollektor und Emitter beruhen, was üblicherweise als "Durchgriffsphänomen" bezeichnet wird. Diese ■Erscheinung tritt häufig infolge eines Kontaktes der verarmten Zone des Kollektors mit der des Emitters auf, wenn die Spannung in entgegengesetzter Flußrichtung angelegt wird. Gemäß der Erfindung kann ein Transistor mit hoher Schaltgeschwindigkeit her-
SÖ9816/0472
15H656
gestellt wBrden, der eine hohe Durchbruchsspannung, jedoch einen niedrigen Basiswiderstand und Kollektor-Sättigungswiderstand hat.
Die Erfindung befaßt sich also mit Transistoren für hohe Spannungen und hohe Schaltgeschwindigkeiten. Außerdem richtet sich die Erfindung auf Transistoren, die einen niedrigen Basis- und Kollektor-Sättigungswiderstand haben.
Die Erfindung betrifft ferner Transietoren, deren Basis an der Oberfläche eine Schicht mit hoher Verunreinigungskonzentration hat, in der ein Emitter ausgebildet ist, und ein Kollektor, dessen Oberfläche einen niedrigen Widerstand hat.
Beispielsweise Ausführungsformen der Erfindung werden im folgenden anhand der beiliegenden Zeichnung beschrieben, in der
Pig. 1A-16 schematisch das Herstellungsverfahren eines Transistors zeigen, während
Fig. 2 in einer graphischen Darstellung die Verteilung der Verunreinigungskonzentration eines npn-Translstore darstellt, der nach dem Verfahren der Pig. 1A bis 1G hergestellt wurde.
Pig. 3 und 4 zeigen in starker Vergrößerung Schnitte durch einen Transistor, und
Pig. 5A-5G stellen schematisch aufeinanderfolgende Stufen der Herstellung eines Transistors dar, wobei sich diese Herstellung auf ein anderes Ausführungsbeispiel der Erfindung bezieht.
90 9-81 6/04
Anhand der Fig. 1A-1G wird die Erfindung am Beispiel der Herstellung eines npn-Mesa-Transistora beschrieben.
Die Scheibe 1 der Pig. 1A ist eine p-leitende Scheibe, z.B. eine Silicium&cheibe 1, die etwa 400 Mikron dick ist. In ihre gesamte Außenfläche wurde durch Feststoffdiffusion eine Donatorverunreinigung, z.B. Phosphor, eingeführt. Dadurch erhält man eine η-Zone in einer Dicke von 2 bis etwa 100 bis 150 Mikron, wobei diese n-Zone 2 eine p-Zone 3 umgibt, die als Basis für den Transistor dient, wie dies in Pig. 1B gezeigt ist.
Anschließend wird die Scheibe 1 längs der Linie X-X geschnitten, wobei die obere Hälfte der n-Zone 2 und der p-Zone entfernt werden, so daß man schließlich eine Scheibe 1* erhält, die aus der p-Zone 3 und der n-Zone 2 als Kollektorschicht besteht, wobei die Übergangszone zwischen den beiden Zonen 2 und 3 in Pig. 1c mit Jc bezeichnet ist. Bei dem dargestellten Beispiel sind die Dicke der Scheibe 1f und der p-Zone 3 so bemessen, daß sie etwa 120 - 200 Mikron, bzw. etwa 20 - 50 Mikron betragen. Die Scheibe kann mechanisch gespalten, poliert oder chemisch geätzt werden.
Die Oberfläche der p-Zone 3 oder die Oberfläche W der Scheibe 1f werden einer Diffusionsbehandlung unterworfen, wobei sich eine Oberflächenschicht 3* mit starker Verunreinigungskonzen-
sich änderndem
trat ion oder mit aögeecbaööBni Widerstand bildet, die als Basis für den Transistor dient, wie in Pig. 1D gezeigt. Die Diffusion wird so durchgeführt, daß die Oberfläche la1 der Scheibe 1* mit dem
909816/0472
ORIGINAL INSPECTED
Dampf einer Akzeptorverunreinigung, z.B. Bor, in Berührung gebracht wird. Die Dicke der Zone 31 mit der hohen Verunreinigung
3 wird zu etwa 1/2 bis 2/3 derjenigen der Zone/bemessen, so daß die Schicht 31 mit hoher Verunreinigung die Übergangszone Jc nicht erreicht.
Nach der Ausbildung der Schicht 31 mit hoher Verunreinigung werden XÄ-Zonen 5, die später als Emitter dienen, an vorbestimmten Flächenabschnitten der Schicht 3* mit hoher Verunreinigung der p-Zone ausgebildet und dabei bilden sich Emitter-Übergangs-zonen Je. Um die Zonen 5 zu bilden, wird eine oxydierte Schicht 6 aus SiIiciumdioxyd (SiO2) oder dgl. auf der Oberfläche 1ä· der Scheibe durch thermische Oxydation, thermische Zersetzung oder durch Aufdampfen abgeschieden, wie dies in Fig. 1E gezeigt ist und manche
Teile der so abgeschiedenen Schicht 6, die über solchen Flächen liegen, in denen Emitter ausgebildet werden sollen, werden durch übliche Photomask!erungs- und Ä'tzungsverfahren entfernt. Anschließend wird Phosphor in Form von Phoephorpentoxyd (P2Oc) ο,AgL. von der freien Oberfläche 1V der Scheibe 1* durch Fenster 7 in die Scheibe 1* diffundiert, wobei diese Fenster durch selektive Entfernung der oxydierten Schicht 6 gebildet werden. Auf diese Weise werden die n-Zonen 5 mit einer Dicke hergestellt, die geringer ist ' als die Dicke 1* der Schicht 3* mit der hohen Verunreinigungskonzentration, wie dies deutliQh aus der Fig. 1F hervorgeht. Weiterhin wird eine leitende Schicht 8, die als Kollektprelektrode dient, auf der der Oberfläche 1a1 gegenüberliegenden Oberfläche 1.b* der
909816/0472
ORIGINAL INSPECTED
-s -. ■ 15H656
Scheite 1*, d.h. auf der Kollektorzone 2 ausgebildet. Diejenigen Gebiete der oxydierten Schicht 6, die über der Baeiesohicht 3 oder der Schicht 3* mit der hohen Verunreinigungskonzentration liegen, und die Emitterschiohten 5 werden selektiv entfernt und dann werden die leitenden Schichten 9 und 10 auf die freigelegten Flächen der Basisschicht 31 und der Emitterschichten 5 abgeschieden, so daß man die Basis- und Emitterelektroden erhält. Die Oberfläche 1af der Scheibe 1« wird dann einer Mesa-Atzung unterworfen, wobei sich Kanäle 11 bilden, die tiefer sind als die Übergangszone Jc, wodurch eine elektrisch isolierte Insel entsteht, die üblicherweise als ein "Mesa" bezeichnet wird. Der so gebildete Körper wird dann längs der strichpunktierten Linie Y-Y in den Kanälen 11 in Einzelelemente zerschnitten, wodurch man npn-Mesa-Transistören T erhält, wie dies in Pig. 1G gezeigt ist.
In Fig. 2 werden die Charakteristiken eines so hergestellten Tranästors T ksxckxiskcxx gezeigt.
Die ausgezogene Kurve 13 ist eine Verteilungskurve der Verunreinigungskonzentration des !Transistors T, der gemäß der Erfindung hergestellt wurde, wobei längs der Abszisse der Abstand eines Punktes in der Scheibe 1* von der Oberfläche 1a1 und längs der Ordinate die Verunreinigungskonzentration abgetragen sind.
Die gestrichelte Linie H zeigt die Anfangsverteilung der p-Verunreinigungskonzentration der Scheibe 1· oder die Verunreinigungskonzentration der Scheibe 1f, wenn keine Kollektorschicht 2
809-816/0472
T5H656
und keine Schicht 3' mit hoher Verunreinigung vorgesehen Bind. Die gestrichelte Linie 15 zeigt die n-Verunreinigungskonzentration, die man erhält, wenn man die Verunreinigung zur Bildung des Kollektors nach dem in Fig. 1B gezeigten Verfahren eindiffundieren läßt. Die gestrichelte Linie 16 zeigt den Konzentrationsgrad der Verunreinigungsdiffusion zur Ausbildung der Schicht 31 mit hoher Verunreinigungskonzentration in der Basiszone nach dem Verfahren der Fig. 1D. Die gestrichelte Linie 17 zeigt den Konzentrations-" grad der Verunreinigungsdiffusion zur Bildung des Emitters bei dem Verfahren der Pig. 1F. Die Verteilungskurve 13 der Verunreinigungskonzentration im Transistor T setzt sich aus den Kurven 14, 15» 16, und 17 zusammen.
Aus der Kurve 13 ersieht man, daß der gemäß der Erfindung hergestellte Transistor T einen geringen Widerstand aufweist, da der Kollektor in der Kollektorübergangszone Jc eine hohe Konzentration hat und sein Konzentrationsgrad, d.h. der Gradient seiner Konzentration wegen der tiefen Diffusion im Kollektor sehr klein ist. Wenn daher in entgegengesetzter Flußriohtung eine Spannung an die Übergangszone Jc angelegt wird, dann wird an der Übergangsfläche de» Gebiet der Verarmung dicker, so daß die Feldstärke an der Übergangszone Jc verringert und die Durchbruchsspannung in dieser Übergangszone Jc erhöht werden kann. In diesem Fall erstreckt sich das Gebiet der Verarmung anfänglich in !Richtung auf die Basis, jedoch wird eine solche Ausdehnung des verarmten Gebietes bei einer bestimmten Spannung durch die Schicht 31 mit hoher Verunreinigungs-
09-816/04
15U656
konzentration verhindert, wobei sich diese Schicht durch doppelte Diffusion gebildet hat, nämlich durch den Teil der Schicht 3, die eine hohe Konzentration hat und in Mg. 2 mit 13a bezeichnet ist, was zur Folge hat, daß sich das Gebiet der Verarmung in Kichtung auf den Kollektor ausbreiten muß.
Da die Diffusion der Kollektorzone tief in den gemäß der Erfindung ausgebildeten Transistor reicht, so kann kaum eine Unregelmäßigkeit der Übergangsζone auftreten, die auf eine ungleichmäßige Verteilung der Verunreinigung an der Oberfläche 1b der Scheibe 1 zurückzuführen ist. Transistoren gemäß der Erfindung können daher für einen Betrieb an hoher Spannung hergestellt werden, wobei man die oben erwähnten Vorteile erhält.
Der Teil mit dem hohen Konzentrationsgradienten in der Basis, unmittelbar unter dsm Emitter, oder derjenige Teil, der mit 13a in der Kurve 13 bezeichnet ist, verhindert, daß sich das Gebiet der Verarmung ausdehnt, was oben bereits erläutert wurde. Durch den hohen Konzentrationsgradienten wird das sogenannte "Durchgriffsphänomen" oder ein Kurzschluß zwischen Kollektor und Emitter verhindert, der auf einem Kontakt zwischen dem verarmten Gebiet des ereteren mit dem des letzteren zurückzuführen ist. Gleichzeitig wird ein elektrisches BeBchleunigungsfeld für einen Minoritätsträger erzeugt, der in die Basis injiziert wird, wodurch das Frequenzverhalten und insbesondere die Schalteigenschaften verbeseert werden. Da die Basiselektrode außerdem auf der Schicht 31 mit der hohen Verunreinigungskonzentration, die einen geringen
909816/04 72
15U656
Widerstand aufweist, ausgebildet ist, kann der Basiswiderstand vermindert werden.
Die Kollektorschicht 2 hat an dem die Übergangsζone Jc bildenden Teil eine geringe Verunreinigungskonzentration, jedoch eine hohe Konzentration und einen niedrigen Widerstand an' demjenigen Teil, der darauf die Elektrode 8 bildet, so daß der spezifische Widerstand der KoIlektorsohient 3 niedrig ist und der Kollektor auch einen geringen Sättigungewiderstand hat.
Nach dem Verfahren der Erfindung wird die Soheibe 1 längs der strichpunktierten Linie X-I geschnitten, wie dies in Fig. 1B dargestellt ist, und die BaBisschicht 3 hat dann eine freie Oberfläche 1a1, wie aus Fig. 1C ersichtlich ist. In diesem Fall kann die Dicke der Schicht 3 beliebig gewählt werden. Die Schicht 3 kann infolgedessen auch sehr dünn gemacht werden, so daß das Verhalten bei hoher Frequenz verbessert wird.
Bei dem oben beschriebenen Ausführungsbeispiel wurde die Mesa-Ätzung nach der Diffusion der Schicht 3' mit der hohen Konzentration über das gesamte Gebiet der Basisschicht 3 durchgeführt und der so erhaltene Halbleiterkörper wurde dann in einzelne Transistoren aufgeteilt. Die Schicht 31 liegt dann frei in den Kanälen 11. Andererseits muß der spezifische Wideretand der p-Soheibe, die als Basis dient, manchmal wegen der für den Transistor T •rforderlichen Durchbruchsspannung erhöht werden. Da die Oberfläche. der Siliciumscheibe 1 eine Tendenz, eine η-Zone zu bilden, aufweist, so wird die p-Soheibe 1 zur p-Zone mit niedriger Konzentration
909-816/0472
I O I *♦ D O D
oder man erhält den sogenannten i-Typ, d.h. weder eine p- noch eine η-Zone, oder in manchen Fällen wird sie zur η-Zone. Wenn die Schicht 5f mit der hohen Verunreinigungskonzentration über das gesamte Gebiet der Basisschicht 3 diffundiert wird, wie dies in dem obigen Ausführungsbeispiel der Fall ist, dann wird die Breite d des freien Teils der einen hohen Widerstand aufweisenden
der
p-Basisschicht 311AIt verhältnismäßig geringer Verunreinigungen
ausgestatteten Schicht 3 ^
konzentration/nach der Mesa-Atzung nur etwa 10-20 Mikron dick.
Wenn eine Spannung in entgegengesetzter Flußrichtung zwischen Basis und Kollektor angelegt wird, dann erreicht das verarmte Gebiet der freien Oberfläche die p-Schicht 3* mit hoher Verunreinigungskonzentration leichter als die innere Schicht, die in Fig. 3 mit ausgezogenen Linien 18 dargestellt ist. In diesem Fall wird die Durchbruchsspannung des Transistors unvermeidbar auf diejenige der freien Oberfläche vermindert, die geringer ist als die der inneren Übergangszone. Außerdem kann ein Durchbruch an der freien Oberfläche auftreten.
Um dies zu vermeiden, wird eine Schicht 3f mit einer hohen Konzentration einer p-Verunreinigung selektiv auf die Mesa-Schicht 12 diffundiert, wie dies in Fig. 4 dargestellt ist, ohne daß die Schicht 31 bei dem Verfahren gemäß Fig. 1 über die gesamte Oberfläche der Basisschicht 3 diffundiert würde. Bei diesem Verfahren kann verhindert werden, daß das Verarmungsgebiet der freigelegten Oberfläche die Schicht 31, die stark mit winer p-Verunreinigung angereichert ist, erreicht, bevor das Verarmungsgebiet der inneren Übergangsζone die Schicht 3* erreicht, die eine hohe Kon-
9098 16/047 2
zentration an einer p-Verunreinigung hat. Dies bedeutet, daß die Durchbruchsspannung des Übergangsgebietes erhöht werden kann und ein so hergestellter Transistor hat daher eine hohe Durchbruchsspannung und gleichzeitig eine gleichförmige Kollektorübergangszone .
Das in den Fig. 1A bis 1G dargestellte Ausführungsbeispiel betrifft die Herstellung eines Mesa-Transistors. Mit dem erfindungsgemäßen Verfahren können jedoch auch sogenannte Planar-Transistoren hergestellt werden, bei denen die Übergangszonen mit einer Oxydschicht bedeckt sind, z.B. mit SiIiciumdioxyd (SiO2) o.dgl.
In den Fig. 5A bis 5G- ist ein anderes Ausführungsbeispiel der Erfindung dargestellt, das im folgenden bei der Erläuterung der Herstellung von Planar-Transistören beschrieben wird.
Zunächst wird eine p-Siliciumscheibe 21 mit einer Dicke von etwa 400 Mikron hergestellt, die in Fig. 5A gezeigt ist.
Die Oberfläche 21a der Scheibe 21 wird Mesa-geätzt, so daß sich die in Fig. 5B dargestellten Kanäle 22 bilden. Die Tiefe der Kanäle 22 wird so bemessen, daß sie etwa 100 bis 150 Mikron beträgt.
Anschließend wird eine η-Verunreinigung von beiden Oberflächen 21a und 21b aus in die Scheibe 21 diffundiert, so daß sich eine η-Zone bildet, die gegebenenfalls als Kollektorzone arbeiten kann, wie dies in Fig. 50 gezeigt ist. Während der Diffusion wird die
90 9-8 16/0472
ORIGINAL INSPECTED
I Ό Ι ΗΌΌΌ
Verunreinigung auch von den Kanälen 22 aus in die Scheibe 21 diffundiert, so daß die n-Zone 23, die sich auf der Seite der Oberfläche 21a ausgebildet hat und die, die sich auf der Seite der Oberfläche 21b der Scheibe 21 ausgebildet hat, an den Stellen 23a, die den Kanälen 22 entsprechen, verbunden werden, so daß die p-Zone 24, die von der n-Zone 23 umgeben wird, in mehrere durch Teile 23a voneinander isolierte Teile aufgespalten wird.
Anschließend wird die obere Hälfte der Scheibe 21, in der die Kanäle 22 liegen, längs der Linie X - I durch Schneiden, Polieren, Ätzen o.dgl. entfernt. Dies bedeutet, daß die oberen Hälften der Zonen 23 und die p-Zonen entfernt werden. Man erhält so eine Scheit-o 21·, die. mehrere p-Zonen oder Basisschichten 24 hat, die in vorbestimmter Dicke an der n-Zone oder Kollektorζone 23 ausgebildet sind, wobei dazwischen eine Kollektorübergangszone Jc ausgebildet ist, wie dies aus Pig. 5D ersichtlich ist.
Weiterhin wird eine Schicht 24*, die eine p-Verunreinigung in hoher Konzentration enthält, an jeder Basisschicht 24 der Scheibe 21» ausgebildet. Die Bildung der Schicht 24 mit der hohen Verunreinigungskonzentration wird in folgender Weise ausgeführt: Eine Oxydschicht 25, z.B. eine SiIiciumdioxyd (SiO2) -Schicht wird auf der Oberfläche· 21a1 der Scheibe 21* abgeschieden und ein Teil der Schicht 25, der über der Basisschicht 24 liegt, wird entfernt und anschließend wird eine p-Verunreinigung durch das mit 25a bezeichnete Gebiet diffundiert, von dem die Lage 25 entfernt worden ist. Die Schicht 24* mit der p-Verunreinigung in hoher Kon-
909816/002
ORIGINAL INSPECTED
15U656
zentration wird ausgebildet, wie es in Fig. 5E gezeigt ist.
dioxyjL^ Weiterhin wird die oxydierte Schicht 25 aus Silicium^ (SiO2)
o.dgl. neuerdings auf die Oberfläche 21a* der Scheibe 21* in gleicher Weise wie oben beschrieben abgeschieden und gewisse Teile der Oxydschicht 25, die über der mit hoher Konzentration der Verunreinigung versehenen Schicht 34' der Basisschicht 24 liegen, werden selektiv entfernt.
Anschließend wird eine η-Verunreinigung durch die Gebiete 25b diffundiert, von denen die Oxydschicht 25 entfernt worden ist wodurch sich η-Zonen ausbilden, die dünner sind als die Schicht 24' mit hoher Verunreinigung, die als Emitter dienen und Emitterübergangszonen Je ausbilden, wie dies in Fig. 5F dargestellt ist.
Schließlich werden Kollektor-Basis-^- und Emitterelektroden 27, 28'und 29 an äen Kollektor-, Basis- und Emitterschichten 25f und 26 ausgebildet und(so entstandene Scheibe 21* wird längs der strichpunktierten Linie Y-Y geschnitten, so daß man einen Transistor T1 erhält, wie er in Fig. 5G dargestellt ist. Der Transistor T1 ist ein Planar-Transistor, so daß die Übergangsζonen Jc und Je nicht direkt frei an der Außenseite liegen, sondern mit einer oxydierten Schicht 25 bedeckt sind. Die Verteilung der Konzentration der Verunreinigung im Transistor Tf,der so erhalten wurde, ist die gleiche wie die des Transistors T, der nach dem Verfahren der Fig. 1A bis 1G hergestellt wurde, so daß die Durchbruchsspannung und das Verhalten bei hohen Frequenzen verbessert werden kann.
909-816/0472
Da die Übergangsζone mit der oxydierten Schicht 25 bedeckt ist, so ist diese Übergangszone stabil. Da weiterhin der Abstand zwischen der eine Verunreinigung in hoher Konzentration enthaltenden Schicht 24' der Basisschicht 24 und der Übergangszone Jc groß gemacht werden kann, so kann die Durchbruchsspannung des Transistors T1 erhöht werden.
Obwohl die obigen Auaführungsbeispiele nur die Herstellung von npn-Transistören betreffen, so kann die Erfindung auch auf die Herstellung von pnp-Transistoren angewendet werden, die eine hohe Durchbruchsspannung haben und daher mit hoher Spannung betrieben werden können.
90 9-8 16/0472

Claims (4)

- u - 15H656 Patentansprüche
1. Verfahren zum Herstellen einer Halbleitereinrichtung, dadurch gekennzeichnet, daß eine Halbleiterscheibe des einen Leitfähigkeitstyps hergestellt, eine Verunreinigung in diese Scheibe diffundiert wird, um die Leitfähigkeit der ganzen Oberflächenschicht dieser Scheibe bis zu einer vorbestimmten Tiefe f in den entgegengesetzten Leitfähigkeitstyp umzuwandeln und die Scheibe geschnitten wird, um ein Gebiet des einen Leitfähigkeitstyps freizulegen, und daß eine Verunreinigung in dieses Gebiet diffundiert wird, so daß sich eine Lage des einen Leitfähigkeitstyps an der Oberfläche dieser Scheibe mit hoher Konzentration der Verunreinigung ausbildet, und daß eine Verunreinigung des entgegengesetzten Leitfähigkeitstyps selektiv in die Schicht diffundiert wird, die die Verunreinigung in hoher Konzentration enthält.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in iieser Scheibe mehrere Kanäle ausgebildet werden, deren Tiefe geringer ist als die der pn-Übergangszone, und daß die Soheibe in Einzelelemente zerschnitten wird.
3. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die selektiv diffundierte Schicht dünner ist als die Schicht mit hoher Verunreinigung.
4. Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht mit hoher
909816/0472
15H656
terunreinigung an der Seite der Einrichtung nicht freiliegt,
909 816/0^72
DE19651514656 1964-12-30 1965-12-30 Verfahren zum Herstellen von Halbleiterkoerpern Pending DE1514656A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5664 1964-12-30

Publications (1)

Publication Number Publication Date
DE1514656A1 true DE1514656A1 (de) 1969-04-17

Family

ID=11463550

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651514656 Pending DE1514656A1 (de) 1964-12-30 1965-12-30 Verfahren zum Herstellen von Halbleiterkoerpern

Country Status (3)

Country Link
US (1) US3442723A (de)
DE (1) DE1514656A1 (de)
GB (1) GB1098760A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3735481A (en) * 1967-08-16 1973-05-29 Hitachi Ltd Method of manufacturing an integrated circuit having a transistor isolated by the collector region
US3770519A (en) * 1970-08-05 1973-11-06 Ibm Isolation diffusion method for making reduced beta transistor or diodes
US3701198A (en) * 1970-08-14 1972-10-31 Bell Telephone Labor Inc Monolithic integrated circuit structures and methods of making same
NL185484C (nl) * 1975-04-28 1990-04-17 Philips Nv Halfgeleiderinrichting met een halfgeleiderlichaam bevattende tenminste een transistor.
CA1131801A (en) * 1978-01-18 1982-09-14 Johannes A. Appels Semiconductor device
NL187415C (nl) * 1980-09-08 1991-09-16 Philips Nv Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte.

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3104991A (en) * 1958-09-23 1963-09-24 Raytheon Co Method of preparing semiconductor material
NL246846A (de) * 1958-12-31
BE589705A (de) * 1959-04-15
US3200019A (en) * 1962-01-19 1965-08-10 Rca Corp Method for making a semiconductor device
US3183128A (en) * 1962-06-11 1965-05-11 Fairchild Camera Instr Co Method of making field-effect transistors
US3236698A (en) * 1964-04-08 1966-02-22 Clevite Corp Semiconductive device and method of making the same

Also Published As

Publication number Publication date
US3442723A (en) 1969-05-06
GB1098760A (en) 1968-01-10

Similar Documents

Publication Publication Date Title
DE2214935C2 (de) Integrierte MOS-Schaltung
DE2823967C2 (de)
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2928923C2 (de)
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2223699A1 (de) Dielektrisch isolierte Halbleiteranordnung und Verfahren zur Herstellung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2419019C3 (de) Verfahren zum Herstellen eines Sperrschichtfeldeffekttransistors
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2951504C2 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit einem einen inneren und einen äußeren Basisbereich aufweisenden bipolaren Transistor
EP0038994A2 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung