DE2059506C2 - Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu seiner Herstellung

Info

Publication number
DE2059506C2
DE2059506C2 DE2059506A DE2059506A DE2059506C2 DE 2059506 C2 DE2059506 C2 DE 2059506C2 DE 2059506 A DE2059506 A DE 2059506A DE 2059506 A DE2059506 A DE 2059506A DE 2059506 C2 DE2059506 C2 DE 2059506C2
Authority
DE
Germany
Prior art keywords
polycrystalline
semiconductor
area
epitaxial layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2059506A
Other languages
English (en)
Other versions
DE2059506A1 (de
Inventor
Joseph Juifu Shelburne Vt. Chang
Madhukar Bhavanidas Beacon N.Y. Vora
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2059506A1 publication Critical patent/DE2059506A1/de
Application granted granted Critical
Publication of DE2059506C2 publication Critical patent/DE2059506C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

Die Erfindung betrifft ein Halbleiterbauelement mit einem einkristallinen Halbleitersubstrat, auf dessen Oberfläche selektiv mindestens ein Gebiet aus einer dünnen Halbleiteroxydschicht, welches mit einem nach oben sich verjüngenden Bereich aus polykristallinem Halbleitermaterial bedeckt ist, und im übrigen eine einkristailiru: Epitaxieschicht aus Halbleitermaterial angeordnet ist, weiche das polykristalline Halbleitermaterial teilweise bedeckt, und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements.
Wenn ein Muster aus einem Halbleiteroxyd auf einem einkristallinen Halbleitersubstrat gebildet und anschließend eine Schicht aus Halbleitermaterial unter geeigneten Bedingungen ganzflächig aufgewachsen wird, dann besitzt, wie bei dem aus der britischen Patentschrift 11 46 943 bekannten Halbleiterbauelement der eingangs genannten Art die Schicht im wesentlichen oberhalb des Oxyds eine polykristalline und im übrigen eine einkristalline Struktur. Die Bereiche mit der polykristallinen Struktur besitzen in Abhängigkeit von der Kristallorientierung mehr oder weniger stark nach oben zusammenlaufende Kanten. Aus der gleichfalls ein Halbleiterbauelement der obengenannten Art beschreibenden belgischen Patentschrift 7 23 824 ist es auch bekannt, daß die Diffusionsgeschwindigkeit von Dotierungsstoffen in polykristallinen Bereichen größer als in einkristallinen Bereichen ist. Die Anwendungsmöglichkeiten der bekannten Halbleiterbauelemente sind jedoch begrenz', und zwar insbesondere deshalb, weil es schwierig ist, nach der Erzeugung der Struktur unter dem einkristallinen Halbleitermaterial liegendes polykristallines Halbleitermaterial selektiv, d. h. ohne wesentliche Dotierung des einkristallincn Materials, zu dotieren.
Es ist deshalb die Aufgabe der Erfindung, ein Halbleiterbauelement der eingangs genannten Art mit mindestens teilweise horizontal unter einer einkristalliner. Halbleiterschicht liegenden polykristallinen Halbleiterbereichen, welche sich rasch selektiv mit die Leitfähigkeit bestimmenden Verunreinigungen hoch dotieren lassen, und ein einfaches und ökonomisches Verfahren zum Herstellen eines solchen Bauelements anzugeben.
Diese Aufgabe wirfi mit einem Halbleiterbauelement der eingangs genannten Art mit den Merkmalen des kennzeichnenden Teils des Anspruchs I gelöst.
Bei dem erfindungsgemäßen Halbleiterbauelement reicht der polykristalline Bereich einerseits bis zur Oberfläche des Bauelements und andererseits kann er sich horizontal weit unter einer einkristallinen Halbleiterschicht erstrecken. Aufgrund dieser Struktur ist es möglich, da die Dotierung mittels Diffusion in polykristallinen! Material wesentlich rascher erfolgt als in einkristallinem Material, selektiv eine rasche und hohe Dotierung des polykristallinen Halbleitermatcrials /u cr/fiigen. In vorteilhafter Weise ist es auf diese Weise möglich, die horizontal verlaufenden Teile des polykristallinen Bereichs als Subkollektor eines Bipolartransistors auszubilden, dessen Basis- und Emitterbereich sich in der darüberliegenden einkristallinen Halbleiterschicht befinden.
Vorteilhafte Ausgestaltungen des erfindungsgemäßen Halbleiterbauelements und Verfahren zu seiner Herstellung ergeben sich aus den Unteransprüchen.
Ausführungsbeispiele der Erfindung werden im folgenden anhand der Figuren näher erläutert Es zeigt F i g. 1 eine schematische Darstellung, welche den Einfluß der Kristallorientierung der Substratoberfläche auf das Kristallwachstum erläutern soll,
Fig.2—8 Ansichten und Querschnitte eines ersten Ausführungsbeispiels eines Halbleiterbauelements nach der Erfindung und
F i g. 9—13 Ansichten und Querschnitte eines zweiten Ausführungsbeispiels eines Halbleiterbauelements nach der Erfindung.
Bei den gewählten Beispielen wird Silizium als Halbleitermaterial verwendet, das entsprechende Oxyd ist Siliziumdioxyd.
Der Winkel tx zwichen der in F i g. 1 gezei^en Räche A eines polykristallinen Bereichs 12 und der Oberfläche eines Silizium-Substrats 10 ist abhängig von der Kristallorientierung des Substrats. Auf dem Substrat 10 befindet s-ch eine epitaktisch aufgebrachte Schicht 13. Die Bildung des Bereiches 12 wird dabei während des epitaktischen Aufwachsens durch eine Siliziumdioxydschicht 11 bewirkt. Wenn das Substrat die Kristallorientierung (1,1,1) besitzt, dann beträgt der Winke! α 54,44°, bei einer Kristallorientierung (2,1,1) beträgt α 35,16° und bei einer Kristallorientierung (3,1,1) 25,16°. Bei einer Kristallorientierung (1,0,0) weist α einen Wert von 90° auf, d. h. der polykristalline Bereich verändert sich mit der Höhe nicht.
Um ein schnelles Abnehmen des polykristallinen Bereiches zu erreichen, wird man vorzugsweise eine (3,1,1)-Orientierung des Substrats wählen. Für eine langsamere Konvergenz wird eine (l,l,l)-Orientierung verwendet. Diese Orientierung besitzt auch das in F i g. 1 gezeigte Substrat 10.
In den Fig. 2 bis 8 wird die Bildung hochdotierter, horizontal verlaufender polykristalliner Bereiche innerhalb einer epitaktischen Schicht gezeigt. Die Dotierung erfolgt dabei über einen ebenfalls polykristallinen Bereich, der sich in vertikaler Richtung von der Oberfläche der epitaktischen Schicht bis zu den horizontalen Bereichen erstreckt. Die horizontalen Bereiche können vorteilhaft als Subkollektor eines Transistors verwendet werden. Auf diese Weise können die komplizierten Diffvsionsprozesse, die normalerweise für die Bildung von Subkollektoren erforderlich sind, vermieden werden.
Bri ds.i· Herstellung des Halbleiterbauelements geht man gemäß Fig. 2 von einem Substrat 14 aus Silizium mit einer P+-Dotierung aus. Dieses besitzt beispielsweise einen Durchmesser von etwa 3 cm und eine Dicke von etwa 0,2 mm, wobei Fig. 2 nur einen Ausschnitt
h0 daraus zeigt. Der Widerstand des Substrats 14 soll 0,4 Ocm betragen; als Dotierungsstoff dient Bor.
Als nächstes wird eine Siliziumdioxydschicht aus dem Substrat 14 durch Oxydation in Wasserdampf gebildet. Diese wird in der Weise geätzt, daß nur noch oie Schicht
hl 15 auf dem Substrat 14 verbleibt. Diese besitzt einen rechteckige11 Teil 15<·/ mit drei in gleicher Richtung davon abgehenden Teilen 156. so daß die Schicht 15 eine f-förmigc Gestalt aufweist. Der Teil 15a und die Teile
f5/i besitzen je eine Größe von etwa 25 (im ■ 5 μηι, wobei die einzelnen Teile 156 i'wcils 5 μηι voneinander entfernt sind. Die Dicke der Schicht 15 beträgt vorzugsweise 500 nm.
Auf die Anordnung nach F i g. 2 wird eine epitnklisc-he ί Schicht 16 aus Silizium in bekannter Weise aufgewachsen. Diese weist einen Widerstand von 5 Dem auf. Dabei bilden sich über der Schicht 15 polykristalline Bereiche 17 und über dem Substrat 14 selbst einkristalline Bereiche 18. Das Substrat 14 hat die Kristalloricntierung in (1.1,1), so daß die Kanten der polykristallinen Bereiche unter dem entsprechenden Winkel von 54,44" konvergieren. Die Fig. 3 und 4 zeigen das Halbleiterbauelement während des epitaktischen Aufwachsens zu dem Zeitpunkt, wo die Kanten der einzelnen polykristallinen ι > Bereiche 17 in der Höhe A'ineinandcr übergehen, so daß anschließend nur noch einkristallincs Silizium gebildet wird. Auf diese Weise entstehen in der epitaktischen Schicht tunnelartige Bereiche aus polykristallinem Material. _>i>
Nachdem sich die einkristallinen Bereiche 18 gerade Ober den polykristallinen Bereichen 17 geschlossen haben, wird der epitaktische Aufwachsvorgang unterbrochen und eine Oxydation der Oberfläche der epitaktischen Schicht 16 bis zu einer Dicke von etwa 2> 500 nm vorgenommen. Das so gebildete Siliziumoxyd wird bis auf die Schicht 19 in F i g. 5, die sich direkt über dem vom Teil 15a bewirkten polykristallinen Bereich befindet, wieder entfernt. Die Schicht 19 bildet die Basis für einen polykristallinen Bereich 20, der sich bis zur jo Oberfläche 21 der anschließend weiter aufgewachsenen epitaktischen Schicht erstreckt. In F i g. 6 ist dor Bereich 20 vereinfacht mit senkrecht verlaufenden Kanten dargestellt. Diese konvergieren in gleicher Weise wie die Kanten der Bereiche 17. Die epitaktische Schicht darf daher nicht so dick gemacht werden, daß der polykristalline Bereich 20 vom einkristallinen Bereich 22 überdeckt wird.
Es ist zu beachten, daß sich das polykristalline Silizium nicht nur oberhalb, sondern auch an den Seiten «o des Siliziumdioxyds bildet. Das Siliziumdioxyd wird somit von einem Ring aus polykristallinem Silizium umgeben. Dieser Ring ist von Bedeutung, da Siliziumdioxyd eine Sperre für eine Diffusion von Dotierungsstoffen darstellt. Bei der Anordnung nach F i g. 6 konnte jedoch nicht festgestellt werden, daß die Schicht 19 diffusionshemmend wirkt. Dieser Umstand ergibt sich durch das Vorhandensein des Ringes aus polykristallinem Silizium um das Siliziumdioxyd, über den die Diffusion erfolgen kann. Die Diffusionsgeschwindigkeit 'n kann im polykristallinen Silizium das 20fache derjenigen im einkristallinen Silizium erreichen.
Das Bauelement kann auch ohne die weitere Siliziumdioxyd-Schicht 19 hergestellt werden. Hierzu müssen die Teile 15a und 156 in Fig. 2 verschiedene Breiten aufweisen. Es ist leicht einzusehen, daß sich bei einer breiteren Siliziumdioxyd-Unterlage ein höherer polykristalliner Bereich ausbildet, als bei einer schmalen Unterlage. Wenn daher der Teil 15a breiter gemacht wird als die Teile 156, dann ragt der über dem Teil 15a <* entstehende polykristalline Bereich höher hinaus als die anderen polykristallinen Bereiche. Somit kann sich dieser eine Bereich bis zur Oberfläche 21 der epitaktischen Schicht erstrecken, während die anderen polykristallinen Bereiche vollständig vom einkristall!- nen Silizium bedeckt werden. Bei dieser Hersieliungsweise besteht jedoch gegenüber der Verwendung der zusätzlichen Oxyd-Schicht 19 ein erhöhter Flächenbedarf.
Die polykristallinen Bereiche 20 und 17 bilden einen vertikalen und einen horizontalen Kanal, durch die Dotierungsstoffe vom P- oder N-Typ mit großer Geschwindigkeit diffundieren können. Wird beispielsweise die gesamte Oberfläche 21 mit Ausnahme der Stelle 23. an der der Bereich 20 an die Oberfläche tritt, mit einem eine Diffusion von P- oder NDotierungsstoffen verhindernden Material abgedeckt, dann können die Dotierungsstoffe nur in den Bereich 20 eindringen. Als diffusionshemmende Schicht kann z. B. SiPziumdioxyd in einer Dicke vnn 500 nm verwendet werden. Die Dotierungsstoffe diffundieren vorwiegend durch den Bereich 20 hindurch und in die vertikalen Bereiche 17. Auf diese Weise erhält man einen hochdotierten Bereich innerhalb der epitaktischen Schicht, der vorteilhaft als Subkollektor verwendet werden kann. Die Dotierungsstoffe dringen z.T. auch aus den polykristallinen Bereichen in das einkristalline Material ein, wegen der geringen Diffusionsgeschwindigkeit in diesem bleiben sie jedoch in der Niihe der polykristallinen Bereiche. Es kann angenommen werden, daß die Diffusionsgeschwindigkeit im polykristallinen Material mindestens dreimal so groß ist wie die im einkristallinen Material.
Das Diffundieren von Doticrungsstoffen in die einkristallinen Bereiche ist für die vertikalen Bereiche 17 von Bedeutung. F i g. 7 zeigt, daß wahrend des Diffusionsvorganges aus diesen Bereichen 17 ein Teil der Dotierungsstoffe austritt und somit auch zwischen diesen Bereichen hochdotierte Gebiete entstehen. Die Störstellenkonzentration in diesen Gebieten entspricht etwa der des Emitters und liegt bei 1020 bis 1021 Atomen/cm'. Dies ergibt eine für einen Subkollektor ausreichend gute elektrische Verbindung zwischen den einzelnen Bereichen 17.
In einem speziellen Ausführungsbeispiel wurde die Diffusion mit Phosphor durchgeführt. Die nach Beendigung der Diffusion erhaltene Phosphorkonzentration betrug 1020 Atome/cm3 in den Bereichen 20 und 17. Die Diffusion wurde für eine Stunde bei ICKX)X' mit einer Phosphoroxytrichlorid enthaltenden Atmosphäre durchgeführt.
Die F i g. 8 zeigt einen PNP-Transistor, der auf einem (I,1,l)-Substrat 24 gebildet wurde. Das Substrat besitzt N--Leitfähigkeit. Obwohl die polykristallinen Bereiche unter 54,44° verlaufende Kanten besitzen, sind diese in Fig. 8 der Übersichtlichkeit wegen mit senkrechten Kanten dargestellt.
Auf dem Substrat 24 befinden sich Gebiete 25, 26 und aus Siliziumdioxyd, über denen sich die polykrr'allinen Bereiche 30, 33 und 31, 32 einer epitaktischen Schicht befinden. Diese Schicht enthält außerdem direkt auf dem Substrat 24 aufgewachsene einkristalline Bereiche 28. Die Gebiete 25 und 26 sind für die Bildung einer Isolationsschicht und das Gebiet 27 ist für die Bildung des Subkollektor vorgesehen. In einer bestimmten Höhe der epitaktischen Schicht enden die polykristallinen Bereiche 30, 31, 32 und 33, so daß für eine Verbindung zur Oberfläche neue Siliziumdioxydgebiete auf der bisher aufgewachsenen epitaktischen Schicht gebildet werden müssen. Dies sind die Gebiete 34, 34 und 35, 35, die in bereits beschriebener Weise hergestellt werden. Darüber hinaus entsteht eine weitere epitaktische Schicht mit polykristallinen Bereichen 37, 37 und 38, 38, die bis an die Oberfläche der epitaktischen Schicht reichen. Die Bereiche 36 dieser Schicht bestehen wie die Bereiche 28 aus einkristallinem
Material. Die epitaktische Schicht wird dann mit einer Siliziiimdioxydsehicht abgedeckt, in der zuerst öffnungen oberhalb der Bereiche Yl und der Basisregion 39 hergestellt werden. Da die Diffusionsgeschwindigkeit in den polykristallinen Bereichen 37, 37 und 30, 33 '■> mehrfach größer ist als die in den einkristallinen Bereichen 36, können die beiden bis zu den Gebieten 25 und 26 K !runterreichenden Isolationsschichten und die Basisregien 39 gleichzeitig während eines Diffusionsvorganges gebildet werden, in
Die Dotierung des Subkollektor 42 über d'O Bereiche 38 erfolgt gleichzeitig mit der Dotierung der Emitterregion 39E Hierzu wird das Siliziumdioxyd oberhalb der Bereiche 38, 38 und über der Emitterregion 39F entfernt. Auch hier ist infolge der unterschiedlichen ι* Diffusionsgeschwindigkeiten nur ein Diffusionsvorgang erforderlich. Bei dem PNP-Transistor nach F i g. 8 besitzen die einkristallinen Bereiche 28 und 36 eine P-Dotierune. die Bereiche 37. 37 und 30, 33 sowie die Basisregion 39 eine N*-Dotierung und die Bereiche 38, M 31, 32 und 42 sowie die Emitterregion 39£f eine P'Dotierung. Als Dotierungsstoffe wurden Bor und Phosphor verwendet.
Durch die Diffusion aus dem polykristallinen in das einkristalline Material entstehen um die Bereiche 37,30 2ϊ und 37, 33 höher dotierte Gebiete 40, um die Bereiche 38, 31 und 38, 32 Gebiete 41 und oberhalb des Subkollektor 42 ein Gebiet 43. Diese Gebiete besitzen wegen der niedrigen Diffusionsgeschwindigkeit im einkristallinen Material nur eine geringe Ausdehnung. w
Zur Merstellung des gezeigten Transistors sind nur zwei üiffusionsvorgänge erforderlich. Dies gilt in gleicher Weise auch für integrierte Schaltkreise, die derartige Transistoren enthalten.
Das in den F i g. 9 bis 13 dargestellte Ausführungsbei- J' spiel enthält eine sogenannte vergrabene Schicht. Diese wird benötigt, wenn sich zwei elektrische Leiter kreuzen und ein Kurzschluß zwischen diesen vermieden werden soll. Im vorliegenden Fall besteht die vergrabene Schicht aus polykristallinem Material mit sehr niedri- ln gern Widerstand. F i g. 9 zeigt ein Silizium-Substrat 44, beispielsweise vom P-Typ mit einer Borkonzentration von 1015 bis 1016 Atomen/cm3, d.h. einem Widerstand von etwa 0,4 Qcm, und einer(l,I,l)-Kristallorientierung. Auf dem Substrat 44 wird eine Oxydschicht gebildet, die '"' eine Dicke von etwa 500 nm besitzen soll. Diese Schicht wird z.T. wieder entfernt, so daß nur das aus Fig.9 ersichtliche H-förmige Gebilde verbleibt. Dieses besitzt die folgenden Maße: Die Gebiete 45F umfassen 25 Jim ■ 25 μπι und das Gebiet 45C) μ πι ■ 5 μίτι.
Als nächstes wird itif die in F-i g. 9 dargestellte Anordnung eine epitaktische Schicht 46 aus N-Ieitenden Sili/iiim aufgebracht. Diese Schicht besitzt einen Widerstand von etwa 5 Ocm; als Dotierungsstoff dient Phosphor. Ein polykristalliner Bereich 47 mit den Teilen 47/:" und 47Cbi!det sich über den Gebieten 45f.'und 45C und ein einkristalliner Bereich 48 über den Stellen des Substrats 44, an denen das Siliziumdioxyd wieder entfernt wurde. Die Dicke der epitaktischen Schicht 46 liegt vorzugsweise bei 4 bis 5 μηι. Fig. 10 zeigt die Anordnung nach dem Aufwachsen der epitaktischen Schicht 46. Da die Gebiete 45£ breiter sind als das (jebiet 45C. sind die darauf gebildeten Bereiche 47/T auch höher als der Bereich 47C Während der Bereich 47C etwa in der Mitte der epitaktischen Schicht 46 endet, ragen die beiden Bereiche 47/f bis an die Oberfläche dieser Schicht und bilden dort Kontaktflächen 49.
Beim folgenden Schritt wird die Oberfläche der epitaktischen Schicht 46 bis auf die beiden Kontaktflä chen 49 abgedeckt. Beim anschließenden Diffusionsvorgang dringen die P- oder N-Dotierungsstoffe in die polykristallinen Bereiche 47 ein. Die Diffusion wird bei einem speziellen Beispiel mit Phosphor bei 10000C durchgeführt; nach beendetem Diffusionsvorgang beträgt die Dotierungskonzentration 10x21 Atome/cmJ. Aus den polykristallinen Bereichen austretende Phosphoratome dringen nur unwesentlich in den Bereich 48 ein. Die Eindringtiefe liegt hierbei nicht über 1 μίτι. In den F i g. 11 bis 13 ist diese seitliche Diffusion durch die Gebiete 50 gekennzeichnet. Eine Diffusion in das Substrat 44 wird im wesentlichen durch das Siliziumdioxyd 45/f bzw. 45C verhindert. An den Grenzen der Oxydschicht tritt eine geringe Diffusion auf; diese ist in Fig. 12 gezeigt und mit 54 bezeichnet.
Durch die hohe Dotierung des polykristallinen Bereichs 47 erhält man einen Pfad mit sehr geringem Widerstand. Die nicht mit Siliziumdioxyd bedeckten Kontaktflächen 49 werden in bekannter Weise mit Kontakten, beispielsweise aus Aluminium, versehen. Man erhält somit eine elektrische Verbindung zwischen den beiden Leitungen 52, die einen elektrischen Leiter 51 kreuzt, ohne daß ein Kurzschluß erfolgt.
Das fertiggestellte Baueiement ist in Fig. 11 in einer Draufsicht gezeigt. Fig. 12 stellt einen senkrechten Schnitt entlang der Linie 12-12 und Fig. 13 einen senkrechten Schnitt entlang der Linie 13-13 in Fig. 11 dar.
Hierzu 2 Blatt Zeichnungen
308108/8

Claims (15)

Patentansprüche:
1. Halbleiterbauelement mit einem einkristallinen Halbleitersubstrat, auf dessen einer Oberfläche selektiv mindestens ein Gebiet aus einer dünnen Halbleiteroxidschicht, welches mit einem nach oben sich verjüngenden Bereich aus polykristallinem Halbleitermaterial bedeckt ist, und im übrigen eine einkristalline Epitaxieschicht aus Halbleitermaterial angeordnet ist, welche das polykristalline Halbleitermaterial teilweise bedeckt, dadurch gekennzeichnet, daß der polykristalline Bereich (17 und 20;31 und 38;47) so ausgebildet ist, daß er einen sich entlang der Substratoberfläche erstreckenden und vollständig von der Epitaxieschicht (22; 36; 48) bedeckten ersten (17;31;47Qund mindestens einen sich im wesentlichen bis zur Höhe der vom Substrat (14; 24; 44) abgewandten Oberfläche (21) der Epitaxieschicht (22; 36; 48) erstreckenden zweiten TciI(20;38:47£;umfaßL
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der polykristalline Bereich (17 und 20; 31 und 38; 47) und die ihn unmittelbar umgebenden Gebiete (41; 43; 50) der Epitaxieschicht anders mit die Leitfähigkeit bestimmenden Verunreinigungen doi;ert sind als der Rest der Epitaxieschicht (18 und 22; 28 und 36; 48).
3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß der polykristalline Bereich eine Dotierung von mindestens 1020AtO-men/cm3aufu eist.
4. Halbleiterbauelement narw einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Substratoberflächc einr [Hl]-, eine [211]-, oder eine [311 ^Orientierung hat.
5. Halbleiterbauelement nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der polykristalline Bereich (47) einen H-förmigen Grundriß hat (F ig. 9 und 10).
6. Halbleiterbauelement nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der polykristalline Bereich (17 und 20) einen Grundriß hat, der aus mehreren länglichen Bereichen (17) besteht, die an einem Ende miteinander verbunden sind (F i g. 3 bis 6).
7. Halbleiterbauelement nach einem oder mehreren der Ansprüche I bis 6, dadurch gekennzeichnet, daß zwischen dem eisten (17 und 31) und dem zweiten Teil (20 und 38) des polykristallinen Bereichs eine parallel zur Substratoberfläche verlaufende Halbleiteroxidschicht (19; 35) derart enthalten ist, daß in jedem Fall eine Brücke aus polykristallinem Halbleitermaterial zwischen den beiden Teilen sichergestellt ist.
8. Halbleiterbauelement nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Halbleitermaterial aus Silicium besteht.
9. Halbleiterbauelement nach einem oder mehreren der Ansprüche I bis 4, 7 und 8, dadurch gekennzeichnet, daß der erste Teil (31) des w polykristallinen Bereichs die Funktion des Subkollektor (42) eines Transistors hat (F i g. 8).
10. Halbleiterbauelement nach einem oder mehreren der Ansprüche 1 bis 5 und 7 bis 9, dadurch gekennzeichnet, daß der polykristalline Bereich (47), welcher zwei zweite Teile (47f~) hat. welche durch den ersten Teil (47Q verbunden sind, eine im Halbleitermaterial verlaufende elektrische Leitung (47£47C;47£Jbildet(Fig. lObis 13).
11. Verfahren zum Herstellen eines Halbleiterbauelements nach einem oder mehreren der Ansprüche 1 bis 6 und 8 bis 10, bei dem das einkristalline Halbleitersubstrat selektiv mit einer dem Grundriß des gewünschten polykristallinen Bereichs angepaßten Halbleiteroxidschicht bedeckt wird und dann unter Bedingungen, bei den , :uf dem Halbleitersubstrat eine Epitaxieschicht entsteht, über den freiliegenden Substratbereichen und über der Oxidschicht Halbleitermaterial abgeschieden wird, dadurch gekennzeichnet, daß das Abscheiden so gesteuert wird, dafl in der Höhe, wo der erste Teil (47Q des polykristallinen Bereichs gerade von der einkristallinen Epitaxieschicht (48) bedeckt ist, der zweite Teil (47£;des polykristallinen Bereichs einen zur Substratoberfläche parallelen Querschnitt aufweist, dessen Abmessungen unter Berücksichtigung der Kristallorientierung der Substratoberfläche auf die dann noch aufzuwachsende Dicke der Epitaxieschicht (48) so abgestimmt ist, daß die Epitaxieschicht (48), wenn sie die gewünschte Dicke erreicht hat, den zweiten Teil (47£? nicht vollständig bedeckt (Fig. 10 bis 13).
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß das Höhenwachstum des polykristallinen Bereichs unter Berücksichtigung der Kristallorientierung der Substratoberfläche mittels der flächenmäßigen Ausbildung der Halbleiteroxidschicht (45£ 45C)gesteuert wird.
13. Verfahren zum Herstellen eines Halbleiterbauelementes nach Anspruch 7, bei dem das einkristalline Halbleitersubstrat selektiv mit einer den Grundriß des gewünschten polykristallinen Bereichs angepaßten Halbleiteroxidschicht bedeckt wird und dann unter Bedingungen, bei denen auf dem Halbleitersubstrat eine Epitaxieschicht entsieht, über den freiliegenden Substratbereichen und über der Oxidschicht Halbleitermaterial abgeschieden wird, dadurch gekennzeichnet, daß die Halbleiteroxidschicht (15; 27) so ausgebildet wird, daß das polykristailinie Wachstum im wesentlichen in einer einheitlichen Höhe aufhört, daß dann in dieser Höhe das Abscheiden des Halbleitermaterials unterbrochen und selektiv eine zweite Halbleiteroxidschicht (19; 35) dort, wo der zweite Teil (20; 38) des polykristallinen Bereichs entstehen soll, mit einer auf die Dicke der darji noch aufzuwachsenden Epitaxieschicht unter Berücksichtigung der Kristallorientierung der Substratoberfläche so abgestimmten Flächenausdehnung erzeugt wird, daß der zweite Teil (20; 38) sich an der Oberfläche der die gewünschte Dicke aufweisenden Epitaxieschicht (22; 38) auf einen festgelegten Querschnitt verjüngt haben wird, und daß dann weiter Halbleitermaterial abgeschieden wird, bis die Epitaxieschicht (22; 38) die gewünschte Dicke hat (F i g. 5,6 und 8).
14. Verfahren nach einem oder mehreren der Ansprüche H bis 13, dadurch gekennzeichnet, daß zum Dotieren des polykristallinen Bereichs (17 und 20; 35 und 31; 47) die einkristallinen Bereiche der Epitaxieschicht (22; 36; 48) — bevorzugt mit einer Oxidschicht — maskiert werden und die dann vorliegende Struktur einer Üiffusionsoperation unterworfen wird.
15. Verfahren nach Anspruch 13 und 14, dadurch gekennzeichnet, daß zur Herstellung eines bipolaren Transistors der Emitterbcrcich und der Subkollektor
gleichzeitig mit einer Diffusionsopsration dotiert werden, indem nach dem Aufbringen einer ganzflächen Oxidschicht in diese Fenster geätzt werden, welche den polykristallinen Bereich (38) und ein hinreichend großes Oberflächengebiet des gewünschten Emitters (39EJ der Atmosphäre aussetzen und die dann vorliegende Struktur dem Diffusionsverfahren unterworfen wird (F i g. 8).
DE2059506A 1970-01-28 1970-12-03 Halbleiterbauelement und Verfahren zu seiner Herstellung Expired DE2059506C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US649370A 1970-01-28 1970-01-28

Publications (2)

Publication Number Publication Date
DE2059506A1 DE2059506A1 (de) 1971-08-05
DE2059506C2 true DE2059506C2 (de) 1983-02-24

Family

ID=21721155

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2059506A Expired DE2059506C2 (de) 1970-01-28 1970-12-03 Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (1) US3621346A (de)
JP (1) JPS4936790B1 (de)
CA (1) CA925223A (de)
DE (1) DE2059506C2 (de)
FR (1) FR2077371B1 (de)
GB (1) GB1325082A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL166156C (nl) * 1971-05-22 1981-06-15 Philips Nv Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan.
JPS4936797U (de) * 1972-06-28 1974-04-01
DE2429957B2 (de) * 1974-06-21 1980-08-28 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer dotierten Zone eines bestimmten Leitungstyps in einem Halbleiterkörper
US4210470A (en) * 1979-03-05 1980-07-01 International Business Machines Corporation Epitaxial tunnels from intersecting growth planes
US4178197A (en) * 1979-03-05 1979-12-11 International Business Machines Corporation Formation of epitaxial tunnels utilizing oriented growth techniques

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3316130A (en) * 1963-05-07 1967-04-25 Gen Electric Epitaxial growth of semiconductor devices
US3475661A (en) * 1966-02-09 1969-10-28 Sony Corp Semiconductor device including polycrystalline areas among monocrystalline areas
US3433684A (en) * 1966-09-13 1969-03-18 North American Rockwell Multilayer semiconductor heteroepitaxial structure
NL163372C (nl) * 1967-11-14 1980-08-15 Sony Corp Halfgeleiderinrichting, omvattende een monokristallijn halfgeleiderlichaam met een door aangroeien vanuit de dampfase verkregen halfgeleidende laag, die een gebied van monokristallijn materiaal en een gebied van polykristallijn materiaal omvat.
US3648128A (en) * 1968-05-25 1972-03-07 Sony Corp An integrated complementary transistor circuit chip with polycrystalline contact to buried collector regions

Also Published As

Publication number Publication date
DE2059506A1 (de) 1971-08-05
CA925223A (en) 1973-04-24
FR2077371B1 (de) 1974-03-22
JPS4936790B1 (de) 1974-10-03
GB1325082A (en) 1973-08-01
FR2077371A1 (de) 1971-10-22
US3621346A (en) 1971-11-16

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE102011085331A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2353348A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE2849373A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
EP0000545A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE2047241C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2059506C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1918054A1 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE1944416C2 (de) Verfahren zum Herstellen von flächenhaften Transistoren lateraler Struktur und geringer Kapazität
DE2657822C2 (de)
DE3107909A1 (de) Feldeffekt-halbleiterbauelement und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
D2 Grant after examination
8363 Opposition against the patent
8339 Ceased/non-payment of the annual fee