DE1944416C2 - Verfahren zum Herstellen von flächenhaften Transistoren lateraler Struktur und geringer Kapazität - Google Patents
Verfahren zum Herstellen von flächenhaften Transistoren lateraler Struktur und geringer KapazitätInfo
- Publication number
- DE1944416C2 DE1944416C2 DE1944416A DE1944416A DE1944416C2 DE 1944416 C2 DE1944416 C2 DE 1944416C2 DE 1944416 A DE1944416 A DE 1944416A DE 1944416 A DE1944416 A DE 1944416A DE 1944416 C2 DE1944416 C2 DE 1944416C2
- Authority
- DE
- Germany
- Prior art keywords
- diffusion
- mask
- semiconductor layer
- area
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 28
- 238000009792 diffusion process Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims 1
- 230000007704 transition Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47B—TABLES; DESKS; OFFICE FURNITURE; CABINETS; DRAWERS; GENERAL DETAILS OF FURNITURE
- A47B61/00—Wardrobes
- A47B61/04—Wardrobes for shoes, hats, umbrellas, or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/035—Diffusion through a layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/106—Masks, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/15—Silicon on sapphire SOS
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/167—Two diffusions in one hole
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft eiii im Oberbegriff des
Anspruchs 1 bezeichnetes Verfahren.
Es ist bereits bekannt, bei der Herstellung von Transistorstrukturen diffusionsresistente Materialien,
beispielsweise Saphir, zu benutzen, wie dies z. B. aus einem Aufsatz von Müller e. a. in der Zeitschrift
Proceedings of the IEEE vom Dezember 1964 auf Seite zu ersehen ist.
In dem genannten Aufsatz ist jedoch nicht aufgezeigt,
daß das Material Saphir als Diffusionssperre bei der Einbringung von Dotierungssubstanzen benutzt wurde.
Weiterhin ist es bekannt, alternierende Leitfähigkeitszonen durch Dotieren eines Halbleiterkörpers zu
erzeugen, wobei die Dotierungssubstanzen durch Fenster innerhalb einer Maske eingebracht werden, wie
dies im einzelnen aus dem amerikanischen Patent 260 zu ersehen ist. Bei einem derartigen Vorgehen
ergeben sich jedoch Übergänge großer Flächenabmessungen, die notwendigerweise zu entsprechend hohen
Kapazitäten führen.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, daß Verfahren der eingangs genannten Art so
zu verbessern, daß es zum Herstellen von Transistoren mit einem kleinen, aber definierten Emitter-Kollektor-Abstand
in lateraler Richtung und deshalb geringer Kapazität geeignet ist.
Diese Aufgabe wird mit einem Verfahren der eingangs genannten Art mit den Merkmalen des
kennzeichnenden Teils des Anspruchs 1 gelöst. Das Verfahren nach der Erfindung eignet sich auch für die
Herstellung integrierter Schaltungen.
Der Stand der Technik, von dem im Oberbegriff des Patentanspruchs I ausgegangen wird, steht in dem
Artikel »Thin-Film Lateral Bipolar Transistor in Silicon-On-Sapphire Structure« aus Elcktronics Letters,
Ein Verfahren, bei dem eine erste Diffusion mit einer Dotiersubstanz durchgeführt wird, der Leitfähigkeit der
Halbleiterschicht entgegengesetzten und eine zweite Diffusion mit einer Dotiersubstanz durchgeführt wird,
die zu einer der Leitfähigkeit der Halbleiterschicht entsprechenden Leitfähigkeit führt, ist zwar aus dem
Artikel »Oberflächenstabilisierung an Halbleitern« aus Internationale Elektronische Rundschau, 1964, Nr. 7,
Seite 375—378 bekannt, jedoch werden mit der in dem Artikel beschriebenen Methode vertikale, bipolare
Transistoren hergestellt Typisch für solche Transistoren ist ein relativ großer Emitter-Kollektor-Abstand in
lateraler Richtung, d. h. das Gegenteil dessen, was bei
dem erfindungsgemäßen Verfahren angestrebt wird.
im Zusammenhang mit den Figuren. In diesen bedeutet
schichtigen Struktur, weiche bei der Herstellung von Transistoren als Ausgangskonfiguration benutzt wird;
F i g. 2a + 2b Draufsicht- und Querschnittsdarstellung einer mehrschichtigen Struktur nach Einbringung
des Fensters in die Maske;
F i g. 3a + 3b Draufsicht- und Querschnittsdarstellungen der Struktur nach F i g. 2 nach Durchführung des
ersten Diffusionsschrittes;
F i g. 4i + 4b Draufsicht- und Querschnittsdarstellungen der gleichen Struktur nach Durchführung des
zweiten Diffusionsschrittes;
F i g. 5a + 5b Querschnittsdarstellungen zweier spezieller Übergangsprofile, wie sie nach dem anhand der
ρ ig. 1 _4 erläuterten Verfahren entstehen und
Fig.6 eine Draufsicht auf eine im Rahmen des
erläuterten Verfahrens anwendbare Hilfsmaske zur
Herstellung von Emitterkontakten.
Fig. 1 zeigt eine Querschnittsdarstellung einer mehrschichtigen Struktur aus verschiedenen Materialien, wie sie als Ausgangskonfiguration für die Herstellung eines Flächentransistors benutzt wird. Als Unterlage ist ein Material vorgesehen, welches eine
sehr geringe elektrische Leitfähigkeit aufweist und außerdem mindestens fast undurchlässig für die bei den
durchzuführenden Diffusionen verwendeten Dotie- rungsmaterialien ist. Es gibt eine große Zahl von
Substanzen, welche für das Substrat benutzt werden können.
Einige typische geeignete Materialien sind Saphir, Siliziumkarbid, Siliziumnitrid und Siliziumdioxyd.
Eine dünne Schicht 2 aus Halbleitermaterial wird auf die Oberfläche des Substrats aufgebracht. Für das
vorliegende Ausführungsbeispiel eignet sich besonders eine Dicke des Halbleitermaterials von etwa 0,5 bis
3,0 μηι, gleichwohl können auch andere Dickenabmes-
sungen grundsätzlich benutzt werden. Natürlich muß das benutzte Halbleitermaterial die für die Halbleiterfertigung
charakteristischen kristallinen Eigenschaften aufweisen. Es gibt eine Reihe von in der Halbleitertechnik
bekannten Verfahren zur Herstellung derartiger dünner Schichten, beispielsweise kann hierzu ein
epitaktisches Aufwachsverfahren benutzt werden, obwohl eine epitaktische Schicht zur Realisierung der
vorliegenden Erfindung nicht unbedingt erforderlich ist. Die zunächst auf das Substrat aufgetragene dünne
Schicht aus Halbleitermaterial besitzt einen einheitlichen Leitungstyp, der im folgenden beispielsweise als
P-lei;end angenommen sei.
Das Substrat 1 kann dadurch hergestellt werden, daß
man eine dünne isolierende Schicht auf die Oberfläche
eines monokristallinen Halbleiterkörper aufbringt Die
isolierende Schicht kann aus Siliziumdioxyd, Siliziumoxyd,
Siliziumnitrid, Aluminiumoxyd oder irgendeinem anderen elektrisch und chemisch geeign.jten Material 5
bestehen. Der Niederschlagsprozeß kann mittels irgendeines
geeigneten Verfahrens durchgeführt werden, das sich natürlich für das jeweilig ausgewählte Material
eignen muß. Beispielsweise kann Siliziumdioxyd durch thermische Züchtung oder durch Hochfrequenzenergie
benutzende Kathodenzerstäubungsverfahren aufgebracht werden. Siliziumnitrid kann typischerweise
niedergeschlagen werden durch Kathodenzerstäubung mittels hochfrequen?.betriebener Zerstäubungsapparaturen,
bei denen gleichzeitig eine chemische Reaktion abläuft oder durch pyrolytische Niederschlagsverfahren.
Eine verhältnismäßig dicke Schicht ergibt sich im letzteren Falle auf der Oberfläche der isolierenden
Schicht, die gewöhnlich eine Größenordnung von 1,5-10-' mm besitzt und die daher als Trägerschicht
dienen kann. Diese kann aus polykristallinem Silizium bestehen und durch irgendein bekanntes Verfahren
hergestellt werden. Jedoch kann auch jedes andere geeignete Material zu diesem Zweck benutzt werden.
Ein großer Teil des ursprünglichen Siliziumplättchens, d. h. die Rückseite des oben erwähnten zusammengesetzten
Substrates, wird dann zur Herabsetzung der Dicke entfernt, so daß eine Restdicke von 2 μηι
bestehen bleibt. Dieser Verfahrensschritt kann durch chemisches oder mechanisches Polieren oder durch eine
Kombination dieser Arbeitsgänge vorgenommen werden. Nunmehr wird eine Diffusionsmaske 3 auf die
obere Fläche der dünnen Schicht 2 aufgebracht. Herstellung und Anwendung derartiger Diffusionsmasken
sind in der Halbleitertechnik wohl bekannt.
Die F i g. 2a und 2b zeigen Draufsicht und Querschnitt der mehrschichtigen Konfiguration nach Durchlaufen
des nächsten Verfahrensschrittes im Rahmen der Herstellung der Halbleitervorrichtung. Ein Teil der
Maske 3 wurde mittels wohlbekannter Verfahren entfernt, beispielsweise durch Ätzverfahren, wie sie
vielfach zur Herstellung von Maskenfenstern angewendet werden. Die F i g. 3a und 3b sind Draufsicht- und
Querschnittsdarstellungen der mehrschichtigen Halbleiterkonfiguration nach Durchlaufen des nächsten
Verfahrensschrittes innerhalb des Gesamtherstellungsverfahrens. Es sei angenommen, daß das Halbleitermaterial
der zunächst aufgebrachten dünnen Schicht 2 vom P-Leitungstyp ist, wobei sich insgesamt eine PNP-Zonenfolge
des Transistors ergibt. Es ist für den Fachmann klar, daß bei der Benutzung N-Ieitenden Ausgangsmaterials
sich Transitoren mit einer NPN-Zonenfolge ergeben.
Nach der Einbringung des Maskenfensters wird eine Donatorsubstanz durch das Fenster der Maske unter
Benutzung von in der Halbleitertechnik wohlbekannter Verfahren nunmehr hindurchdiffundiert. Dieser Diffusionsprozeß
wird über eine ausreichende Zeitspanne durchgeführt, damit die Donatorsubstanz die gesamte
Dicke der dünnen P-leitenden Schicht 2 des dünnen Halbleiterplättchens durchdringen kann und darüber
hinaus noch weiter ausgedehnt, damit außerdem ein PN-Übergang 4 in einigem Abstand von den Maskenfensterkonturen
zustande kommt. Wie später noch im Zusammenhang mit den Fig. 5a und 5b besprochen
wird, verlaufen diese Übergänge in angenäherter Weise rechtwinklig zu den Oberflächen des Halbleiterkörpers.
Die Fig.4a und 4b sihd Draufsichts- und Querschnittsdarstellungen
der mehrschichtigen Halbleiterkonfiguration, wie sie sich nach dem nächsten
Verfahrensschritt darstellt Dieser besteht darin, eine Akzeptorsubstanz durch das Maskenfenster in die
Oberfläche der dünnen Schicht 2 einzudiffundieret., wodurch sich ein zweiter diffundierter Bereich innerhalb
des ersten eindiffundierten Bereiches ergibt Dieser zweite eindiffundierte Bereich wird wiederum den
ersten Leitungstyp aufweisen, d. h. er wird nach der oben gemachten Annahme vom P-Leitungstyp sein und
einen zweiten PN-Übergang 5 mit der ersten diffundierten Zone bilden.
Wie aus der F i g. 4a zu entnehmen, bildet daher der erste Übergang 4 die äußere Grenze des ersten
eindiffundierten Bereiches und stellt gleichzeitig die Grenzlinie zwischen dem an erster Stelle eindiffundierten
Bereich und dem äußeren Bereich der dünnen Schicht dar. Der zweite PN-Übergang 5 stellt die innere
Grenzlinie des an erster Stelle eindiffundierten Bereiches dar und grenzt den an erster Stelle eindiffundierten
Bereich gegen den an zweiter Stelle eindiffundierten Bereich ab. Die Kombination aus dem äußeren Bereich
des ersten eindiffundierten und mit dem zweiten eindiffundierten Bereich stellt einen flächenhaften
PNP-Transistor dar, der in der obenstehenden Weise hergestellt wurde. Natürlich kann das gleiche Vorgehen
auch dazu benutzt werden, in entsprechender Weise eine NPN-Halbleiterstruktur herzustellen.
Die PN-Übergänge 4 und 5 erstrecken sich von der oberen Fläche der dünnen Schicht des halbleitenden
Materials durch das gesamte halbleitende Material hindurch bis zur oberen Fläche des Substrates. Da das
Substrat als für den Dotierstoff mindestens fast undurchdringlich vorausgesetzt wurde, können sich die
Übergänge lediglich bis zu diesem Substrat hin erstrecken. Infolgedessen können die Übergänge nur
eine geringe Flächenerstreckung aufweisen, was somit zu einer starken Herabsetzung der Kapazitätswerte des
Transistors führt.
Die Fig.5a und 5b sind Querschnittsdarstellungen zweier typischer Übergangsprofile von nach dem
anhand der F i g. 1 —4 erläuterten Verfahren hergestellten Transistoren. Die Übergänge können mehr oder
weniger genau senkrecht zur Oberfläche der Halbleiterschicht verlaufen, wie dies beim Übergang 4 in F i g. 5a
gezeigt ist. Andererseits kann der Verlauf auch ziemlich stark von der senkrechten Richtung abweichen, wie das
bei dem Übergang 5 in Fig.5b der Fall ist. Im allgemeinen wird ein Übergang, welcher sich weiter
weg von der Kante des Maskenfensters befindet, mehr zu einem rechtwinkligen Verlauf bezüglich der Oberfläche
der dünnen Schicht tendieren, als dies für Übergänge der Fall ist, die sich in größerer Nähe der
Maskenfensterkante befinden.
Fig.6 erläutert ein Hilfsverfahren zur Durchführung
des Verfahrensschrittes, wie es in Verbindung mit den Fig.4a und 4b beschrieben ist. Es ist wünschenswert,
daß die Fläche zwischen der inneren und äußeren Grenzlinie des ersten Diffusionsbereiches groß genug
ist, damit noch die Möglichkeit besteht, einen elektrischen Kontakt oder Zuführung zum ersten Diffusionsbereich anzubringen, welcher der Basiszone des
Transistors entspricht. Ist der Flächenbereich der ersten Diiiusionszone nach dem obigen Verfahren hergestellten
Transistoren zu klein, so kann man eine zusätzliche Milfsdiffi'sionsmaske 6 verwenden, welche nach Durchführung
des eisten Diffusionsschrittes auf das Hnlh
leiterplättchcn zur Abdeckung eines gewissen zusätzli
chen Flächenbereiches aufgebracht wird. Die zusätzlich
verwendete Maskenfläche 6 bewirkt die Abschattung eines größeren Bereiches der ersten eindiffundierten
Fläche gegen die Dotierungssubstanz während der Durchführung des zweiten Diffusionsschrittes, so daß
insgesamt ein größerer Flächenbereich zum Zwecke der elektrischen Kontaktierung der Basiszone zur Verfugung
steht.
Claims (2)
1. Verfahren zum Herstellen von flächenhaften Transistoren lateraler Struktur und geringer Kapazität in einer dünnen, auf einem Substrat aus
dielektrischem, für Dotierungssubstanzen mindestens fast undurchlässigem Material aufliegenden
Halbleiterschicht eines ersten Leitungstyps durch selektives, von der oberen Oberfläche der HaIbieiterschicht ausgehendes Eindiffundieren von zwei
Dotierungssubstanzen in zwei Dotierungsoperationen, dadurch gekennzeichnet, daß durch
eine pro Transistor ein Fenster aufweisende Maske eine erste Diffusion mit einer Dotierungssubstanz
durchgeführt wird, welche einen dem Leitungstyp der Halbleiterschicht entgegengesetzten Leitungstyp erzeugt, daß dann durch die bei der ersten
Diffusion verwendete, höchstens in einem Teil des Randbereichs des Maskenfensters eine Abdeckung
aufweisende Maske eine zweite Diffusion mit einer Dotierungssubstanz durchgeführt wird, welche den
Leitungstyp, den die Halbleiterschicht aufweist, erzeugt, und daß beide Diffusionsdauern so festgelegt werden, daß die Halbleiterschicht jeweils in
ihrer gesamten Dickenerstreckung umdotiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Substratmaterial Saphir, Siliziumkarbid (SiC), Siliziumnitrid (Si3N4) oder Siliziumdioxyd (S1O2) benutzt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US75680668A | 1968-09-03 | 1968-09-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1944416A1 DE1944416A1 (de) | 1970-03-12 |
DE1944416C2 true DE1944416C2 (de) | 1982-09-02 |
Family
ID=25045133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1944416A Expired DE1944416C2 (de) | 1968-09-03 | 1969-09-02 | Verfahren zum Herstellen von flächenhaften Transistoren lateraler Struktur und geringer Kapazität |
Country Status (5)
Country | Link |
---|---|
US (1) | US3623923A (de) |
JP (1) | JPS4917916B1 (de) |
DE (1) | DE1944416C2 (de) |
FR (1) | FR2017229B1 (de) |
GB (1) | GB1260567A (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3919005A (en) * | 1973-05-07 | 1975-11-11 | Fairchild Camera Instr Co | Method for fabricating double-diffused, lateral transistor |
US4124933A (en) * | 1974-05-21 | 1978-11-14 | U.S. Philips Corporation | Methods of manufacturing semiconductor devices |
US4287660A (en) * | 1974-05-21 | 1981-09-08 | U.S. Philips Corporation | Methods of manufacturing semiconductor devices |
US4312680A (en) * | 1980-03-31 | 1982-01-26 | Rca Corporation | Method of manufacturing submicron channel transistors |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1069506A (en) * | 1966-02-08 | 1967-05-17 | North American Aviation Inc | A semiconductor device and method of making |
FR1535205A (fr) * | 1966-08-26 | 1968-08-02 | Trw Inc | Procédé de fabrication de transistors très minces et d'autres composants à l'état solide et semi-conducteurs ainsi obtenus |
AT365938B (de) * | 1980-05-05 | 1982-02-25 | Bergbahnen Studio | Fahrzeug zum abfahren in einer rinnenfoermigen schienenlosen rollbahn |
-
1968
- 1968-09-03 US US756806A patent/US3623923A/en not_active Expired - Lifetime
-
1969
- 1969-08-07 FR FR6926640A patent/FR2017229B1/fr not_active Expired
- 1969-08-13 GB GB40475/69A patent/GB1260567A/en not_active Expired
- 1969-08-30 JP JP44068324A patent/JPS4917916B1/ja active Pending
- 1969-09-02 DE DE1944416A patent/DE1944416C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE1944416A1 (de) | 1970-03-12 |
GB1260567A (en) | 1972-01-19 |
FR2017229B1 (de) | 1973-10-19 |
JPS4917916B1 (de) | 1974-05-04 |
FR2017229A1 (de) | 1970-05-22 |
US3623923A (en) | 1971-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1789206C3 (de) | Feldeffekt-Transistor | |
DE2729171C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
DE2238450C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE2824419C2 (de) | Feldeffekttransistor und Verfahren zu dessen Herstellung | |
DE102011085331A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE2807138A1 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
DE1589687C3 (de) | Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung | |
DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
DE19947020A1 (de) | Kompensationsbauelement mit variabler Ladungsbilanz | |
DE1924712C3 (de) | Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung | |
DE1539090B1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2047241C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
DE1944416C2 (de) | Verfahren zum Herstellen von flächenhaften Transistoren lateraler Struktur und geringer Kapazität | |
DE2048737A1 (de) | Verfahren zur Herstellung integrierter Transistoren | |
DE1590220A1 (de) | Halbleiterwiderstand und Verfahren zu dessen Herstellung | |
DE2403816C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE1439268B1 (de) | Integrierte Halbleiterschaltungsanordnung | |
DE1910297A1 (de) | Feldeffekttransistor mit isoliertem Gate und Verfahren zu dessen Herstellung | |
DE2059506C2 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE2139631C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist | |
DE2101278A1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2657822C2 (de) | ||
DE2627307C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |