DE1910297A1 - Feldeffekttransistor mit isoliertem Gate und Verfahren zu dessen Herstellung - Google Patents

Feldeffekttransistor mit isoliertem Gate und Verfahren zu dessen Herstellung

Info

Publication number
DE1910297A1
DE1910297A1 DE19691910297 DE1910297A DE1910297A1 DE 1910297 A1 DE1910297 A1 DE 1910297A1 DE 19691910297 DE19691910297 DE 19691910297 DE 1910297 A DE1910297 A DE 1910297A DE 1910297 A1 DE1910297 A1 DE 1910297A1
Authority
DE
Germany
Prior art keywords
conductivity type
layer
region
transistor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691910297
Other languages
English (en)
Inventor
Wilson Keith James
Mellor Peter Joseph Talbot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
POSTAL ADMINISTRATION UNITED KINGDOM GREAT BRITAIN & NORTHERN IRELAND
Original Assignee
POSTAL ADMINISTRATION UNITED KINGDOM GREAT BRITAIN & NORTHERN IRELAND
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by POSTAL ADMINISTRATION UNITED KINGDOM GREAT BRITAIN & NORTHERN IRELAND filed Critical POSTAL ADMINISTRATION UNITED KINGDOM GREAT BRITAIN & NORTHERN IRELAND
Publication of DE1910297A1 publication Critical patent/DE1910297A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

B e. s c h- r e i b.ü η g ' züni Patentgesuch
der Firma Postal Administration of the United Kingdom of Great"Britain and Northern Ireland, represented by "HER MJESTY'S POSTMASTER GENERAL. :
The General Post Off ice-, St. Martin's-le-Grand, London, E.C.i/England
betreffend:
"Feldeffekttransistor mit isoliertem Gate und Verfahren
zu dessen Herstellung".
Die Erfindung bezieht sich auf einen Feldeffekttransistor mit isloiertem Gate und auf ein Verfahren zu dessen Herstellung. Im folgenden werden die auch im deutschen fachlichen Sprachgebrauch eingeführten Ausdrücke Gate,Source und Drain in der Üblichen Bedpütung verwendet.
Ein Feldeffekttransistor mit iaaLier'tem Gate f im folgenden abgekürzt Igfet,:besitzt einen Bereich eines bestimmten Leitfähigkeitstyps(beispielsweise vom n.-Typ)j in dem zwei Bereiche, entgegengesetzten Leitfahigkeitstyps definiert sind (beispielsweise vom p-Typ), wobei einer der p-Typ-3ereiche die Source und der'andere der Drain ist. Eine isäLierte Gateelektrode wird mindestens einem Teil des ri-Typ-Bereichs zugeordnet zwischen der Source und dem Qraihi lind das Anlegen einer entsprechendem Späriiiüilg zwischen der Elektrode und dem ri-Typ- Bereich erzeugt in dem n'^T^p-I einen p-Typ Kanal. Der Stromfluß zwischen der Source und
,^--.. .-,.--^tTOaS-4-6/69ISI-
■- 2: -/
'Drain hängt ab von den .Abmessungeh:; dieses KanaleSidie ihrerseits abhängen; vort der angeieglen Spannung zwischen Gate-Elektrode und dem n-Typ-Bereichv ■;"■ .""■■■ v ' ""·"""
Aufgabe der Erfindung ist es,· einen Pelde ffekttr ans is tor mit isoliertem Gate zu schaffen^hei dessen Herstellung die späteren Daten des Transistors genau steuerbar sind.
Gemäß der Erfindung wird ein Feldeffekttransistor mit isoliertem Gate, vorgeschlagen9 umfassend einen Halb- . leitermäterialkörper, in dem zvmi Bereiche eines ersten Leitfähigkeitstyps definiert siridjzur Ausbildung von Source bzw. Drain des Transistors»zwischen denen, ein Bereich entgegengesetzten Leitfähigkeit s^ps angeordnet ist.und um- . fassend weiter eine Gate-Elektrode, die:von.dem Bereich entgegengesetzten Leitfähigkeitstyps duröh elektrisch isoliererides Material getrennt ists der zur Lösung der'obigen Aufgabe dadurch gekennzeichnet ist, dass die Bereiche des ersten Leitfähigkeitstyps die Form von Schichten besitzen und-voneinander durch mindestens eine aufgebrachte Schicht entgegengesetzten -Leitfähigkeitstyps getrennt sind, und dass sich die Gate-Elektrode über.die Dicke der Schicht entgegen*- gesetzten Leitfähigkeitstyps erstreckt. .. . .
Es wird also ein Schicht auf bau vorgesehen und d;.ieV ^. Gate-Elektrode kann sich von der Source zu dem Drain über die Dicke der Schicht vom entgegengesetzten Leitfähi^keits- .-.. typs erstrecken und von diesem durch rsoliermaterial getrennt sein* ; .-.. , :.-.-"- . ,.; .
Die Gate-Elektrode kann innerhalb, einer Wanne ängeordnet sein, die sich in das Halbleitermaterial in. einsi Richtung quer zu den Schichten erstreckt. Vprz.ugswe.ise/ y . besitzt die Wanne eine, rechteckige Qu&rschnitts.formjiWobel / t.
6/0912
' · . "1310297 ..
die Seltenwandungest der Wanne senütreeht au den Qbe~« flächen der Schicht;en liegen«
In.einer AusTfihrungsform des Erflndungsgegeasfc&nSes erstreckt eich die Wahne durch eine der Schichten vom ersten LeitfahigkeilfcstypB und dur.ch die Schicht vom entgegengesetzten Xjeltfähigkeitsisp und endet In öler anderen Schicht vom ersten Leitfähigkeit st fp. Die ßate-Blektrode kann sich über die Seitenwandungen und die Bodenfläahe der Wftnne erstracken; alternativ kann sieh'die uate-Slekfc über 4ie Seitenwandungen der Wanne allein erstrecken. In einer anderen Ausführungsform erstreckt sich die Wanne durch die Schicht vom entgegengesetzten Leitfähigkeitstyp und durch beide Schichten vom ersten Leitfähigkeitstype
.'Die Gate-Elektrode kann von den Oberflächen der Wanne durch ein einziges Isoliermaterial getrennt sein. Alternativ kann die Gate-Elektrode von den Flächen der Wanne durch mindestens zwei Isoliermaterialien getrennt sein, von denen eines zwischen der Qate-Elektrpde und der Schicht entgegengesetzten Leitfähigkeitstyps angeordnet/Ist und das zweite zwischen der Gate-Elektrode und einem Bereich vom ersten Leitfähigkeitstyp des HalbIeItermaterlals«, wcfcei das zweite Isoliermaterial so ausgewählt wird, dass ss eine reversible Durehbruchcharakteristlk bei einer Spannung. aufweist,die geringer ist als jene,bei der das erste. Isoliermaterial zerstört würde.
Eine abgewandelte Ausführunprsform derSrfindung sieht vor, dass die Schicht vomventResen^esizten Leltifählgkeltstyp aufgeteilt 1st in einen modulierten Känalberelch und einen stetigen Kanalbereich, die voneinander"durch eine Schirmschicht vom ersten Leitfähiiskeltsfcyp getrennt sind*..'
In -■""■"■- und dass die-Gate-Elektrode" ebenfalls*',zwei Abschnitte aufist, die sich über den modulier ten Kanäiberelch"
909846/091 2
' ßAOOfitÖINAL
- ίί -
1910237
bzw. den stetigen. Kanalbereich erstrecken und von jenen Regionen durch Isoliermaterial getreiint sind* -Bei dar Anwendung dieser Anordnung kann ein Eingangssignal an äie ■ *Λ-dem modulierten Kanälbereleh zugeordnete Elektrode ange- "' legt werden, um einen moduliertβη Kanal In ^nem Bereich« zu induzieren, während eine stetige Spannung an den stetigen · Kanalbereich bzw. die zugeordnete Elektrode angelegt wird,, um einen sieh nicht ändernden Kanal in diesem Bereich zu in« · duzieren. ! -·
Gemäß der Erfindung wird ein Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate vorgeschlagen,; , weichet die folgenden Verfahrensschritte umfasst: auf «her , J Schicht vom ersten Leitfähigkeitstyp eines Halbleitermateyials wird eine Schicht vom entgegengesetzten Leitfähigkeitstyp aufgebracht, beispielsweise niedergeschlagen, danach wird in die letztgenannte Schicht eine Schicht vom ersten LeitfähigkeS^tstyp elndiif undiert, danach wird eine Wanne in dem Halbleitermaterial ausgebildet, die sich mindestens durch die diffundierte Schicht vom ersten Leitfähigkeitstyp und die Schicht vom entgegengesetzten Leitfähigkeitstyp erstreckt, danach wird eine Isollermaterlalschieht auf die Wandungen der Wanne aufgebracht, beis^.elsweise niedergeschlagen^ und schließlich werden metallische Elektrodenschichten auf mindestens jenen Teilen des Isoliermaterials aufgebracht, beispielsweise-niedergeschlagen, die über dem Material entgegengesetzten Leitfähigkeit st yp liegen.
I·
^*-Jt1^ ee
transistor mit Isoliertem Gate vorgesehen, der Source^-^und Drain- Bereiche von einem ersten LeItfähigkelt^frypaufweist, die voneinander getrennt sind durch ein^ja-^ereich entgegenge-
En Gate besitzt, das.·
erstes Isoller-
material und von ^ßs^aev Bereiche vom ersten Leitfähigkeitstyp durch ein^zrtielt es Isoliermaterial getrennt Ist, tielch letztejpeselne reversible Durchbruchscharakteristik bei einer e —
setzten Leitfähigkeitstyps und dej
gesetzter
von dem Bereich entgegerii/«£w?-TjeitfähigkeIt
909846/0912
- 5 ORIGINAL INSPECTED
"■■I - ·- Γ- -
Die Erfindung soll nachstehend unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert werden. Dabei wird für den Peldeffekttransistor mit isoliertem Gate die Abkürzung IGFET verwendet.
Es zeigent
Fig. 1 eine"*Draufsieht auf den IGFET;
Fig* 2 eine perspektivische Darstellung des IGFET teilweise im Schnitt;
Fig» 3 einen Schnitt durch den IGFET gemäß Linie III-III in Fig. 1;
Fig. 4 bis 11 - aufeinanderfolgende Stufen bei der Her- - ■·. stellung des in Fig. 1 gezeigten IGFET * s j-ift-
Fig. 12 bis 15 abv;eichende Ausfühnngsformen von IGFET* s *■-■ ■ - gemäß der Erfindung ;
Figi ίβ und "17 .abweichende Arbeitsgänge bei detf" Her-• - stellung vori IGFET's gemäß der Eirfirtdurtg}' und
Fig. 18 eine abweichende Ausbildung eines IGFET1S ge-
-- ·" "v · maß der Erfindung. '"""' "" ' '■' '; /
Der in den Figuren ί Isis. 3 dargestellte IGFET ; ist in einer Haibleitermaterialseheibe ausgebildetV in der zvfei Schichten. '.- 7 und 8 definiert sindj, wobei die .Schicht f "p- Leitfähigkeit
und die Schicht 8 n- Leitfähigkeit besitzt * tibe'i* eineni be-: k stimmten Bereich der Scheibe"ist eine weitere p^Typ-S^hicht 11 " in der Schicht -3 definiert, um in diesem Bereiöh einen Schichtaufbäü der beiden Schiehteh 7* ;ΐ1 vör*>fc^TjTp' Leitfähigilei-b :*" ■
: QMQWL inspected
^:- - : :^ ,::■- ;■.. : ■ ;- 19T02S7
;■■ ' . ■■■■.. ; ■■■■■ ■;. " ■-- 6 -v -.". . ■ > ; \ ■;■■■ i - :.
zUBchaffen, die voneinander durch einen Berefch 8 von η- Typ-Leitfähigkeit getrennt sind. Die Bereiche, über die sich dieser Schicht'aufbau erstreckt, (festgelegt durch den 'areich der p-Typ-Sehicht 11) ist in Fig. 1 durch den von gestrichelteri Linien umschlossenen Bereich angedeutet. Die p-Typ-Schicht'7 bildet die Source des IGFET und die p-Typ-Schicht 11 bildet den Drain. Zwei Wannen 14 erstrecken sich durch den Drain 11 und den η-Typ-Bereich 8 in die Source 7,und Jede ist ausgekleidet mit einer Elektrode 21 ,welche von dem Halbleitermaterial durch eine Isolierschicht 15 getrennt ist. Jede der Elektroden bildet ein Gate des IGFETi Elektroden 1.9 und 2o kontaktieren die , n- Typ - Schicht 8 bzw. den Drain 11 und jede Elektrode 19, 2o, " 21 umfasst einen Abschnitt 19a, 2o a, 21 a mit einem vergrößerten Oberflächenabschnitt, an dem äußere Anschluüsse vorgenommen, werden können. Das Elektrodenmuster ist in den Fig.· 1 und. 2 erkennbar, und man kann der Fig. 2 entnehmen, dass die Bereich 2o a und 21a von der Halbleiterschicht 8 durch eine dicke Isolierschicht getrennt sind, die kontinuierlich mit der dünnen rs.oiierschicht ausgebildet ist. ■ ; : : '
Das Anlegen einer entsprechenden Spannung zwischen der Gate-Elektrode 21 und der n-Typ-Schicht 8,(d.h. zwischen den ausgedehnten Elektrodenbereichen 21 a und 19 a) führt zu einer-1 Inversion im Bereich der n-Typ- Schicht nähe der Elektrode 21 in einen p-Typ-Kanal zv/ischen der Source 7 und dem Drain ii ^ ■ wobei ein Stromfluß infolge der angelegten Spannung zwischen *' Source und Drain abhängt von den Dimensionen dieses Kanais* ~-"~- _ Äußere Verbindungen zum Drain erfolgen über den vergrößerten " Elektrodenbereich 2ο ä und äußere Verbindungen zu der 1SoUröe :!' können beispielsvreise dadurch^^ erfOltreh, dass die: Halbleiter-' scheibe mit einer entsprechenden Transistörumhüllürig legiert wird.;. , " ' ' . ' ' :'" _ =-.; ^ · -----i ^. ,.:,-.,> ^.;
80984B/0912 ; U-;;,- }U oWölNw. inspected
910297
/ * D|.e Länge desip«*Typ*KanalSyde?? zwischen der Source 7.,'.. *'; und dem Drain Ii indtuzierfc werden kann» wird gestimmt durch die
Picke der Kanaiscftlcht J iffii&ßhen Scmtfee und Drain und durch . / die Form der Wahmln l^l> und diese Können Während der Herstellung
genau gesteuert werden^so 4a&seine gewünschte nharäkteristIk ; '',erreichbar- ist> r'-;- .-"-/, "~:. ■"■■: v - Λ—: "V-'-- -'."":'- \ V. :" " : '
Ein Verfahreri zurHerstellung des IGFET, der in den Fig· ibis 3 dargestellt ist ^ bei dem die Dicke des n-Typ?- Bereichs 8 zwischen^ Source 7 und Drain Ii und ebenso die Form der Waftnen AM genau gesteuert werden kann, ist ift den Figuren 4 bis 11 erläuternd dargestellt* Es wird^ das Verfahren zur Herstellung .eines einzigen Transistors beschrlebenjdoiieh versteht es sich, dass eine Vielzahl ähnlicher Anordnungen auf einer einzigen Scheibe von Hälbleitermate^|ral erzeugt werden kann. Die Bezugszeichen,die in den Fig. 4 bis 11 Verwendung findeh/ entsprechen Jenen, die für den fertigen Transistor gemäß Figuren 1 bis 3 verwendet wurden.
Auf eine p-Typ-Halbleiterscheibe 7 (Fig. 4 ) ist eine Epitaxialschicht 8 von etwa 6 yum Dicke aus η-Typ Halbleitermaterial aufgebracht. D.ie Scheibe 7 ist hochdotiert (zeB.im Falle von Silizium bis zu einem spezifischen Widerstand von o,oo5 -O.cm),und die Epitaxialschicht 8 ist geringfügig dotiert (z.B. im Falle von Silizium bis zu einem spezifischen Widerstand von 1 -ü-cm). Eine zieMmlich djüce (z.B. os5 Aim) Ox-yäschicht 9 vilrd,dann auf der epitaxialen n-Typ-Schicht B aufgebracht, oder man lääst sie aufwachsen,und unter Verwertdung bekannter photolithographischer Verfahren wird ein Fenster Io entsprechend dem Bereich der Anordnung .innerhalb der mit gestrichelten Linien umschlossenen Fläche in Fig. 1 durch die Oxydschicht 9 bis zur Epitaxialschicht 8 geätzt. Eine entsprechende Verunreinigung lS^st man durch das Fenster Io
■ ■.::■■ ■;.. '-.β-. ■.■,'■;'■■■ ' in die Epitaxialschlcht dfcifundieren, um einen hochdotierten P- Typ- Bereich 11 zu - erzeugen- (Fig. 5) .Eine weitere dicke Oxydschicht 12 wird dann auf der Scheibe niedergeschlagen oder aufwachsen gelassen, und ein weiterer Säts von Fenstern 13,
in ihrer Lage entsprechend den Wannen I1* des vollständigen Transistors, wird durch diesejSchicht bis zum p-Typ-Bereieh 11 geätztCPig«. 6). Die Scheibe wird dann in ein Ifcebad getaucht
das den durch die Fenster 13 freigelegten Halbleiter angreift und die Wannen IM erzeugt, welche sich bis zu der ursprünglichen Halbleiterscheibe 7 hindurcherstrecken. Ein geeignetes Ktsbad für Silizium-Halbleitermaterial umfasst fünf Volumenteile Salpetersäure auf ein Teil einer JJojSlgen Lösung von Fluor- ' * wasserstoffsäure; dieses Ätzbad greift Fehlerstellen im Si« k lizlum vorzugsweise nicht an und erzeugt die Wannen 1*1 mit steilen Seiten wie in Fig. 7 gezeigt, was>wie welter unten noch diskutiert wird, von Vorteil ist. Das Ätzbad unterscheidet die Oxydschicht 12,wie in Fig. 7 dargestellt, und die über- '. stehenden Kanten k.önnen entfernt werden,, entweder durch einen weiteren photolithographischen Prozess^oder , indem die Scheibe in eine Flüssigkeit in einem Ultraschallreinigungsbad getaucht wird. Nachfolgend befindet sich die Scheibe in einem in Fig. 8 geziegten Zustand. Ä,
. Eine dünne (beispielsweise 15oo )Oxydschicht 15 wird nun aufgebracht oder aufwachsen gelassen , und zwar über die gesamte SchCbe( Fig. 9) ,und ein weiterer Satz von Fenstern
.16,. 17 in ihrer Lage entsprechende:■-) Elektroden 19/2o des vollständigen Transistors wird durch diese Schicht geätzt( s.Fig.lo), Eine Schicht 18 aus Elektrodenmetall,beispielsweise Aluminiume wird dann auf der gesamten Scheibe niedergeschlagen (Fig.11) und durch einen entsprechenden photolithographisehen Prozess entfernt, außer an den Stellen, wo die Elektroden 19,2o und 21 · ausgebildet werden sollen, woraus sich der vollständige in Fig.'3 gezeigte Transistor ergibt. Alternativ können die auf FIp;. Io folgenden Verfahrensschritte durch folgenden Arbeitsgang er-
. t- ic - «4
V , -. 1110197
-, setzt werden: Die Scheibe in dem in Fig. ld gezeigten Zustand wird in Hochvakuum-eingebracht und ein erstes Metall von einer entfernten Punktquelle wird auf die Söheibe aufgedampft, um die gesamte Oberfläche zu überdecken,außer dem Seiten, der Wannen 1-4. Einßweites Metall wird dann auf die Scheibe aufgedampft, um die gesamte Oberfläche einschließlich der Seiten der Wanne I1J abzudecken, und die Seheibe wli*d dann in ein Bad eingebracht, welches das erste Metall auflöst. Damit wird die Metallabdeckung von allen Stellen abgehoben, außer von den Seiten der Wannen 14* Die Elektroden 19 und 2o werden dann in der üblichen Weise durch Niederschlagen einer Metallschicht auf der gesamten Oberfläche aufgebracht, gefolgt von einem Ätzvorgang,und in der sich ergebenden Anordnung nach Fig. 12 sind die Bodenflächeri der Wannen 1*1 nicht metallisiert. Dies ist vorteilhaft, weil die Kapazität zwischen dem Gate 21 und der Source 7 des Transistors dann niedriger ist als bei der in Fig. 3 gezeigten Ausführungsform. - -
Oben warerwähnt worden, dass ein geeignetes Ätzmittel für die Ausbildung der Wannen 14 nach Fig.- 7' eiiie' Lösung von Salpetersäure und Fluorwasserstoffsäure' ist. Ein arideres geeignetes Ätzmittel für Silizium ist Hydrazirihydratydäs verwendet weräeh' kann, um die Wannen mit 'äbg^schrä§1>eni Sei'tehwandufpn ""anstatt parallelen Seitehwänduhgen nach' Fig. 7 auszubilden. Falls die Ober fläche-,der Siliziümscheibe'7,'Ö|ll nach Fig* 6 in einer kristaliographisehen Ebene 1 Oo liegt, Werden die Wannen l4a, wenn die Scheibe einem Hydiäziiihydrat-Ätzbad ausgesetzt wird j so ausgebildet, dass eine Seiteriwahclung in einer kristallogräphischen Ebene 111 liegt, und die ändere Seitenwandung in einer kr$stallQgräphischen^ EbAe" Ii I^ Solche Wannen l4a"sind in den FigV 16 uttd %t gizeigt. Die Wanne nach Fig. 16 ist' teilweise geätzt und weist' eine Böden-Släche 26" aufi die parallel zur^ Oberfläche der^ aiiiih^b liegt Cd»h, in der liristäilbgraphiöche'rv Efenö löo;)','
9:8 4 6 / Q 9 f 2r
1910217
Die Wanne nach Fig·^ 17 ist vollständig geätzt worden und hat keine BodenfBähe. Die Tiefe der Wannen 14 ä wird festgelegt durch die Dauer des Ätzvorgangs und durch die Abmessungen der Fenster 13 in der Oxydsehiöht 12 (Fiß|.6)f und es hat sich gezeigt, dass ein Unterschneiden der Öxydsch8(3,ht wie 4h nach Pig. 7 nur in vernachlässigbarem Maße stattfindet. Nach der Herstellung der Wannen lU a kann der Transistor vollendet werden, wie oben unter Bezugnahme auf die Pig, 9 bis 11 besehrieben.
Es ist festzuhalten, dass bei der oben erläuterten Methode die Schicht 8 durch epitaxiales Aufwachsen erzeugt wird und die Schicht 11 durch Diffusion. Die Tiefe beider Schichten (und damit jenes Teils der Schicht 8 zwischen d^n Schichten 7 und 11) kann demgemäß sehr genau gesteuert werden. ; ''_.',
Die Länge des Kanäles.der zwischen der Source, 7 und dem Drain 11 induziert wird, hängt in ,starkem Maße cib , von der Tiefe der Schicht 8 zwischen Source und ttoaln,und > dies gilt ganz besonders, wenn die Seitender Wannen I1I^1 ( und damit der wirksame Bereich der Gate-Elektrode 21) · sich senkrecht zu denSource?- und; prainscliicliten erst,reckehi Die Kennwerte des IGPET1S. können demnach-während der Herr· .· stellung sehr genau ,gesteuert, werden.: ■ :._/-..../.,"-...r.;.,:.,,'.
!ienn; die Seit en der. Wannen gene igt sind, wie 3.n 4en .^ Figuren 16 und· 17 .dargestellt» ist ,dieLänge de;s-^änjtles j., der zwischen Source 7 und Drain,11 induziert^ird, etwas,^.p, größer, als vienn -4ie; Seitenjfxandungen ,paralleL ,sind, v. ,f^^
. ;. Man-erkennt außerdem,-dass, ,in dem. Trarisistor,, in den Figurert-1 bis, 3 gezeigt 1st^dIe1 Elektroden 19 >
-■■ 11 -
909846/0912
;;.:.■■■■ . . . SAO
- Ii - ■' _ . : .- ; ■■■-".. = ■.;·■■■:
der Kanalschicht 8 außerhalb 'des aktiven Bereichs des Transistors verbunden sind ( sMie Pig.l) womit für einen gegebenen Tränaistor eine größere Anzahl von Drain- und Qatebereicheh (il,21) ermöglicht wirdi so dass sich--eine größere wirksame Kanälbreite ermöglichen lasst. Darüber* hinaus ist"die Source 7 einS Scheibe, niedrigen Widerstandes und äußere Anschlüsse an die Source können, wie oben erläutertj durch..-'Legieren der Scheibe mit einem entsprechenden Transietorgehäuse gfesehaffen werden. Diese Paktoren tragen gemeinsam dazu bei β dass ein IQPET erzeugt wird-., bei dem dia Source-und Drainanschlüsse verhälnlsmäßig ' niedrige Serienwiderstände haben, was erwünschte Merkmale für Hochleistungstransißtoren sind*
Ein weiteres Merkmal der oben --beschztelbenen Methode besteht darin, dass das Qäte-Isollermaterial 15 nledergeschlÄgen werden kann, oder man kann es aufwachsen lassen auf friech-geätztemSilizium ί dies s*zt die Gefahr der Zerstfirung und der Konzentration von Verunreinigungen In der Grenzfläche zwischen dem Isolator und der Schicht8 herab, wodurch die Wirkungsweise des Transistors beeinträchtigt werden könnte.
Pig. 13 zeigt eine abgwandelte Ausführungsform des IGPET1S nach Pig. 3. In der abgewandelten Ausführungsform erstreckt sich die Gate-Elektroden-Isolatlon 15 nur über die Seiten der Wannen l^jund vor dem Niederschlagen des Elektrodenmetalls 18 (Pig. 11) Werden die Wannen I1J mit einer Schicht aus einem zweiten Isoliermaterial abgedeckt, beispielsweise aus Silizium- Nitrid, dessen WiderstandsspannunssGhärakte»- H-StIk einen reversiblen Durchbruchspunkt aufweist. In dem vollständigen Transistor kontaktiert diese zweite Isolierstoff schicht die Source 7 über der Bodenfläche der Wannen I1I-.-Die Dicken der beiden Isolierstoffschichten sind so gewählt, dass bei Anlegen elfter Spannung zwischen Gate 21 und der
0O'98.A6/O912
Schicht 8 ein Durchbruch durch den zweiten Isolator 22 erfolgt (wodurch das Gate 21 mit der Source 7 verbunden wird )*bevor , , .·
die angelegte Spannung einen Wert erreicht, bei dem der Transistor unwiderbringlich zerstört würde. Die Doppelisolierschicht '·. ' kann verwendet werden, um einen Schutz gegen beispielsweise · exzessive Eingangsspannungen kurzer Dauer zu schaffen, und obwohl die Anwendung einer solchen Schicht beschrieben worden 1st in der Anwendung auf einen Transistor nach Fig, 3, so könnte sie doch bei jedem entsprechenden IPQET angewandt werden.
Pig. Ik dient der Erläuterung eines alternativen fahrens für die Herabsetzung der Kapazität zwischen Gate 21 und Source 7 in dem Transistor nach Fig. 3. In diesem Fall wird der Transistor hergestellt auf einem geringdotiertem η-Typ- Halbleiter 2k anstatt auf einer Scheibe hochdotierten Materials 7 wie nach Fig. 3*und der Herstellungsprozeas beginnt mit dem Niederschlag einer hochdotierten p-lei^&nden Schicht 23 auf dieser Scheibe. Die Schicht 23 entspricht der vollständigen Scheibe 7 nach Fig. 3 und bildet die Source in dem schließlich hergestellten Transistor. Die übrigen Arbeitsgänge des Verfahrens sind oben beschrieben mit der Ausnahme, dass die Wannen 14 nun durch»die Source-Schicht 23 hindurchgeätzt werden, bis - auf die Basisscheibe 2k. und ein Kontakt zu der Schicht 23 h-.er.ge#teiltwerden muß. Die Kapazität zwischen dem Gate- ■ 21 und der Scheibe ί 2k kann minimal gemacht werden durch Auswahl einer entsprechenden Dotierungskonzentration für die letztere, . :
Anhand der Fir;. 15 soll eine weitere Modifikation des Transistors nach Flg. 3 erläutert werden, bei der eine Herabsetzung der Kapazität zwischen Drain 11 und Schicht 8 erreicht wird. Die Herabsetzunc wird bewirkt"durch, "einen Schirm 2$t welcher die Kanalschicht 8 in zwei Bereiche 8' und 8/ · aufteilt, -die Je^ vreils entsprechende isolierte Gate-Elektroden 21' und 21" be- · ' sitzen: bei der Anwendung wird der Kanalfder im Bereich 9' induziert wird und sich zwischen der Sair.ce 7 und dem Schirm; 25 befindet, moduliert durch ein Hinr;an^gsignal, das an die Gate-
- 13- :
...9098Λ6/0912 \
ORIGINAL
Elektrode.21' angelegt wird,während der im Bereich 8'* induzierte Kanal j angeordnet zwischen dem Schirm 25 und dem ' Drain.11*konstant gehalten wird durch eine stabile Spannung,
welche an die Gäter-Elektrode 21·',angelegt wird.
Bei jedem der oben, beschriebenen IGFET's ist. die p-Typ-Halbleiterschi.ehtj welche die Source des Transistor bildet, entweder die Halbleiterscheibe, auf der der Transistor aufgebaut wird(7 Fig. 3 und 15) oder eine Schicht welche sich über die Scheibe erstreckt. (23._Fig. -I1O* Infolge {/de ssen ist die p-Typ-Source-Schioht allen auf einer. Scheibe gebildeten Transistoren gemeinsam,'und darüberhinaus, ist. die Tiefe der n-Typ-Schicht 8 , Vielehe auf dieser prTyp-Source-Schipht niedergeschlagen wird, über die Scheibe konstant. Dies.könnte im
monolith- '
Falle mortirtfrtischer integrierter Schaltkreise nachteilig
. Sine,-Möglichkeit,, um diesen Nachteil, zu,überwinden-, besteht darin, einen eingelassenen p—Typ-Bereich 3o zu verwenden, der die Source des IGFET's.,bildet, ,,wie, in Fig* 1.8. dargestellt. .. ." In diesem. FaIl^ wird, der IGFpT..auf äner .nr-Typ^-Halbleit er scheiß aufgebaut ,und der versenkte P-1^Pr Bereich, 3o bildet die.. Source T .des Transistors und entspricht;,der ;Schübe?,.nach Figuren-3 und 15-bzw.· der Schicht. 23 nach. Fig» l4 . Die., anderen Schichten , 8,11,15 und die Elektroden ·2ο,; und 21 entsprechen jene.n,. die, ; in Fig. 3 dargestellt sind. Ein versenkten p-Typ-Bereich 3o wird folgendermaßen- aufgebaut ν auf der. Oberfläche der nrTyp Halbleiterscheibe ,JIr lässt man, eine.. Ojxydschicht aufv/achsen und \. ■ ein Fenster wird.:durch die Öxydschicht;über, dem gewünschten..-. Qrt.fÜr- den Ϊ.versenktβ.η.,ρ.-Τ^ρ-Β.βΓθΙβΙι eingeätzt. Man, lässt -. eine . entsprechende Verunreinigung..in-.die Scheibe. 31-durch das; •Fenster eiridffundieren, uitl·den p-Typ-BereiciTi. 3,0-,auszubilden , ' ; 'und die Oxydschicht -wird dann-entfernt. Eine Schicht'. 8.-aus;-
909846/0912
η- Typ-Material wird dann epitaxial auf die ScM.be 31 aufgebracht ,wodurch der p-Typ-Bereich 3o abgedeckt wird und eine Oyxdsehicht 9 wird auf der Schicht 8 niedergeschlagen,oder < man lässt sie epitaxial aufwachsen. Die Schd.be entspricht dann der in Flg. 4 gezeigten und.die übrigen Arbeitsgänge bei der Herstellung des IPGET' s sind ähnlich den unteriBSugnahme auf die Figuren 1 bis 11 beschriebenen. . ....-.-., ,: . ■·*_.
Der Kontakt zu dem versenkten Source-Bereich 3o kann durch bekannte Verfahren hergestellt werd.en, indem Halbleitermaterial., über dem Bereich weggeätzt wird, wie bei 32 in .Fig.· 18 ,gezeigjt;^ und dann eine Metallelektrode 33 niedergeschlagen viird. An- n.,-t Ordnungen unter Verwendung, eines versenkten oder verdeckten." Sourcebereich 3o sind vorteilhaft insofern, als Jeder Source—..,;;. Bereich von den anderen Source-Bereichen durch, p-n - übergänge .-isoliert ist und als die Source-Bereiche auf. den einzelnen. - w Halbleiterscheiben nicht, mit deijgleichen /Tiefe angeordnet ^^c':^ sein müssen. Da alle Transistoren oder .Schaltkreise auf;einer^ Scheibe nicht von einem gemeinsamen Source-Bereich Gebrauchsmaeji ist es möglich, konventionelle IGFET- Typen auf dem gleichen Halbleiterscheiben:. herzustellen wie.; IGFETs .die gejnä-ß- der· vor- . · lebenden: Erfindung; aufgebaut, sind, . ·.- .. _,V-.. - i :. --? -.-". ,· '--..;'> '~*-.-s:·
...: ■■,:":.-.■■ - ■-:■-- '-.-■- ■"-·■."' ': "**;■'.-■. ' '■-■'.;- ■?-·. -<3'·:■?,:. Es ist" darauf hinzuweisen, dass in der. obigen^ 3ese.hre4>un;g die Halbleiterbereiche mit "p-Typ", "η-Typ" nur beispielshalber bezeichnet worden, sind, und das diese' Beziechnüngein· auch, vertauscht werden können. Dar üb erhinaus sind v»ar-.di.e 3.ere-ic."h,t#ß Tife und 11 als "SourceI' und "Drain" bezeichnet worden, ,dpch auch diese Bezeichnungen gegeneinander vertauscht werden.
- P.atentansTDrüche V 15 -
909846/0912

Claims (1)

  1. ι ■ · r ff
    Patentansprüche
    (y Feldeffekttransistor mit isoliertem Gate, umfassend einen HaTbleitermaterlalkörper, in dem zwei Bereiche eines
    ersten Leitfähigkeitstypsdefiniert".'-sind zur Ausbildung von
    Source bew. Drain des Transistors, zwischen denen ein Bereich entgegengesetzten Leitfähigkeitstyps angeordnet ist, und umfassend weiter eine Gate-Elektrode9 die von dem Bereich entgegengesetzten Leitfähigkeitstype durch elektrisch .isolieren·· des Material getrennt ist, dadurch gekennzeichnet, dass die
    Bereiche des ersten Leitfähigkeitstyps die Form von Schichten (7,11) besitzen und voneinander durch mindestens eine
    aufgebrachte Schicht (8) entgegengesetzten Leitfähigkeitstyps getrennt sind, und dass sich die Gate-Elektrode (21) über die Dicke der Schicht entgegengesetzten Leitfähigkeitst yns erstreckt·
    2.) Transistor nach Anspruch 1, dadurch gekennzeichnet, dass die Gate-Elektrode in einer Wanne (14) angeordnet ist, die sich bis in den Halbleitermaterialkörper durch die Dicke der Schichten erstreckt.
    dadurch
    3.)Transisitr nach Anspitch 2, gekennzeichnet.dass
    die Seitenwandunr;en der Wanne parallel zueinander und senkrecht zu den Oberflächen der Schichten ausgebildet sind.
    k,) Transistor nach Anspruch 2, dadurch gekennzeichnet, dass die Seitenwandungen der Wanne gegeneinander geneigt sind und in kristallographischen Ebenen des Halbleitermaterials
    liegen. .... ."", .
    - -16 -
    •5.) Transistor nach einem der Ansprüche 1 bis 48 durch gekennzeichnet, dass die Schicht (23»3o) vom ersten Leitfähigkeit styp, auf der die Schicht entgegengesetzten Leitfähigkeit styps aufgebracht ist, in-oder auf einem Bereich (24,31) dieses entgegengesetzten'Leitfähigkeitstyps ausgebildet ist. . . ;;.'■■
    6.) Transist or nach einem der Ansprüche v; < 1 bis 5, dadurch gekennzeichnet, dass die Gate-Elektrode (21) sich über eine (11) der Schichten vom ersten Leitfähigkeitstyp, die Schicht (8) vom entgegengesetzten Leitfähigkeitstyp und bis in die andere Schicht (7) vom ersten Leitfähigkeitstyp-erstreckt.
    7.) Transistor nach einem der Ansprüche y*mr 1 bis 5» dadurch gekennzeichnet, dass die Gate-Elektrode sich über die Schicht (8) vom entgegengesetzten Leitfähigkeitstyp sowie * · beide Schichten (11,23> vom ersten Leitfähigkeitstyp erstreckt..
    8.) Transistor nach einem der Ansprüche 1 bis 7,^ dadurch gekennzeichnet, dass die Gate-Elektrode von dem Ha Ib le it er mates-""' rialkörper durch mindestens zwei Bereiche elektrisch isolierenden Materials gelrennt ist, von denen sich der erste (15) zwischen der Gate-Elektrode und der Schicht entgegengesetzten Leitfähigkeitstyps erstreckt und der andere (22) zwischen der Gate-Elektrode und einem Bereich des" Halbleitermaterials vom ersten Leitfähigkeitstyp erstreckt, und dass der zweite Is^plermaterialbereich eine Widerstands-Durfchschlag-Verblndung der Gate -Elektrode mit dem Bereich (75 vom ersten Leitfähigkeitstyp bei Anlegen einer Spannung ausbildet, die unte^-die erste rsoliermaterialschicht zerstörenden Spannung liegt. '
    - 17 -
    846/09 12
    9.) Transistor nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass Source und Drain durch zwei niedergeschlagene Schichten (8·, 8") des entgegengesetzten Leitfähigkeitstyps voneinander getrennt sind, welche ifrerseits durch eine Schicht (25) vom ersten Leitfähigkeitstyp voneinander getrennt sind, und dass sich eine Gate-Elektrode (21 * Λ21") über die Dicke.Jeder Schicht vom.entgegengesetzten Leitfähigkeitstyp erstreckt und von dieser Schicht durch elektrisch isolierendes Ma-i terial getrennt ist. ../..-. ■ . ·
    lo.) Transistor nach einem der· Ansprüche 1 bis.9 als. Teileiner Halbleiteranordnung in einem Halbleitermatalalkörper, dadurch gekennzeichnet, dass der Halbleitermaterialkörper eine Mehrzahl von Bereichen vom ersten Leitfähigkeitstyp. (3o) aufweist, die von einer Schicht (11) des, ersten. Eeitfähigkeitstyps. durch eine niedergeschlagene Schicht (S) vom entgegengesetzten-Leitfähigkeitstyp getrennt sindi und dass einer aus der Mehrzahl von Bereichen (3o) und die Schicht vom ersten Leitfähigkeitstyp die Source und den Drain des Transistors., bilden.v
    ;-.-..;_; ,11«)- Verfahren-zur Herstellung eines. Transistors nach., :
    tf - - ■ . .
    einem, der Ansprüche.1. bis lo., dadurch-.gekennzeichnet ,· dass, auf ■ >. einer Halbleitermaterial,sehicht. vom. ersten Leitfähi-gkeitstyp·; . t eine Schicht vom .entgegengese.tz.ten Leitfähigkeitstyp niedergeschlagen wird,- dass,in die Schicht vom entgegengesefezten Leitfähigkeitstyp eine Schicht vom ersten Leitfähigkeits'typ ein- ■ -■ dflif funiert.viird, · dass in dem Hai'bleiterroafcQrial eine Wanne aus- . gebildet;- wird, die sich mindestens . dflirch die eindif funierte ,Schicht vom'ers'ten-Leitfähigkeitstyp :und:-dle Schicht, vom entgegengesetzten .Leit.fähigkeitstyp erstreckt, dass auf den Wandungen der Wanne eine Isoliermaterialschicht aufgebracht wird, und dass eine metallische Elektrodenschicht mindestens auf den Teilen der IsoliermaterLalschicht aufgebracht wird, die-sich über der Schicht vom entgegengesetzten Leitfähigkeitstyp befinden.
    - 18 909846/09 12
    12.) Verfahren zur Herstellung eines Transistors nach einem der Ansprüche 1 bis lo, dadurch gekennzeichnet, dass ' ein Bereich eines ersten Leitfähigkeitstyps in einem Halbr- ' leitermaterialkörper entgegengesetzten Leitfähigkeitstyps ausgebildet wird, dass eine Schicht entgegengesetzten Leitfähig-" keitstyps auf dem Halbleitermaterialkörper, den Bereich vom " ersten Leitfähigkeitstyp überdeckend, aufgebracht wird, dass in die Schicht vom entgegengesetztenLeitfähigkeitstyp eine Schicht vom ersten Leitfähigkeitstyp eindiffundiert wird, dass in dem Halbleitermaterial eine Wanne ausgebildet wird," die sich mindestens durch die eindiffundierte Schicht vom ersten Leitfähigkeitstyp und die Schicht vom entgegengesetzten Leitfähigkeitstyp erstreckt, dass auf den Wandungen der Wanne eine Isoliermaterialschicht aufgebracht wird, und dass eine metallische Elektrodenschicht mindestens auf den Teilen der Isoliermaterialschicht aufgebracht wird, die sich über der Schicht vom eigegengesetzten Leitfähigkeitstyp befinden. .
    13.) Verfahren nach Anspruch 11 Ader 12, dadurch gekennzeichnet, dass die Wanne durch ätzen des Halbleitermaterials ausgebildet wird unter Verwendung eines Ätzmittels, dessen Ätzrate von der kristallographischen Orientierung der HaIbleitermaterlaloberflächen abhängt,
    14.) Verfahren nach Anspruch 13, dadurch -gekennzeichnet, dass- als Ätzmittel Hydrazinhydrat verwendet wird.
    15.Feldeffekttransistor mit isoliertem Gate, gekennzeichnet durch Source- und Drain-Bereiche eines ersten Leitfähigkeitstyps, die voneinander durch einen 3ereich entgegengesetzten Leitfähigkeitstyps getrennt sind, und durch ein Gat-e* das von dem Bereich entgegengesetzten Leitfähigkeitstyps durch ein erstes isolierendes Material und von einem der Bereiche ersten Leitfähigkeitstyps durch ein zweites. Isoliermate^Jral
    90984S/0912 - ^0 ORIGINAL
    getrennt ist, welch letzteres einen reversiblen Widerstands· durehbruch zur Verbindung des Gate mit dem einen Bereich ersten Leitfähigkeitstyps bei einer Spannung aufweist, die unter der zur Zerstörung des ersten Isollermatalals ausreichenden Spannung liegt.
    9098 4 670912
DE19691910297 1968-03-01 1969-02-28 Feldeffekttransistor mit isoliertem Gate und Verfahren zu dessen Herstellung Pending DE1910297A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB1010068A GB1248051A (en) 1968-03-01 1968-03-01 Method of making insulated gate field effect transistors

Publications (1)

Publication Number Publication Date
DE1910297A1 true DE1910297A1 (de) 1969-11-13

Family

ID=9961500

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691910297 Pending DE1910297A1 (de) 1968-03-01 1969-02-28 Feldeffekttransistor mit isoliertem Gate und Verfahren zu dessen Herstellung

Country Status (4)

Country Link
DE (1) DE1910297A1 (de)
FR (1) FR2003068A7 (de)
GB (1) GB1248051A (de)
NL (1) NL6902936A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2350666A1 (fr) * 1976-05-04 1977-12-02 Siemens Ag Memoire a semi-conducteurs

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2106540A1 (de) * 1970-02-13 1971-08-19 Texas Instruments Inc Halbleiterschaltung und Verfahren zu ihrer Herstellung
JPS598375A (ja) * 1982-07-05 1984-01-17 Matsushita Electronics Corp 縦型構造電界効果トランジスタ
US5160491A (en) * 1986-10-21 1992-11-03 Texas Instruments Incorporated Method of making a vertical MOS transistor
US5124764A (en) * 1986-10-21 1992-06-23 Texas Instruments Incorporated Symmetric vertical MOS transistor with improved high voltage operation
US5016067A (en) * 1988-04-11 1991-05-14 Texas Instruments Incorporated Vertical MOS transistor
US5016068A (en) * 1988-04-15 1991-05-14 Texas Instruments Incorporated Vertical floating-gate transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2350666A1 (fr) * 1976-05-04 1977-12-02 Siemens Ag Memoire a semi-conducteurs

Also Published As

Publication number Publication date
NL6902936A (de) 1969-09-03
FR2003068A7 (de) 1969-11-07
GB1248051A (en) 1971-09-29

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE4433086A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3241184C2 (de) Leistungs-MOS-FET
DE1589687C3 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19947020B4 (de) Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren
DE2353348A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE1910297A1 (de) Feldeffekttransistor mit isoliertem Gate und Verfahren zu dessen Herstellung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1958542A1 (de) Halbleitervorrichtung
DE2047241C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE19924571C2 (de) Verfahren zur Herstellung eines Doppel-Gate-MOSFET-Transistors
DE1590220A1 (de) Halbleiterwiderstand und Verfahren zu dessen Herstellung
DE1944416C2 (de) Verfahren zum Herstellen von flächenhaften Transistoren lateraler Struktur und geringer Kapazität
DE1813551C3 (de) Hochfrequenz-Planartransistor
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE2059506C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2727279A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
EP1186052B1 (de) Source-down-leistungstransistor
DE2630079A1 (de) Sperrschicht-feldeffekttransistor
DE2539026C2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors der Vertikalausführung
DE2150794C3 (de) Verfahren zur Herstellung einer integrierten Logikschaltung und Anwendung des Verfahrens