DE2353348A1

DE2353348A1 - Feldeffekttransistor und verfahren zu dessen herstellung

Info

Publication number: DE2353348A1
Application number: DE19732353348
Authority: DE
Inventors: William Lloyd George; Robert Guy Hays; Chongkook John Rhee
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1972-10-24
Filing date: 1973-10-24
Publication date: 1974-05-09
Also published as: FR2204047A1; US3855608A; JPS4977583A

Description

- patentanwälte .

DIPL-IN¹G₁LEOFLEuCHAUS DR.-SNG. HANS LEVH

MüneJien 71, den 23. Okt. 1973 MelchloratTi 42

Unser Zeichen: MO99P-1060

Motorola, Inc. 9401 West Grand Avenue Franklin Park, Illinois V. St.. A.

Feldeffekttransistor und Verfahren zu dessen Herstellung

Die Erfindung betrifft einen Feldeffekttransistor und insbesondere einen Sperrschicht_rFeldeffekttransistor mit kontrollierbarer Pinehoff-Charakteristik, der für einen·Hochfrequenzbetrieb geeignet und · in einer Halbleiterschicht einer ersten Leitfähigkeit, ausgebildet ist, wobei diese Halbleiterschicht als erste Elektrodenschicht dient, sowie ein Verfahren zu dessen Herstellung,, Da die elektrischen Eigenschaften von Feldeffekttransistoren in mehrer Hinsicht den Eigenschaften von Vacuum-Röhren und bipolaren Transistoren überlegen sind, werden solche Feldeffekttransistoren zunehmend mehr in elektronischen Geräten verwendet,, Insbesondere haben Feldeffekttransistoren eine hohe Eingangs-

Fs/mü und Ausgangs-

,MO99P-1C00

und Ausgangsimpedanz, nahezu lineare Übertragungsfunktionen, ein geringes Bauschen und ein günstiges Teriiperaturverhalten. Daher werden Feldeffekttransistoren bereits in großem Umfang in Schaltungen verwendet, bei denen geringe Leistung benötigt wird. Wie z.B. für Hochfrequenzverstärker im Kommunikationsbereich, für Oszillatoren , ' und Mischerstufen.

Feldeffekttransistoren mit lateral liegenden Kanalbereichen sind nur begrenzt einsetzbar bei Anwendungsfällen für hohe Frequenzen und große Leistung. Derartige Feldeffekttransistoren haben in dir Regel ein diffundiertes Gate, das parallel zu den lateral verlaufenden Kanalstrecken liegt, wodurch unerwünscht lange Kanalbereiche entstehen. Da da· Gate und der laterale Kanalbereich durch einen Raum-, ladungsbereich getrennt werden, entstehen zwischen dem Gate der Source und der Drain parasitäre Kapazitäten und Widerstände, Diese parasitären Komponenten dämpfen die Verstärkung bei hohen Frequenzen, selbst bei Elementen mit kleiner Signalaristeuerung.

Wenn die lateralen Feldeffekttransistoren bezüglich ihrer Abmessungen vergrößert werden, um höhere Leistungen möglich zu machen, wachsen die Kosten sehr viel schneller an als bei bipolaren Transistoren für gleichartige Verwendung. Der Grund hierfür" liegt in der topographischen Gate-Gestaltung eines lateralen Feldeffekttransistors, die ungefähr den fünffachen Flächenumfang des Halbleiterplättchens im Vergleich mit einem bipolaren Transistor benötigt, der dieselbe Leistung zu liefern in der Lage ist. Dadurch sind die Kosten für einen lateralen Leistungs-Feldeffekttransistor wesentlich höher als für einen vergleichbaren bipolaren Transistor. Als Folge davon werden selbst zahnariig ineinandergeschachtelte laterale Feldeffekttransistoren nur selten für die Verstärkung von Signalen im UKW^Frequenzbereich benutzt, wenn Leistungen von einem Watt und mehr benötigt werden, da einerseits die Kosten zu hoch

- -2 - werden

409.819/0810

. MC99P-106C

werden und andererseife NeutralisatiOnsprobleme auftreten. ■

Aus diesen Schwierigkeiten, die Sieb im Zusammenhang mit lateralen
Feldeffekttransistoren ergeben; wurden Feldeffekttransistoranordnungen
mit vertikal liegenden Kanalstrecken für die Anwendung bei hohen Frequenzen
sowie hohen Leistungen untersucht, da grundsätzlich derartige vertikal
liegende Kanalstrecken kürzer sind und damit kleinere parasitäre Kapazitäten
und Widerstände als bei den Känalstrecken lateraler Feldeffekttransistoren
auftreten. Grundsätzlich wurden zwei Techniken verwendet, um das Gate
auszubilden und damit die Känalstrecke zwischen der Source und der Drain
festzulegen. Im einen Fall wird eine Standarddiffusion für das Gate benutzt ;

und im anderen Fall eine isotrope Ätzung, um Ausnehmungen "zu schaffen,
durch welche die Gate-Diffusion in das Halbleitermaterial erfolgen kann. _:

In beiden Fällen führten die Verfahren zu einem Gate, das unerwünscht !

gekrümmte Oberflächen aufweist und damit auch eine Känalstrecke bzw. j

einen Kanalbereich definiert, der von diesen gekrümmten Bereichen be- -J

grenzt ist. Ferner stellte sich bei den bekannten Verfahren eine abnehmende j

Störstellenkonzentration für die Gate-Bereiche neben der unkontrollierten !

Formgebung und der räumlichen Anordnung zueinander ein. Als Folge davon
ist der Raumladun-gsbereich, der sich über die Kanalstrecke erstreckt,
nicht im voraus definierbar, so daß sich Feldeffekttransistoren ergeben,
deren ÜbertragungsCharakteristiken denjenigen der Triode mehr ähneln ^l

als denjenigen der Pentode. Diese Ursache, daß sich sowohl der Gate- ;

Aufbau als auch der Aufbau der Kanalbereiche nicht genau kontrollieren
läßt, führt dazu, daß ,Masken größerer Abmessung benutzt werden müssen
und damit auch das Halbierterplättchen flächenmäßig vergrößert werden muß,
damit die gewünschten charakteristischen Werte wenigstens näherüngsweise
eingehalten werden können. Durch die schlechte Ausnützung einer Halbleiter- . ·
scheibe wegen* der größeren Halbleiterplättchen ergeben sich erheblich

-3- höhere

409819/0810

höhere Kostenanteile pro Halbleiterplättchen im Vergleich zu der Anzahl der bipolaren Transistoren, die aus einer vergleichsweisen Halbleiterscheibe gewonnen werden können. Die Diffusion, welche benötigt wird, um die vergrabenen Gate-Bereiche zu kontaktieren und einzelne Elemente gegeneinander zu isolieren, führt zu einem Ausdiffundie.ren des flachen Gate-Bereiches, wodurch die Gate-Länge unerwünscht vergrößert wird und der erwünschte Gate-Aufbau nicht mehr eingehalten werden kann. Zusammenfassend gilt, daß bekannte Feldeffekttransistoren mit vertikal verlaufendem Kanalbereich keine befriedigende Funktion zeigten und auch kein genau voraussagbares charakteristisches Verhalten möglich machten, um eine Massenproduktion zu rechtfertigen.

Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Feldeffekttransistor und insbesondere einen Sperrschicht-Feldeffekttransistor zu schaffen, dessen struktureller Aufbau eine preiswerte Herstellung und ein voraussagbares charakteristisches Verhalten möglich macht, wobei dieser Feldeffekttransistor insbesondere zuverlässig für Anwendungen im hohen und höchsten Frequenzbereich und für Anwendungen mit hoher Leistung einsetzbar sein soll. Ein solcher Feldeffekttransistor soll einen vertikal verlaufenden Kanalber.eich aufweisen und möglichst geringe parasitäre Widerstände sowie parasitäre Kapazitäten aufweisen, wobei jedoch der Drain-Sättigungsstrom entsprechend dem bekannter Feldeffekttransistoren mit senkrechtem Kanalbereich sein soll. Schließlich soll der Gate-Aufbau eines solchen Feldeffekttransistors während der Herstellung auch keinen unerwünschten Veränderungen oder Zerstörungen unterliegen.

Ausgehend von dem eingangs erwähnten Feldeffekttransistor wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß das Gate aus einem Halbleitermaterial, einer zweiten Leitfähigkeit vollständig in der ersten Elektrodenschicht ausgebildet ist und aus einer Vielzahl von Abschnitten mit U-förmigem Querschnitt besteht, wobei jeder Gate-Abschnitt aus einem horizontal

- 4 - . verlaufenden

409819/0810

■ MO39P-1060

verlaufenden und" einer Vielzahl senkrecht verlaufender Teilabschnitte besteht, von denen die horizontalen und die senkrecht verlaufenden Teilabschnitte im wesentlichen senkrecht aufeinanderstellen/ daß der Kanalbereich des Feldeffekttransistors aus Kanalstrecken besteht, die zwischen benachbart liegenden vertikalen Teilabschnitten liegen und von diesen im wesentlichen in Form von senkrecht verlaufenden Seiten begrenzt werden, ' und daß eine zweite Elektrodenschicht aus dem Halbleitermaterial erster. Leitfähigkeit vollständig über dem Gate und den Kanalstrecken ausgebildet ist, . . . . ·

Weitere Merkmale und Ausgestaltungen der Erfindung sind Gegenstand weiterer Ansprüche,» -

Zur Schaffung eines Feldeffekttransistors gemäß der Erfindung'sieht die Erfindung ein Verfahren, ausgehend von einer ersten Schicht eines Halbleitermaterials mit einer bestimmten kristallographischen Orientierung, derart vor, daß durch ein selektives anisotropisches Ätzen von der Ober-" fläche der Halbleiterschicht mit erster Leitfähigkeit eine. Vielzahl, im wesentlichen senkrecht verlaufende, nebeneinander liegende Ausnehmungen mit einem U-förraigen Querschnitt geschaffen werden, daß in die Seitenflächen und die Bodenfläche der Ausnehmungen Störstellen einer zweiten Leit< fähigkeit eindiffundiert werden, um eine Vielzahl nebeneinander liegender Gate-Abschnitte einer zweiten Leitfähigkeit zu schaffen," die integral in=" einander übergehen, so daß in der ersten Halbleiterschicht von den Gate = abschnitten umge'bene Kanalstrecken entstehen, die den fCanalbereich des Feldeffekttransistors bilden, und daß elektrische Kontaktanschlüsse separat mit dem Gate und dem jeweiligen Ende der Kanalstrecken verbunden werden, um einen Gate-Kontaktanschluß und Drain- sowie Source-Kontaktanschlüsse zis schaffen_o

." - 5 - ■"'-'" Weitere

. - MO39P-1060

Weitere Merkmale und Vorteile des Verfahrens sind Gegenstand von weiteren Ansprüchen. .

Der Feldeffekttransistor gemäß der Erfindung läßt sich besonders vorteilhaft mit Hilfe eines Verfahrens verwirklichen, bei dem eine epitaxial^ Schicht einer ersten Leitfähigkeit mit einer 110-Kristallorientierung als Ausgang-smaterial verwendet wird. Auf diese Schicht wird eine Siliciumdioxyd-Schicht angebracht und zur Verwendung als Ätzmaske entsprechend mit einem Maskenmuster versehen. Durch die Öffnungen der Maske wird eine anisotropische Ätzung vorgenommen, um Ausnehmungen zu schaffen, die im wesentlichen U-förmigen Querschnitt haben und sich in. die epitaxiale Schicht erstrecken. Die Seitenflächen dieser Ausnehmungen-verlaufen im wesentlichen vertikal zu einer im wesentlichen horizontal verlaufenden Bodenfläche. Mit einer anschließenden Ätzung werden die Ecken im. Bereich der auf die Bodenfläche aufstehenden Seitenflächen innerhalb der Ausnehmungen abgerundet. Anschließend wird die Gate-Diffusion durchgeführt, indem, ein Störstellenmaterial einer zweiten Leitfähigkeit durch die Ausnehmungen eindiffundiert wird, um flache diffundierte Bereiche zu schaffen, die das Gate darstellen,= Durch die Verwendung von Dampf als Hemmer ist es möglich^ die Diffusionsbereiche gleichmäßig flach auszugestalten» Durch diese Ätz -schritte und die Diffusion . ist es mögliche ein Gate aus einer Vielzahl von Abschnitten zu schaffen, die miteinander zusammenhängen, wobei jeder Gate-Abschnitt einen U-förmigen Querschnitt bezüglich einer horizontalen Schnittebene hat und die einzelnen Gate-Abschnitte zusammen in horizontaler Draufsicht leiterartig aneinander hängen,, Diese vertikal verlaufenden und als Gate diffundierten Seitenwände der Ausnehmungen begrenzen den Kanalbereich, der aus einzelnen Kanalstrecken besteht. Nach dem Entfernen des Gate-Musters aus Siliciumdioxyd wird eine zweite epitaxiale Schicht mit der ersten

; - 6 . = Leitfähigkeit

/¥t1 "Θ

' = ■ MO99P-10S0

Leitfähigkeit und einer J. 10-Kristallorientierung über der ersten Halbleiterschicht und den Ausnehmungen aufgewachsen. Zur Herstellung von Anschlußköntakten zum Gate werden schlitzartige Ausnehmungen in die zweite epitaxial© Schicht; eingeätzt, indem zuvor eine zweite Ätzmaske aus Silieiumdioxyd auf der zweiten epitaxialen Schicht in genauer Ausrichtung auf die vergrabene Gate-Struktur aufgebracht wird. Durch die zweite ahisotropische Ätzung geschaffenen schlitzartigen Ausnehmungen legen Teile des Gates frei.und isolieren gleichzeitig einzelne Bereiche der zweiten epitaxialen Schicht gegeneinander. Dabei wird bis zu einer solchen Tiefe geätzt, daß der diffundierte Gate-Bereich als Ätzstop wirksam ist und damit automatisch die Tiefe der Ausnehmungen begrenzt. Durch den genau kontrollierten. Aufbau des Gates ist es möglich, einen Sperrschicht-Feldeffekttransistor zu schaffen, dessen vertikal verlaufende Kanal st recken sehr genau definiert sind und innerhalb gewünschter Grenzen verlaufen. Dadurch ist es möglieh, einen Feldeffekttransistor mit voraussagbaren elektrischen Charakteristiken, auf einem vergleichbar kleinen Bereich eines Halbleiterplättchens zu schaffen. " ■

Die Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführüngsbeispielen in Verbindung mit den Ansprüchen und der Zeichnung. Es zeigen:

Fig. 1 einen vergrößerten Querschnitt durch das Ausgangsmat.erial ■ für einen Feldeffekttransistor gemäß der Erfindung;

Fig. 2 eine Draufsicht auf das Ausgangsmaterial gemäß Fig. 1, aus der die Formgebung einer Siliciumdioxyd-Schicht als Ätzmaske erkennbar ist; '

409819/0810

MO£?9P-10ßO

Pig. 3 einen Schnitt längs der Linie 3-3 der Fig. 2;

Fig. 4 einen Schnitt, aus dem die Querschnittsform von Au,s-

* .nehmungen hervorgeht, die mit Hilfe einer ersten anisotropischeri Ätzung durch die Öffnungen der Ätzrnaske gemäß Fig. 2 hergestellt sind; '

Fig. 5 einen Schnitt durch einen Teil eines in eine Ausnehmung gemäß Fig. 4 eindiffundierten Gate-Bereiches;

Fig. 6 die Form einer der Ausnehmungen gemäß· Fig. 4 nach der Durchführung einer weiteren Ätzung zur speziellen Formgebung]

Fig. 7 . einen Schnitt, aus dem der durch die Ausnehmungen diffundierte Gate-Auf bau hervorgeht, wobei die Ausnehmungen eine Form gemäß Fig. 6 aufweisen;

Fig. 8 eine Draufsicht auf den Halbleiteraufbau gemäß Fig. 7;

Fig. 9 einen Schnitt längs der Linie 9-9 der Fig. 8, nachdem, die Siliciumdioxyd-Ätzmaske entfernt ist;

Fig. 10 einen Halbleiteraufbau, bei dem eine zweite epitaxiale Schicht mit einer bestimmten kristallographischen Orientierung auf der Halbleiteranordnung gemäß Fig. 9 aufgewachsen ist, wobei diese epitaxiale Schicht eine Kontaktschicht trägt;

Fig. 11 den Aufbau gemäß Fig. 10 mit einer Siliciumdioxyd-Schicht auf der Kontaktschicht;

- 8 - Fig. 12

409819/0810

MO99P-1060

Fig. 12 eine Draufsicht auf den Halbleiteraufbau gemäß Fig. 11, bei welchem die Siliciumdioxyd-Schicht als zweite Ätzmaske ausgebildet ist;.

Fig. 13 einen Schnitt längs der Linie 13-13 der Fig. 12, der die -_k

Zuordnung, des zweiten Ätzmusters zu dem vergrabenen Gate- · Aufbau erkennen läßt;

Fig. 14 den Halbleiteraufbau gemäß Fig. 13 nach einer anisotropischen Ätzung zum Isolieren der einzelnen Gatter gegeneinander und zuni Freilegen der Gatterbereiche;

Fig. 15 einen Schnitt durch einen Teil des Halbleiteraufbaues gemäß Fig. 14, bei dem die durch die anisotropisehe Ätzung freige legte Oberfläche mit einer Siliciumdioxyd-Schicht überzogen ist; . ' "-;.-"

Fig. 16 einen Schnitt, aus dem die Anordnung des metallischen Source- und Gate-Anschlusses erkennbar ist;

Fig. 17 eine Draufsicht auf den Halbleiteraufbau gemäß Fig. 16, der die Formgebung für den metallischen Gate- und Source-Anechluß erkennen läßt. . ■ -. ".'-■".

Nachfolgend wird der" Aufbau und das Herstellungsverfahren eines Sperrschicht-Feldeffekttransistors gemäß der Erfindung mit einem vertikal. verlaufenden Kanalbereich beschrieben. Gemäß Fig. 1 wird als Ausgangsmaterial eine Halbleiterscheibe 10 verwendet, die aus einem längs der llO-Kriställebene geschnittenen und polierten Substrat 12 in Form eines

- 9 - . stark

409819/0810

MO99P-1060

stark N-leitend dotierten Einkristalles besteht. Das N -leitende Substrat kann eine Dicke in der Größenordnung von etwa 0, 35 mm aufweisen und ^: · einen Widerstand in der Größenordnung zwischen 0, 0009 bis 0, 005 ohm-em ^ haben. Eine epitaxiale Schicht 14 mit derselben 110-Kristallorientierung wie das Substrat ist auf dem Substrat ausgebildet. Die Dicke dieser N-leitenden Schicht 14 kann in der Größenordnung von 3 ,um liegen, wobei das Material einen Widerstand in· der Größenordnung zwischen 0, 3 bis 0, 5 ohm-cm aufweist.

Als dritte Schicht 16 ist eine Siliciumdioxyd-Schicht auf der Oberfläche der epitaxialen Schicht 14 aufgebracht. Aus dieser Siliciumdioxyd-Schicht 16 wird unter Verwendung herkömmlicher photolithographischer Techniken eine Ätzmaske derart gebildet, daß die langen Seiten der Rechtecke 19 entsprechend der Draufsicht gemäß Fig. 2 auf die lll~Kristall-Ebene ausgerichtet sind. Durch die Maske wird die Auslegung für den Gate-Leiter und den Kontaktträgerbereich 17 festgelegt. Durch die öffnungen der Ätzmaske wird mit Hilfe einer Kaliumhydr oxy d-Lösung. (KOH) eine erste anieotropische Ätzung des Halbleitermaterials vorgenommen. Da diese Ätzung das Halbleitermaterial in einer Richtung senkrecht zur 110-Kristallebene ungefähr 50 mal schneller.abträgt als in einer Richtung senkrecht zur 111-Kristallebene, wird das Halbleitermaterial unter der freigelegten 110-Kristallebene selektiv entfernt.

Damit werden nebeneinander liegende Ausnehmungen 20 geschaffen, die einen U-förmigen vertikalen Querschnitt mit flachem Bodenbereich entsprechend der Darstellung gemäß Fig. 4 und einen rechteckigen horizontalen Querschnitt aufweisen. Die Ausnehmungen 20 verlaufen durch die Oberfläche 18 des nicht mit Siliciumdioxyd 16 bedeckten Bereiches in die epitaxiale Schicht 14, und zwar in einer Richtung senkrecht zur 110-Kristallebene. Die Bodehfläche 24 der Ausnehmungen 20 ist etwa 1 .um bis etwa

- 10 - 2 ,um

409819/0810

ΜΟ99Ρ-λ060

V 23533Λ8

2 ,um unter der Oberfläche 18 der epitaxialen Schicht 14 angeordnet. Die Ausnehmungen 20 haben auch grundsätzlich einen rechtwinkligen Bodenbereich und etwa geradlinige Seitenflächen. , ;

Die Seitenflächen 22 der Ausnehmungen, die in der 111-Kristallebene und-. senkrecht zur 110-Kristallebene verlaufen, können nahezu vertikal wegen ; der erwähnten Eigenschaften des Kaliumhydrokyd-Ätzmittels ausgebildet werden, wogegen die Seitenflächen 23, die nicht in der 111-Kristallebene verlaufen, dazu tendieren, etwas geneigt angeordnet zu sein. Die geneigten Seitenflächen beeinflussen die elektrischen Eigenschaften des Feldeffekttransistors nicht nachteilig, da sich die steuernde Raumladung zwischen den vertikal verlaufenden Seitenwänden 22 und nicht zwischen den geneigt . verlaufenden Seitenwänden 23 erstreckt. In der Tat ergibt sich praktisch keine Hinterschneidung unmittelbar unterhalb der Grenzlinie zwischen der Oberfläche 18 der epitaxialen Schicht 14 und der Siliciumdioxyd-Schicht 16. Die vertikal verlaufenden Seitenflächen 22 erleichtern die Ausbildung eines im wesentlichen senkrechten Gates und eines Kanalaufbaues mit geradlinigen Seiten, wobei diese im wesentlichen parallel zueinander verlaufen und dazu beitragen, daß der Feldeffekttransistor mit hoher Arbeitsfrequenz einsetzbar ist, Der rechtwinklig geformte Aufbau der Ausnehmungen führt zu einem Feldeffekttransistorelement mit einer langen Gate-Breite pro Chip-Fläche, womit man einen sehr preiswerten Feldeffekttransistor für hohe Leistung schaffen kann.

In Fig. 5 ist ein unerwünschter runder Diffusionsverlauf 25 dargestellt, der sich ergibt, wenn die Gate-Diffusion durch die vertikalen Seitenflächen 22 und die horizontale Bodenfläche 24 einer Ausnehmung 20 vorgenommen wird. Dieser abgerundete Verlauf der Gate-Diffusion 25 würde zu einem Kanalbereich 2β mit ungleichem Querschnitt führen, woraus sich ein FeId-

-11- " . "..,-· ■' effekttransistor

409819/0810

MO9SP-1060

effekttransistor ableitet, der einen weichen Pinch-off-Ein sat z neben anderen unerwünschten Eigenschaften zeigen würde. Der diffundierte Bereich 25 erstreckt sich tief in die epitaxiale Schicht 14 längs der Oberfläche 18, da die Silieiumdioxyd-Schicht 16 das Eindringen der Diffusionsatome in seiner Umgebung beschleunigt. Überdies erstreckt sich der Diffusionsbereich weniger stark an-den verhältnismäßig scharfen Innenkanten 27, an welchen die Seitenflächen 22 und die B'odenfläche 24 aufeinanderstoßen, in das epitaxiale Material als in den Bereichen der flachen Oberfläche der Ausnehmungen 20.

Um einen solchen abgerundeten Diffusionsbereich 25 zu vermeiden, wird eine weitere Ätzung ausgeführt, um den Ausnehmungen einen bestimmten Verlauf der Innenfläche zu geben, bevor das Gate diffundiert wird. Ferner wird zusammen mit der Gate-Diffusion ein Diffusionshemmer zugeführt. Das Ätzmittel zur Formgebung der Ausnehmung, das z. B. aus einem Schwefelhexafluorid-Gas (SF.) bestehen kann/ trägt von den flachen

Oberflächen der Ausnehmung Material ab, wodurch die scharfen Kanten 27 abgerundet werden und weich verlaufende Kanten 28 gemäß Fig. 6 und 8 entstehen. Die abgerundeten Kanten 28 ermöglichen dem Diffusionsmittel,' tiefer in das darunterliegende Halbleitermaterial einzudringen* verglichen mit der Eindringtiefe bei den scharfen Kanten. Ferner wird gleichzeitig mit dem Diffusionsmittel Dampf eingeführt, um ein Oxyd auf den freiliegenden flachen Oberflächen der Ausnehmungen 20 zu schaffen, das auf die Diffusion durch die Kantenoberflächen hemmend wirkt.. Dieses Oxyd tendiert dazu, die Eindringtiefe des Diffusionsmittels durch die freiliegenden Oberflächen des epitaxialen Materials auszugleichen.

Nach' einer Diffusion durch die freiliegenden Oberflächen der Ausnehmungen 20, unter Verwendung von Bor, werden flache P -leitende Gate-Bereiche geschaffen, wobei das Diffusionsmaterial durch die Seiten- und Bodenflächen.

- 12 - ■. der Ausnehmung

»-1060

der Ausnehmung 20, jedoch nicht durch die mit der Siliciumdioxyd-Schicht abgedeckte Oberfläche des Ausgangsmaterials hindurch eindringt. Auf diese Weise werden Grenzschichtübergänge 31 eines zusammenhängenden einstückigen Gate-Teiles mit vergrabenen Boden- und Seitenflächen, wie in Fig. 7 dargestellt, geschaffen. Das Gate 29 besteht aus nebeneinander liegenden integralen Segmenten, die einen Ü-förmigeri Querschnitt aufweisen, wobei jedes Segment aus vertikalen Teilen und einem einstückig in diesen übergehenden flachen Bodenteil besteht. Das Gate 29 hat in der Draufsicht einen leiterartigen Aufbau'mit einem zusammenhängenden Umfangsbereich, wie aus Fig. 8 entnehmbar ist. Die vertikalen einander benachbarten Abschnitte des Gates 29 verlaufen-im wesentlichen parallel' und bestimmen den Kanalbereich 26, der eine definierte Form und eine verhältnismäßig geringe Länge aufweist, was zu einer Verringerung der parasitären Kapazitäten und Widerstände und zu einem Feldeffekttransistor mit hoher Verstärkung bei hohen Frequenzen führt. Die. charakteristischen Werte eines solchen Feldeffekttransistors, der einen scharf einsetzenden Pinch-off-Verlauf aufweist, sind voraussagbar. Sa ist· es zum Beispiel möglich, Kanallängen herunter bis zu 1,5 ,um mit Hilfe des Verfahrens gemäß der Erfindung zu erhalten, wogegen vergleichsweise bisher für laterale Sperrschicht-Feldeffekttransistoren Längen für den Kanalbereich von weniger als 4, 5 ,um nicht herstellbar sind.

Die Gate-Diffusionskonzentration ist an den äußeren Oberflächen 22 und am größten und nimmt mit dem Eindringen des Diffusionsbereiches in die epitaxiale Schicht 14 ab. Die an den jeweiligen Kanalbereich angrenzende Oberflächenkonzentration ist jedoch nicht verlaufend, sondern gleichförmig.

,der -'■.■"

Die Tiefe der Gate.-Diffusion, mü/der Gate-Kontaktanschluß und der Kontaktträger 33 gebildet wird, liegt in der Größenordnung von 0, 5 bis 1 ,um, wobei der Widerstand so niedrig als möglich gehalten, d. h. in der Größenordnung

von etwa 6 bis 7 ohm pro Quadrat liegt. Somit kann die Oberfläche dieser

- 13 - Bereiche

40^81970810 ; . -

ΜΟ£·9Ρ-1060

Bereiche als Ätzstop für eine anisotropisehe Ätzung mit Kaliumhydroxyd wirken. Der Widerstand des Gates wird ebenfalls klein gehalten, um den Gate-Widerstand zu verkleinern und eine hohe Übertragungsfrequenz möglich zu machen.

In Fig. 8 ist eine Draufsicht des Halbleiteraufbaus gemäß Fig. 7 dargestellt, wobei man einerseits auf die Siliciumdiaxyd-Schicht 16 und andererseits in die Ausnehmungen 20 sieht» Diese Ausnehmungen 20 haben einen rechtwinkligen Oberflächenbereich 30 und werden von dem P -leitenden Gate 29 umgeben. Die Rechtecke 32, die innerhalb der Rechteckbereiche 19 gemäß Fig. 2 liegen, deuten die Form des oberen Teiles der vertikal verlaufenden Kanalbereiche 26 any welche von der Siliciumdioxyd-Schicht 1-6 bedeckt sind und nach unten verlaufen, wobei diese Kanalbereiche von einer Grenzschicht 31 zum Gate-Bereich umgeben werden. Die Rechtecke 30 und 32 haben etwa gleiche Abmessungen, die jedoch mit den charakteristischen Werten der Feldeffekttransistoren veränderlich sind, wobei die Längsabmessung etwa in der Größenordnung zwischen 0, 05 mm und 0, 1 mm, bei einer Breite in der Größenordnung von 0, 025 mm liegen können. Obwohl bei dem dargestellten Ausführungsbeispiel nur zwei Kanalbereiche dargestellt sind, ist es offensichtlich, daß sowohl eine größere als auch eine kleinere Anzahl von Kanalbereichen möglich und zweckmäßig sind, wenn bestimmte elektrische Kennwerte eingehalten werden sollen. Die leiterartige Flächenkonfiguration für das Gate 29 bewirkt eine Vergrößerung der Gate-Breite pro Flächenbereich des Halbleiter-Chips, wodurch die Leistungskapazität pro Flächeneinheit im Vergleich mit bekannten Feldeffekttransistoren mit nebeneinander liegendem Kanalbereich vergrößert wird. Unter Verwendung dieser Oberflächenkonfiguration gemäß Fig. 8 kann ein Leistungs-Feldeffekttransistor mit gegebener Bemessung innerhalb eines Flächenbereiches eines vergleichbaren bipolaren Transistors geschaffen werden. Bei den gegebenen Abmessungen für jeden Feldeffekttransistor kann eine Gate-Breite von ungefähr 0, 05 mm bis ungefähr 0,1 mm geschaffen

- 14 - werden

409819/0810

MQPRP-lOßO

werden. In Fig* 9 wird ein Schnitt Oiängs der Linie 9-9 der Fig. 8 dargestellt, wobei jedoch die SiliciumdiOxyd-Schieht 16 von der Oberfläche des Halbleiteraufbaus entfernt ist.

In Fig. 10 ist der. Halbleiteraufbau dargestellt, nachdem die Silicium dioxyd-Schicht 16 entfernt und eine weitere N-le.i.tende epitaxiale Schicht 34 über der gesamten Oberfläche der epitäxialen Schicht 14 sowie den freiliegenden Oberflächen des Gates 29 angebracht ist. -Die epitaxiale Schicht.34, die ebenfalls eine 110«·Kristallorientierung hat, da sie auf der epitäxialen Schicht 14 mit'der selben Kristallorientierung aufgewachsen ist, füllt die Ausnehmung 20 und baut sich auf den Oberflächen 18 der Kanalstrecken 26 auf, um einen einstückig sich über den Halbleiteraufbaü erstreckenden Source-Bereich zu bilden., Die Vertiefungen 36 in der Oberfläche 38 der epitäxialen Schicht 34 sind nicht so tief wie die Ausnehmungen 20, da die epitaxiale Schicht 34 schneller auf der 110-Kristalleberie wächst und die Ausnehmungen 20 dazu tendieren, mehr von den Siliciumteilchen, die die Schicht 34 bilden, pro Oberflächeneinheit an sich zu ziehen, als dies für die planare Oberfläche 1.8" der Fall ist. Die N-leitende epitaxiale Schicht 34 kann einen Widerstand von z. B. zwischen O₄1 und 0, 3 ohm-cm haben. Dieser Widerstand liegt innerhalb eines Bereiches, der notwendig ist, um Spannungen aufrechtzuerhalten, die größer als die erforderliche· Gate-Spur ce-Dur chbruchspännung ist« Die Deckschicht 40 der epitäxialen Schicht 34 mit einer Oberfläche 41 wird dadurch-geschaffen, daß zunehmend Dotierungsmaterial beim Aufwachsen der epitäxialen Schicht in dks Halbleitermaterial eingeführt wird; Dadurch entstehen N-.-leitende Flächenbereiche, die für die ohmische Kontaktgabe geeignet sind, indem eine Aluminiummetallisierung anschließend aufgebracht wird. Die als Kontaktschicht wirkende Deckschicht 40 kann, eine Dicke in der Größenordnung von etwa 0, 5 ,umaufweisen, wogegen die epitaxiale Schicht 34 eine Dicke in der Größenordnung von etwa 3 ,um haben kann₀ ■

- 15 - Anschließend

9/-0-8.10.

MO99P-1060

Anschließend wird eine Schicht 42 aus Siliciumdioxyd mit vorzugsweise einer Dicke der Größenordnung von etwa 3 000 A über der Oberfläche 41 der Deckschicht 40 aufgebaut, wie dies aus Fig. 11 hervorgeht. Mit Hilfe eines Ätzmusters 44 werden selektive Bereiche der Siliciumdioxyd-Schicht 42 in herkömmlicher Weise entfernt, um die darunter liegenden .^ Bereiche 43 der Oberfläche 41 freizulegen. Die als Maske dienende Siliciumdioxyd-Schicht 42 ist in der Draufsicht aus Fig. 12 erkennbar. Die freigelegten Bereiche 43' sind auf die Umfangslinie des Gate-Aufbaus 29 ausgerichtet, wie aus Fig. 13 erkennbar ist, dasselbe gilt auch für den Gate-Kontaktanschluß und für den Kontaktträger 33.

Anschließend werden die freigelegten Teile der epitaxialen Schicht 34 einer zweiten anisotropi sehen Ätzung unterzogen, die' ebenfalls mit HiIe einer Kaliumhydroxyd-Lösung durchgeführt werden kann. Durch diese Ätzung werden Öffnungen 50 geschaffen, die im Querschnitt aus Fig. 14 erkennbar sind, und den Source-Aufbau 51 über dem Gate 29 völlig umschließen sowie den Gate-Kontaktanschluß und -Kontaktträger 33 freilegen. Dadurch wird verhindert, daß das periphere Material 52 die Halbleiteranordnung kurz schließen kann. Da die zweite epitaxiale Schicht 34 eine 110-Kristallorientierung hat,- werden Teile derselben in einer Richtung senkrecht zur Oberfläche 41 schneller, und zwar mit etwa dem Faktor 50, abgetragen als das Material, welches senkrecht zur 111-Kristallebene liegt. Damit verlaufen die Seitenwände 53 der Öffnungen 50 im wesentlichen senkrecht zur Ebene der Oberfläche 41 der zweiten epitaxialen Schicht 34. Überdies verringert die Oberflächenkonzentration der Bor-dotierten P -Gate-Diffusion ganz wesentlich die Geschwindigkeit der Materialabtragung während der zweiten anisotropen Ätzung, womit die Ätzung der Öffnungen automatisch beendet wird. Daher sind die Bedingungen für die zweite anisotropische Ätzung und die Zeit, während welcher das Material diesem Ätzeinfluß ausgesetzt wird, nicht so kritisch wie dies der Fall ist, wenn

- 16 - kein

4098 19/08 10

MO99P-106U

kein P -leitendes Gate und kein P -leitender Gate-Kontaktanschluß und -Kontaktträger 33 als automatischer Ätzstop verwendet würde. Durch diese zweite Ätzung werden Leck-Strecken beseitigt und der Gate-Kontaktanschluß sowie -Kontaktträger freigelegt, ohne daß Verfahrensschritte bei hohen Temperaturen notwendig sind, wie dies zum Beispiel für die Diffusion gilt^ Solche hohe Temperaturen könnten verursachen, daß die flache periphere. Schicht des Gates 29 ausdiffundiert, wodurch die parallele Zuordnung der Seitenflächen dieser Gate-Anordnung zerstört werden könnte. Eine solche Beeinträchtigung des Gate-Verlaufes kann die elektrischen Eigenschaften wesentlich verschlechtern und auch dazu führen, daß größere Halbleiterplättchen notwendig sind. Anschließend wird eine Passivierungsschicht 60

aus Siliciumdioxyd über allen freigelegten Oberflächen und Seitenflächen sowie der Bodenfläche der Öffnung 50 aufgewachsen, wie dies aus Fig. 15 hervorgeht. Diese Passivierungsschicht überzieht auch den Gate-Kontakt anschluß und -Kontaktträger 33. . .

Unter Verwendung herkömmlicher Verfahren wird die Siliciumdioxyd-Schicht 60 in eine Siliciummaske für die Metallisation der Source- und Gate-Bereiche umgewandelt. Sodann wird eine Metallschicht auf die Oberfläche der Halbleiterscheibe 10 aufgebracht und in der Weise gestaltet, daß ein Source-Kontakt 62 und ein Gate^Leiter 64 sowie Gate-Kontakt 65 entsteht. Der Querschnittsverlauf dieser Metallanschlüsse geht aus Fig. 16 hervor, wogegen Fig. 17 die fläehenhafte Gestaltung dieser Anschlüsse auf dem HaIb^ leiterkörper zeigt. Nach einer elektrischen Überprüfung wird die Rückseite der Halbleiterscheibe abgetragen und ein Drain-Kontakt ausgebildet, indem eine Goldschicht auf der Bodenflache des Substrates 12 in herkömmlieher Weise aufgebracht wird. Anschließend werden die einzelnen Halbleiterplättchen einer Halbleiterscheibe voneinander getrennt, um die gemäß der Erfindung hergestellten Sperrschicht-.Feldeffekttransistoren individuell in Gehäuse fassen zu können.

- \Ί - In der Regel

MO99P-106Ü

In der Regel tendiert die Herstellung von Halbleiteranordnungen, die Signale hoher elektrischer Leistung verarbeiten können, dazu, die Halbleiter lediglich zu vergrößern, um damit auch die Leistung der Halbleiter elemente entsprechend zu vergrößern. Wie bereits erwähnt, sind jedoch laterale Feldeffekttransistoren aufgrund ihres Aufbaus nicht in der Lage, größere Leistungen durch einfaches Vergrößern ihrer Abmessungen zu verarbeiten. Eine solche Vergrößerung ist auch von besonderem Nachteil wegen der Kosten, die entstehen, wenn Halbleiterplättchen im Vergleich zu der Größe, wie sie für bipolare Transistoren gleicher Leistung benötigt werden, wesentlich größer ausgebildet werden sollen. Ferner ist es bekannt, daß Feldeffekttransistoren herkömmlicher Art nicht in zufriedenstellender Weise für die Anwendung bei hohen .Frequenzen geeignet sind, da ihre charakteristischen Werte wegen der gekrümmten Begrenzung der Kanalstrecke unvorhersagbar sind. Dies ist auch der Fall aufgrund der Beeinträchtigung des Gate-Aufbaues durch große parasitäre Kapazitäten und Widerstände, die sich nicht vermeiden lassen. Auch stellte sich bei bekannten Halbleiteranordnungen mit vergrabenen Gate-Bereichen der Nachteil ein, daß bei der Kontaktierung mit Hilfe einer Diffusion bei hoher Temperatur eine Ausdiffusion des Gate-Bereiches ausgelöst wird, wodurch eine Vergrößerung der Abmessungen und parasitäre Signalverluste nicht zu vermeiden sind»

Das Verfahren gemäß der Erfindung führt zu einem wesentlich verbesserten Aufbau eines vertikalen Kanalbereiches für Sperrschicht-Feldeffekttransistoren, die sowohl mit hoher Leistung als auch bei hoher Frequenz einsetzbar sind und welche bei großer Zuverlässigkeit relativ billig und einfach hergestellt werden können. Wie aus den Fig. 7 und 8 hervorgeht, wird durch die erste anisotr.opische Ätzung und die Technik zur Formgebung der Ausnehmung ein Aufbau für »das Gate 29 erzielt, der im wesentlichen vertikale Seitenwände umfaßt und damit einen Kanalbereich 26 definiert, der in seiner Formgebung ebenfalls genau festgelegt ist und kurze Kanallängen aufweist.'

- 18 - Die flache

4 0 9 8 19/0 8 1 0

Die flache Bodenfläche des U-förmig im Querschnitt verlaufenden Gate-Bereiches und der rechtwinklige Querschnitt der Kanalstrecke führen zu einem Feldeffekttransistor, dessen charakteristische Werte voraussagbar s-ind und der einen scharfen Pinch-off-Einsatz hat. Insbesondere erstrecken sich die Raumladungszonen über den gleichförmigen Querschnitt des Kanalbereiches in einer vorhersagbaren und einstellbaren Weise, Die sich aus dem Aufbau zwangsläufig ergebenden Kapazitäten und Widerstände werden beim erfindungsgemäßen Aufbau auf ein Minimum reduziert, da die Gate-Län'ge auf einen minimalen Wert verkürzt ist. Ferner wirkt sich die Ver-\ wendung des diffundierten Gates als Ätzstop besonders günstig aus, da bei der nachfolgenden Ätzung zum Freilegen des Gates und zur Schaffung eines isolierenden Kanals der flache diffundierte Gate-Bereich seine Form beibehält und damit der Flächenanteil auf-dem Halbleiterscheibchen geringer wird, der für jedes Element vorgesehen werden muß. Ferner ergibt sich ein kleinerer Gate-Wi der stand. Die leiterartige Ausgestaltung des Gates führt zu einer großen Gate-Breite pro Flächeneinheit des Halbleiterplättchens, so daß die Kapazität für eine höhere Leistung leichter zu erhaltenist als bei bekannten Lateral-Feldeffekttransistoren.

- 19 - . Patentansprüche

409819/0810

INSPECTED

Claims

MO99P-10G0

Patentansprüche

Feldeffekttransistor mit kontrollierbarer Pinch-off-Charakteristik, der für einen Hochfrequenzbetrieb geeignet und in einer Halbleiterschicht einer ersten Leitfähigkeit ausgebildet ist, wobei diese Halbleiterschicht als erste Elektrodenschicht dient, dadurch gekennzeichnet, daß das Gate (29). aus einem Halbleitermaterial einer zweiten Leitfähigkeit vollständig in der ersten Elektrodenschicht ausgebildet ist und aus einer Vielzahl von Abschnitten mit U-förmigem Querschnitt besteht, wobei jeder Gate-Abschnitt aus einem horizontal verlaufenden und-einer Vielzahl senkrecht verlaufender Teilabschnitte besteht, von denen die horizontalen und die senkrecht verlaufenden Teilabschnitte im wesentlichen senkrecht aufeinanderstehen, daß der Kanalbereich des Feldeffekttransistors aus Kanalstrecken (26) besteht, die zwischen benachbart liegenden vertikalen Teilabschnitten liegen und von diesen im wesentlichen in Form von senkrecht verlaufenden Seiten begrenzt werden, und daß eine zweite Elektrodenschicht (34) aus dem Halbleitermaterial erster Leitfähigkeit vollständig über dem Gate und den Kanalstrecken (26) ausgebildet ist.
2. Feldeffekttransistor nach Anspruch 1, dadurch gekenn-

zeichnet, daß die Kanalstrecken (26) sowohl in einem horizontalen als auch in einem vertikalen Querschnitt im wesentlichen rechteckig ausgebildet sind und sich zwischen der ersten Elektrodenschicht und der zweiten Elektrodenschicht derart erstrecken, daß sie jeweils von den Gate-Abschnitten umgeben werden.

4098 19/08 10

MO99P-1060
3. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Gate-Abschnitte integral ineinander
übergehen und im horizontalen Querschnitt grundsätzlich rechteckig ausgerichtet sind, so daß die einzelnen Gate-Abschnitte
leiterartig nebeneinander verlaufen, wodurch eine große Gate- *».
Breite pro Oberflächeneinheit des Halbleiterblättchens entsteht ' .

und eine hohe Leistung leicht zu handhaben ist. ■ 1
4. Feldeffekttransistor nach einem oder mehreren der Ansprüche

1 bis 3, dadurch gekennz eichnet , daß die erste

Elektrodenschicht und die zweite Elektrodenschicht sowie das . ' :·

- Gate aus einem Halbleitermaterial mit einer bestimmten Kristall-· ^:

orientierung hergestellt ist, daß in der zweiten Elektrodenschicht j.

schlitzartige ,Ausnehmungen (50) vorgesehen sind, die senkrecht i

zur Oberfläche der zweiten Elektrodenschicht verlaufen und an dem ,

Gate enden, und daß eine Metallisationschicht (64) innerhalb der j

" ι

schlitzartigen Ausnehmungen (50) angeordnet ist, die als Gate- \

Kontaktanschluß und -Kontaktträger (33) wirksam ist.
5. Verfahren "zur Herstellung eines. Feldeffekttransistors, Vorzugs- [

weise eines Sperrschicht-Feldeffekttransistors, wobei als Aus- j

gangsmaterial von einer Halbleiterschicht (14) einer ersten Leit- |-

fähigkeit und einer bestimmten Kristallorientierung ausgegangen !

wird, dadurch gekennzeichnet, daß durch ein selektives '

anisotropisches Ätzen von der Oberfläche der Halbleiterschicht I

mit erster Leitfähigkeit eine Vielzahl, im wesentlichen senkrecht j

verlaufende, nebeneinander liegende Ausnehmungen (20) mit einem
U-förmigen Querschnitt geschaffen werden, daß in die Seitenflächen
(22) und die Bodenfläche (24) der Ausnehmungen (20) Störstellen
einer zweiten Leitfähigkeit eindiffundiert werden, um eine Vielzahl nebeneinander liegender Gate,-Abschnitte (29) einer zweiten
Leitfähigkeit zu schaffen,, die integral ineinander übergehen, so
daß in der ersten Halbleiter schicht von den Gate-Abschnitten um-

409819/0810

MO99-1Ü60

gebene Kanalstrecken entstehen, die den Kanalbereich des Feldeffekttransistors bilden, und daß elektrische Kontaktanschlüsse separat mit dem Gate und dem jeweiligen Ende der Kanalstrecken verbunden werden, um ,einen Gate-Kontaktanschluß (65) und Drain- sowie Source-Kontaktanschlüsse (62) zu schaffen.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Ausbildung der Gate-Abschnitte und der Kanalstrecken eine zweite Halbleiterschicht (34) eines ersten Leitfähigkeittyps mit einer bestimmten kristallographischen Orientierung in den Ausnehmungen (20) und auf den beim Ätzen stehengebliebenen Teilen der Oberfläche der ersten Schicht aufgewachsen wird, um eine zweite Elektrodenschicht zu schaffen, die vollständig und einstückig über den Kanalstrecken (26) ausgebildet ist.
7. Verfahren nach Anspruch 2, dadurch gekennzeichnet,

daß in die zweite Halbleiterschicht (34) selektiv durch anisotropische Ätzung schlitzartige Ausnehmungen eingeätzt werden, um zumindest Teile des diffundierten Gates freizulegen, um an diesen das Anbringen von Kontaktanschlüssen zu erleichtern.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet,

daß das Gate mit einem kontinuierlich zusammenhängenden, die Kanalstrecke umgebenden Gate-Abschnitt ausgebildet wird, und daß durch die selektive anisotropische Ätzung periphere Teile des Gates durch die schlitzartigen Ausnehmungen (50) freigelegt werden, wobei die Ausnehmungen die zweite Halbleiterschicht unterteilen und die einzelnen Teile gegeneinander isolieren.
9. Verfahren nach einem oder mehreren der Ansprüche 5 bis 8,

dadurch gekennzeichnet , daß das Gate durch eine

4098 19/08 1 0

MO99-1060

P -Diffusion hergestellt wird, und daß zur zweiten anisotropischen Ätzung eine auf Kaliumhydroxyd basierende Lösung Verwendung findet, wobei das durch Diffusion geschaffene P. -leitende Gate . als Ätzstop für die zweite anisotropische Ätzung wirksam ist. ■■·.

409819/0810