DE19643903A1 - Verfahren zur Herstellung eines Bipolartransistors mit Heteroübergang - Google Patents
Verfahren zur Herstellung eines Bipolartransistors mit HeteroübergangInfo
- Publication number
- DE19643903A1 DE19643903A1 DE19643903A DE19643903A DE19643903A1 DE 19643903 A1 DE19643903 A1 DE 19643903A1 DE 19643903 A DE19643903 A DE 19643903A DE 19643903 A DE19643903 A DE 19643903A DE 19643903 A1 DE19643903 A1 DE 19643903A1
- Authority
- DE
- Germany
- Prior art keywords
- collector
- film
- layer
- thin film
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000010408 film Substances 0.000 claims abstract description 88
- 239000010409 thin film Substances 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims abstract description 65
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 229920005591 polysilicon Polymers 0.000 claims abstract description 32
- 239000002019 doping agent Substances 0.000 claims abstract description 25
- 238000005468 ion implantation Methods 0.000 claims abstract description 15
- 238000000926 separation method Methods 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 150000004767 nitrides Chemical class 0.000 claims abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 125000006850 spacer group Chemical group 0.000 claims description 19
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims 2
- 238000002161 passivation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 28
- 230000008569 process Effects 0.000 description 24
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
Description
Die Erfindung betrifft ein Verfahren zur Herstellung eines
Bipolartransistors mit Heteroübergang und insbesondere ein verbessertes Verfahren
zur Herstellung eines Bipolartransistors mit Heteroübergang, mit dem eine Basis
durch ein Aufwachsverfahren statt durch Ionenimplantation oder Diffusion von
Dotierungsmittel gebildet werden kann und mit dem es möglich ist, unter
Verwendung einer einzigen Maske gleichzeitig eine Bauelement-Trennung, eine
Selbstausrichtung von Kollektor und Basis und eine selektive Kollektor-Ionenimplantation durchzuführen.
Bipolartransistoren mit Homoübergang haben allgemein die Vorteile, daß
sie kompakt sind und daß die Betriebsgeschwindigkeit hoch ist. Die erhöhte Dichte
der Dotierungsmittel des Emitters und der Basis setzt der Verbesserung der Eigen
schaften eines Bauelementes unter Verwendung eines vorhandenen Transistor
aufbaus jedoch eine Grenze.
Um diese Probleme zu lösen, wurden in der Industrie bipolare
Bauelemente mit Heteroübergang verwendet.
Bipolare Bauelemente mit Heteroübergang haben die Eigenschaft, daß
der Energiebandabstand des Emitters größer als derjenige der Basis ist, so daß das
Bauelement die gewünschte Leistung erbringen kann. In neuerer Zeit wurde ein
Verfahren untersucht, den Energiebandabstand zu verkleinern, indem der Si-Basis
schicht während des Herstellungsprozesses eines Bauelementes mit Homoübergang
Ge hinzugefügt wurde.
Das konventionelle bipolare Bauelement mit Heteroübergang ist auf die
gleichzeitige Verwendung eines Polysilizium-Dünnfilms als Basiselektrode, wie bei
einem bipolaren Si-Bauelement mit Homoübergang, eines Emitters und einer
Diffusionsquelle für Emitter-Dotierungsmittel gerichtet, wobei die
Emitterinjektionseffizienz erhöht wird, indem zwischen dem Emitter und der Basis
eine vorbestimmte Energiebanddifferenz erzeugt wird, wodurch die
Stromverstärkung und die Schaltgeschwindigkeit des Bauelementes erhöht werden.
Zur Optimierung und Verkleinerung des Bauelementaufbaus hat man
verschiedene Verfahren zur Minimierung von verschiedenen Parakomponenten wie
den Basiswiderstand im aktiven Gebiet des Bauelementes und eine Parakapazität
zwischen dem Kollektor und der Basis verwendet.
Unter den oben erwähnten Verfahren gibt es ein Grabentrennverfahren,
eine lokale Oxidation von Silizium (LOCOS) und ein Verfahren zum selektiven
Aufwachsen (SEG) eines SiGe-Basis-Dünnfilms.
Außerdem hat man in der Industrie intensiv Verfahren untersucht, als
Basiselektrode statt polykristallinem Si einen Metalldünnfilm wie TiSi₂ zu verwenden,
um den Basis-Parawiderstand weiter zu reduzieren, der an einem polykristallinen Si-Dünnfilm
als Basiselektrodenmaterial hervorgerufen wird.
Das LOCOS-Verfahren hat den Nachteil, daß es bei der geometrischen
Verkleinerung des Bauelementes eine Grenze gibt, da entsprechend der Dicke eines
vertikal gebildeten thermischen Si-Oxidfilms horizontal ein schnabelförmiger
thermischer Oxidfilm, ein sogenannter Bird′s Beak gebildet wird.
Fig. 1 ist eine Querschnittsansicht, die einen Si/Ge-Bipolartransistor mit
Heteroübergang und supermagnetischer Ausrichtung zeigt, der darauf gerichtet ist,
das selektive Dünnfilm-Aufwachsverfahren in bezug auf einen SiGe-Basis-Dünnfilm
und nicht das LOCOS-Verfahren zu verwenden.
Insbesondere ist Fig. 1 eine Querschnittsansicht eines bipolaren NPN-Si/SiGe-Bauelementes
mit Heteroübergang, das durch Selbstausrichtung von
Kollektor und Basis bei dem konventionellen selektiven Verfahren zum Aufwachsen
eines Basis-Dünnfilms im Anschluß an die Bildung des Basis-Dünnfilms gebildet
wird.
Auf einem p-leitenden Si-Substrat 1-1 wird eine vergrabene n⁺-leitende
Si-Kollektorschicht 1-2 mit hoher Dotierungsmitteldichte gebildet, und auf der
vergrabenen n⁺-leitenden Si-Kollektorschicht 1-2 wird ein n-Si-Kollektor-Dünnfilm 1-3
mit niedriger Dotierungsmitteldichte gebildet.
Danach werden n⁺-leitende Dotierungsionen implantiert, wird ein Verbin
dungsteil 1-4 gebildet, wird durch Trockenätzen einer Si-Schicht ein Graben gebildet,
um Bauelemente zu trennen, und wird ein Bor und Phosphor enthaltender Isolations
film 1-5 aus Borphosphorquarzglas (BSPG) in den Graben gefüllt.
Der Isolationsfilm 1-5 wird in einer Hochspannungsumgebung geglättet.
Danach werden ein Isolationsfilm 1-6, ein polykristalliner p⁺-Si-Film 1-7,
ein Isolationsfilm 1-8 und ein seitlicher Isolationsfilm 1-9 dotiert und geätzt, wie in
Fig. 1 gezeigt, wird in bezug auf das aktive Gebiet des Bauelementes selektiv eine
Ionenimplantation durchgeführt und wird ein n-leitendes Kollektor-Gebiet 1-10 in
einem Hochstromgebiet gebildet, um die Eigenschaften des Bauelementes zu
verbessern.
Als nächstes wird in dem Gebiet, in dem ein Si-Kollektor 1-10 und eine
polykristalline Si-Basiselektrode 1-7 freigelegt sind, durch ein Gasquellen-Molekular
strahlverfahren selektiv eine SiGe-Basis 1-11 gebildet, wird im übrigen Gebiet
selektiv ein polykristalliner Si-Dünnfilm 1-12 gebildet und werden die polykristalline
Si-Basiselektrode 1-7 und die SiGe-Basis 1-11 miteinander verbunden.
Das Gebiet der Parakapazität, in dem der Kollektor und die Basis gebildet
sind, ist daher als das Gebiet des Dünnfilms 1-12 abgegrenzt und kann ohne
Abgrenzung wie durch einen Fotolackfilm kleiner gemacht werden, so daß zwischen
dem Kollektor und der Basis eine magnetische Ausrichtung hergestellt wird.
Da das durch den polykristallinen Si-Dünnfilm 1-12 abgegrenzte Gebiet
der Parakapazität durch horizontales Ätzen in bezug auf den Isolationsfilm 1-6
abgegrenzt wird, können jedoch die Gleichförmigkeit, die Reproduzierbarkeit und die
Leistung des Bauelementes verschlechtert werden, und die Stabilität des
Herstellungsprozesses kann leiden und somit zu einer kritischen Beschädigung des
Bauelementes führen.
Da das selektive Dünnfilm-Aufwachsverfahren, das die niedrigste
Aufwachsgeschwindigkeit hat, zweimal verwendet wird, nämlich für das Aufwachsen
des Basis-Dünnfilms 1-11 und des Verbindungs-Dünnfilms 1-12, und da der
kristalline Dünnfilm 1-11 und der polykristalline Si-Dünnfilm 1-12 aus verschiedenen
Materialien bestehen, werden außerdem die Herstellungsprozesse kompliziert, und
wenn auf dem Basis-Dünnfilm 1-11 der polykristalline Si-Dünnfilm 1-12 gebildet wird,
kann ein kritischer Schaden im Bauelement auftreten, und es ist unmöglich, den
Herstellungsprozeß des Bauelementes exakt zu steuern.
Daher ist es unmöglich, eine bezüglich Durchsatz, Einfachheit und
Reproduzierbarkeit wirtschaftliche Herstellung des Bauelementes zu erreichen.
Fig. 2 ist eine Querschnittsansicht eines bipolaren Si/SiGe-Bauelementes
mit Heteroübergang nach dem Aufwachsen eines Basis-Dünnfilms, das durch ein
anderes konventionelles Herstellungsverfahren hergestellt wird, ohne den Graben zu
verwenden.
Wie darin gezeigt, ist das oben beschriebene Verfahren darauf gerichtet,
den Herstellungsprozeß zu vereinfachen und das Bauelement zu integrieren, indem
das selektive Dünnfilm-Aufwachsverfahren sowohl in bezug auf die Basis als auch
den Kollektor-Dünnfilm verwendet wird, ohne den Grabenprozeß zu verwenden.
Auf einem p-leitenden Substrat 2-1 wird ein n⁺-leitender Kollektor 2-2
gebildet, und darauf werden der Reihe nach ein Isolationsfilm 2-3 und ein
polykristalliner Basiselektroden-Si-Dünnfilm 2-4 abgelagert. Um ein
Basiselektrodengebiet abzugrenzen, werden eine Fotolack-Maske und der Dünnfilm
2-4 geätzt.
Danach wird ein Isolationsfilm 2-5 dotiert und werden die Fotolack-Maske
und die Dünnfilme 2-5, 2-4 und 2-3 geätzt, um ein aktives Gebiet abzugrenzen.
Durch aufeinanderfolgendes Hinzufügen von Dotierungsmittel werden ein
n-leitender Kollektor-Si-Dünnfilm 2-6 und ein Basis-SiGe-Dünnfilm 2-7 gebildet.
Wenn die Dünnfilme 2-6 und 2-7 gebildet werden, werden an den
Querseiten des Bauelementes polykristalline oder nichtamorphe Si-Dünnfilme 2-6-1
und 2-7-1 gebildet.
Da bei den oben beschriebenen Verfahren ein vorbestimmter Weg
gebildet wird, über den am Dünnfilm 2-6 über die seitlichen Filme 2-6-1 und 2-7-1 ein
Strom fließen kann, kann jedoch zwischen dem Kollektor und dem Emitter ein
Kurzschluß auftreten, der das Niveau eines Stromverlustes nicht erreicht. Da der
Strom am Dünnfilm 2-6 über die Dünnfilme 2-7-1 und 2-6-1 fließen kann, kann
außerdem zwischen dem Emitter und der Basis oder der Basis und dem Kollektor
ein Kurzschluß auftreten.
Da der Dünnfilm 2-6-1 seitlich gebildet wird, wird außerdem bei der
selektiven Bildung des Kollektor-Dünnfilms 2-6 das seitliche Wachstum vergrößert,
wenn der Dünnfilm 2-6 dicker gemacht wird, so daß das durch die monokristallinen
Dünnfilme 2-7, 2-6 und 2-2 abgegrenzte aktive Gebiet des Bauelementes nicht
scharf abgegrenzt ist.
Fig. 3 ist eine Querschnittsansicht, die ein weiteres konventionelles
bipolares NPN-Si/SiGe-Bauelement mit Heteroübergang nach dem Aufwachsen
eines Basis-Dünnfilms zeigt.
Wie darin gezeigt, wird auf einem p-leitenden Si-Substrat 3-1 eine
n⁺-leitende vergrabene Kollektorschicht 3-2 mit hoher Dotierungsmitteldichte
gebildet.
Darauf wird ein n-Si-Kollektor-Dünnfilm 3-3 mit niedriger
Dotierungsmitteldichte gebildet, und es wird durch ein Trockenätzverfahren in bezug
auf die Si-Schicht ein Graben gebildet, um Bauelemente zu trennen.
Es wird ein Oxidfilm 3-4 gebildet, und in den Graben wird ein
polykristalliner p⁺-Si-Dünnfilm 3-5 gefüllt.
Danach wird der Dünnfilm 3-5 in einer Hochspannungsumgebung
geglättet.
Es werden n-leitende Dotierungsionen implantiert, und nach der Bildung
eines Kollektor-Verbindungsteils 3-6 werden ein Si-Oxidfilm 30-7 und ein
polykristalliner p⁺-Si-Film 3-8 dotiert und geätzt, wie in Fig. 3 gezeigt.
Danach wird durch ein chemisches Verfahren zur Gasphasenabscheidung
im Ultrahochvakuum eine SiGe-Basis 3-9 gebildet, werden der Dünnfilm 3-9 und der
p⁺-Polysiliziumfilm 3-8 geätzt und gemustert und wird ein Si-Oxidfilm 3-10 dotiert.
Da in diesem Fall die SiGe-Komponente nicht an der Querseite des
Si-Oxidfilms 3-8 gebildet wird, wird keine einlagige, aus SiGe gebildete Struktur,
sondern eine aus Si/SiGe gebildete Doppelstruktur verwendet.
Da die Dicke des Dünnfilms 3-9 60 nm beträgt und die Dicke des
Dünnfilms 3-8 0,5 nm beträgt, ist außerdem der Widerstand des Dünnfilms 3-9 an
der Querseite des Dünnfilms 3-8 hoch, und es kann ein thermischer Schaden im
Bauelement auftreten, wodurch die Leistung des Bauelementes verschlechtert wird.
Da, wie in Fig. 1 gezeigt, ein tiefer Graben gebildet wird, ist es unmöglich,
die Größe des Bauelementes zu verringern, und der Füllprozeß nimmt viel Zeit in
Anspruch.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung
eines Bipolartransistors mit Heteroübergang zu schaffen, das die Probleme
überwindet, denen man bei einem konventionellen Bipolartransistor mit
Heteroübergang begegnet.
Außerdem läßt sich mit der Erfindung ein verbessertes Verfahren zur
Herstellung eines Bipolartransistors mit Heteroübergang schaffen, mit dem eine
Basis durch ein Aufwachsverfahren statt durch Ionenimplantation oder Diffusion von
Dotierungsmittel gebildet werden kann und mit dem es möglich ist, unter
Verwendung einer einzigen Maske gleichzeitig eine Bauelement-Trennung, eine
Selbstausrichtung von Kollektor und Basis und eine selektive Kollektor-Ionenimplantation
durchzuführen.
Ferner läßt sich mit der Erfindung ein Verfahren zur Herstellung eines
Bipolartransistors mit Heteroübergang schaffen, mit dem durch Vereinfachung des
Herstellungsprozesses und Verringerung der Kollektor-Basis-Parakapazität der
Herstellungsertrag verbessert werden kann.
Die obige Aufgabe wird durch ein Verfahren zur Herstellung eines Bipolar
transistors mit Heteroübergang gelöst, das die folgenden Verfahrensschritte umfaßt:
einen ersten Verfahrensschritt, auf einem Halbleitersubstrat der Reihe nach einen
vergrabenen Kollektor, einen Kollektor-Dünnfilm und eine Kollektor-Senke (collector
sinker) zu bilden; einen zweiten Verfahrensschritt, auf dem durch den ersten
Verfahrensschritt gebildeten Gegenstand einen ersten Siliziumoxidfilm, eine
Polysiliziumschicht für eine Basiselektrode, einen Nitridfilm und einen Oxidfilm zu
bilden; einen dritten Verfahrensschritt, den ersten Siliziumoxidfilm durch ein fotolitho
grafisches Verfahren freizulegen, eine Isolations-Abstandsschicht seitlich am frei
gelegten Gebiet zu bilden und ein Aktivierungsgebiet abzugrenzen; einen vierten
Verfahrensschritt, unter Verwendung des durch den dritten Verfahrensschritt
gebildeten Gegenstandes als Maske den Kollektor-Dünnfilm des Aktivierungs
gebietes freizulegen und einen seitlichen Hilfsfilm für eine Trennung des
Bauelementes zu bilden; einen fünften Verfahrensschritt, durch Ionenimplantation
eines Dotierungsmittels in das durch den seitlichen Hilfsfilm begrenzte Aktivie
rungsgebiet ein selektives Kollektor-Gebiet zu bilden; einen sechsten Verfah
rensschritt, den seitlichen Hilfsfilm zu entfernen, den freigelegten Teil durch ein
anisotropisches Ätzverfahren zu ätzen und einen flachen Graben für eine Bauele
ment-Trennung zu bilden; einen siebenten Verfahrensschritt, einen seitlichen
Polysiliziumfilm zu bilden, der eine vorbestimmte Höhe hat, die die gleiche wie die
Höhe der Polysiliziumschicht für die Basiselektrode auf dem flachen Graben ist; und
einen achten Verfahrensschritt, eine selbstausgerichtete Basis zu bilden.
Zusätzlich werden bei der Erfindung die Prozesse zur Bildung eines
flachen Grabens und eines seitlichen Polysiliziumsfilms, einer selbstausgerichteten
Kollektor-Basis-Anordnung und eines selektiven Kollektor-Gebietes durch die
selektive Kollektor-Ionenimplantation mittels einer Maske durchgeführt, so daß die
Herstellung erleichtert wird und der Prozeß zur Herstellung des Bauelementes
vereinfacht wird. Außerdem wird für den Prozeß zur Bauelement-Trennung statt des
konventionellen tiefen Grabens ein flacher Graben verwendet, so daß der
Trennprozeß vereinfacht wird. Die Vergrößerung des Basis-Parawiderstandes kann
durch den auf dem oberen Teil des flachen Grabens gebildeten seitlichen
Polysiliziumfilm verhindert werden. Die Bildung der Parakapazität im unteren Teil des
seitlichen Polysiliziumfilms kann im Zusammenwirken mit dem flachen Graben
verhindert werden.
Weitere Merkmale und Vorteile der Erfindung ergeben sich teils aus der
folgenden Beschreibung, teils sind sie für den Fachmann offensichtlich, der die
Beschreibung studiert, oder werden durch Anwendung der Erfindung erfahren. Die
Aufgabe der Erfindung wird gelöst und ihre Vorteile werden erzielt wie insbesondere
in den beigefügten Patentansprüchen angegeben.
Ein vollständigeres Verständnis der Erfindung erhält man aus der
nachfolgenden detaillierten Beschreibung und aus den Zeichnungen, die nur zur
Veranschaulichung beigefügt sind und die die Erfindung nicht beschränken. Darin
zeigen:
Fig. 1 eine Querschnittsansicht eines bipolaren Bauelementes mit
Heteroübergang, das durch Selbstausrichtung von Kollektor und Basis bei einem
konventionellen Verfahren zum selektiven Aufwachsen eines Basis-Dünnfilms nach
dem Aufwachsen des Basis-Dünnfilms gebildet ist,
Fig. 2 eine Querschnittsansicht eines bipolaren Bauelementes mit
Heteroübergang, das durch Selbstausrichtung von Kollektor und Basis bei einem
anderen konventionellen Verfahren zum selektiven Aufwachsen eines Basis-Dünnfilms
nach dem Aufwachsen des Basis-Dünnfilms gebildet ist,
Fig. 3 eine Querschnittsansicht eines bipolaren Bauelementes mit
Heteroübergang, das durch Bildung eines Basis-Dünnfilms bei einem anderen
konventionellen Verfahren nach dem Aufwachsen des Basis-Dünnfilms gebildet ist,
Fig. 4 eine Querschnittsansicht eines Bipolartransistors mit
Heteroübergang gemäß der Erfindung, und
Fig. 5A bis 5J Querschnittsansichten, die ein Verfahren zur Herstellung
eines Bipolartransistors gemäß der Erfindung zeigen.
Die Erfindung ist hauptsächlich auf die Bildung einer Basis durch ein
selektives Aufwachsverfahren statt durch Verwendung einer Ionenimplantation oder
einer Diffusion von Dotierungsmittel gerichtet.
Unter Bezugnahme auf Fig. 4, die eine Querschnittsansicht eines
Bipolartransistors mit Heteroübergang gemäß der Erfindung ist, werden nun die
Merkmale der Erfindung erläutert.
Zunächst ist die Erfindung auf die Verwendung eines Grabens 17
gerichtet, der verglichen mit dem in Fig. 1 und 3 gezeigten tiefen Graben flach ist,
wodurch ein Trennprozeß vereinfacht wird und eine leichtere Herstellung erreicht
wird.
Außerdem wird der Basis-Parawiderstand durch eine im oberen Teil des
flachen Grabens 17 gebildete Polysilizium-Abstandsschicht 18 wesentlich
verkleinert, und die Bildung der Parakapazität an der Polysilizium-Abstandsschicht
18 wird durch den flachen Graben 17 verhindert.
Ferner werden die Prozesse zur Bildung des flachen Grabens 17 und des
seitlichen Polysiliziumfilms 18, der Prozeß zur Bildung der selbstausgerichteten
Kollektor-Basis-Anordnung und der Prozeß zur Bildung eines selektiven Kollektor-Gebietes
10 durch eine selektive Kollektor-Ionenimplantation unter Verwendung
einer Maske im Zusammenwirken mit einem Siliziumoxidfilm 12 und einem Silizium
nitridfilm 13 durchgeführt, wodurch ein leichterer und einfacherer Herstellungsprozeß
des Bauelementes erreicht wird.
Das Verfahren zur Herstellung des Bipolartransistors mit Heteroübergang
gemäß der Erfindung wird nun unter Bezugnahme auf Fig. 5A bis 5J beschrieben.
Unter Bezugnahme auf Fig. 5A wird zuerst auf einem p-leitenden Si-Substrat
1 ein Si-Oxidfilm dotiert und unter Verwendung eines Fotolackfilms als
Maske geätzt.
Danach wird der Fotolackfilm entfernt, und unter Verwendung des Si-Oxidfilms
als Maske werden Ionenimplantations- und Wärmebehandlungsprozesse
durchgeführt, um einen vergrabenen Kollektor 2 zu bilden.
Der als Maske verwendete Si-Oxidfilm wird entfernt, ein Si-Kollektorfilm 3
wird abgelagert, und danach werden der Reihe nach ein thermischer Si-Oxidfilm 4
und ein Si-Nitridfilm 5 abgelagert.
Der Oxidfilm 4 und der Nitridfilm 5 werden unter Verwendung des
Fotolackfilms als Maske gemustert, unter Verwendung des Si-Oxidfilms 4 und des
Si-Nitridfilms 4, die in einem abgegrenzten Gebiet gebildet sind, als Maske wird in
einer Ionenimplantation ein Dotierungsmittel hinzugefügt, und anschließend wird
eine n⁺-leitende Kollektor-Senke 6 gebildet.
Wie in Fig. 5B gezeigt, wird zur Aktivierung eines Dotierungsmittels in der
Kollektor-Senke 6 und zur Bildung des thermischen Si-Oxidfilms 7 ein
Wärmebehandlungsprozeß durchgeführt. Danach werden der Reihe nach ein
Si-Oxidfilm 8 und eine leitende Polysiliziumschicht 9 für die Basiselektrode, der
Si-Nitridfilm 10 und der Si-Oxidfilm 11 abgelagert.
Die Polysiliziumschicht 9 wird hier vor Ort mit einem p-leitenden
Dotierungsmittel dotiert, um die Herstellungsprozesse des Bauelementes noch mehr
zu vereinfachen.
Unter Bezugnahme auf Fig. 5C wird ein aktives Gebiet des Bauelementes
abgegrenzt.
Insbesondere werden der Si-Oxidfilm 11, der Si-Nitridfilm 10 und die
dotierte Polysiliziumschicht 9 der Reihe nach geätzt, wobei der Fotolackfilm, der das
aktive Gebiet abgrenzt, als Maske verwendet wird, und der Fotolackfilm wird
entfernt.
Danach wird durch anisotropisches Ätzen in bezug auf die Querseite der
geätzten Schichten 11, 10 und 9 eine Isolations-Abstandsschicht gebildet.
Mit dem Si-Nitridfilm 12 und dem Si-Oxidfilm 13, die im Zusammenwirken
mit der Isolations-Abstandsschicht verschiedene Ätzgeschwindigkeiten haben, wird
hier eine Doppelschicht gebildet, um die Betriebssicherheit des Bauelementes zu
verbessern.
Wie in Fig. 5D gezeigt, wird der durch den oben beschriebenen Prozeß
freigelegte Si-Oxidfilm 8 geätzt.
Der Si-Oxidfilm 11, der als Maske dient, wird so weit wie die geätzte Dicke
des Dünnfilms 8 geätzt.
Es wird eine vorläufige Abstandsschicht 14 gebildet, dem freigelegten
Kollektor-Dünnfilm 3 wird durch ein Ionenimplantationsverfahren das
Dotierungsmittel hinzugefügt und das Kollektor-Gebiet 15 wird selektiv gebildet.
Die Dichte des in das Kollektor-Gebiet 15 implantierten Dotierungsmittels
ist geringer als die des Dotierungsmittels, das bei der Bildung der Kollektor-Senke 6
verwendet wird. Es wird nämlich n-leitendes Dotierungsmittel dafür verwendet.
Es wird ein Oxidfilm 16 gebildet, der als Maske dient, wenn das
Bauelement getrennt wird.
Wie in Fig. 5E gezeigt, wird die vorläufige Abstandsschicht 14 entfernt,
wird der freigelegte Si-Film geätzt und wird ein flacher Graben gebildet.
Wie in Fig. 5F gezeigt, wird ein flacher Graben 17 gebildet, um das
Bauelement zu trennen, indem der Si-Oxidfilm in den Graben gefüllt wird.
In dieser Ausführungsform wird die Bauelement-Trennung unter
Verwendung des flachen Grabens 17, der flacher und kleiner als der konventionelle
Graben ist, im Zusammenwirken mit den Isolations-Abstandsschichten 12 und 13
ermöglicht.
Wie in Fig. 5G gezeigt, wird auf dem oberen Teil des flachen Grabens 17
p⁺-Polysilizium abgelagert, und durch das anisotropische Trockenätzverfahren wird
eine Polysilizium-Abstandsschicht 18 gebildet.
Die Höhe der Polysilizium-Abstandsschicht 18 wird hier im
Glättungsprozeß nach der Dotierung des Fotolackfilms mit der Höhe der dotierten
Polysiliziumschicht 9 übereinstimmend gemacht.
Zusätzlich wird die Polysilizium-Abstandsschicht 18 bevorzugt durch das
Vor-Ort-Verfahren in bezug auf das p-leitende Dotierungsmittel dotiert, wenn der
Dünnfilm gebildet wird.
Wie in Fig. 5H gezeigt, werden die Isolationsschichten 10 und 11
vollständig und wird ein Teil der quer verlaufenden seitlichen Isolationsschichten 12
und 13 geätzt, wird die Polysiliziumschicht 9 freigelegt und werden der Fotolackfilm
und der thermische Oxidfilm 16 entfernt. Danach wird an der Vorderseite des durch
das Entfernen des Fotolackfilms gebildeten Gegenstandes der Basis-Dünnfilm 19
abgelagert.
Der Basis-Dünnfilm 19 wird für die Betriebsgeschwindigkeit des
Bauelementes bevorzugt als eine Dreifach-Heteroübergangs-Struktur gebildet, die
aus Si/SiGe/Si besteht.
Es ist hier möglich, die Mengen des Ge und des Dotierungsmittels des
Si/SiGe/Si des Basis-Dünnfilms 19 zu steuern. Außerdem ist es möglich, die Bor-Dichte
zu steuern. Der auf der Polysiliziumschicht 9 gebildete Basis-Dünnfilm 19 und
die quer verlaufenden-seitlichen Isolationsfilme 12, 13 und 18 haben polykristalline
Eigenschaften, und auf dem Kollektor-Gebiet 15 wird ein monokristalliner Dünnfilm
gebildet.
Fig. 5I zeigt einen Verfahrensschritt, die Dünnfilme 19, 12, 13, 18 und 19
unter Verwendung des Fotolackfilms, der die Basiselektrode abgrenzt, als Maske zu
entfernen.
Zuletzt wird auf dem durch den obigen Prozeß gebildeten Gegenstand ein
Isolationsfilm 20 gebildet, und es wird der in Fig. 5J gezeigte Aufbau erhalten.
Wie oben beschrieben, werden bei der Erfindung die Prozesse zur
Bildung des flachen Grabens 17 und des quer verlaufenden seitlichen
Polysiliziumfilms 18, der selbstausgerichteten Kollektor-Basis-Anordnung und des
selektiven Kollektor-Gebietes 10 durch die selektive Kollektor-Ionenimplantation
mittels einer Maske durchgeführt, so daß die Herstellung erleichtert wird und der
Prozeß zur Herstellung des Bauelementes vereinfacht wird. Außerdem wird für den
Prozeß zur Bauelement-Trennung statt des konventionellen tiefen Grabens der
flache Graben 17 verwendet, so daß der Trennprozeß vereinfacht wird. Die
Vergrößerung des Basis-Parawiderstandes kann durch den auf dem oberen Teil des
flachen Grabens 17 gebildeten seitlichen Polysiliziumfilm 18 verhindert werden. Die
Bildung der Parakapazität im unteren Teil des seitlichen Polysiliziumfilms 18 kann im
Zusammenwirken mit dem flachen Graben 17 verhindert werden.
Außerdem wird bei der Erfindung die Betriebsgeschwindigkeit des
Bauelementes im Zusammenwirken mit dem Si/SiGe-Dünnfilm mit Heteroübergang
vergrößert, und der Prozeß zur Bauelement-Trennung unter Verwendung des
flachen Grabens, die Selbstausrichtung von Kollektor und Basis und der Prozeß zur
selektiven Kollektor-Ionenimplantation, der darauf gerichtet ist, dem Kollektor im
Aktivierungsgebiet des Bauelementes ein Dotierungsmittel hinzuzufügen, werden
unter Verwendung einer Maske gleichzeitig durchgeführt, wodurch die Parakapazität
der Kollektor-Basis-Anordnung verringert wird und die Sperrfrequenz und die
maximale Schwingfrequenz des Bauelementes erhöht werden.
Zur Veranschaulichung wurden zwar die bevorzugten Ausführungsformen
der Erfindung beschrieben, der Fachmann ist sich aber bewußt, daß verschiedene
Modifizierungen, Hinzufügungen und Ersetzungen möglich sind, ohne den durch die
beigefügten Patentansprüche bestimmten Schutzbereich der Erfindung zu verlassen.
Claims (5)
1. Verfahren zur Herstellung eines Bipolartransistors mit Heteroüber
gang, das die folgenden Verfahrensschritte umfaßt:
einen ersten Verfahrensschritt, auf einem Halbleitersubstrat der Reihe
nach einen vergrabenen Kollektor, einen Kollektor-Dünnfilm und einen Kollektor-Sinker
zu bilden;
einen zweiten Verfahrensschritt, auf dem durch den ersten Verfahrensschritt gebildeten Gebilde aufeinanderfolgend einen ersten Siliziumoxidfilm, eine Polysiliziumschicht für eine Basiselektrode, einen Nitridfilm und einen Oxidfilm zu bilden;
einen dritten Verfahrensschritt, den ersten Siliziumoxidfilm durch Ätzen freizulegen und eine Isolations-Abstandsschicht seitlich am freigelegten Gebiet zu bilden, um so ein aktives Gebiet abzugrenzen;
einen vierten Verfahrensschritt, unter Verwendung des durch den dritten Verfahrensschritt gebildeten halbfertigen Gebildes als Maske den Kollektor-Dünnfilm des aktiven Gebietes freizulegen, eine vorläufige Abstandsschicht für eine Trennung des Bauelementes zu bilden und ein thermisches Maskierungs-Oxid zu bilden;
einen fünften Verfahrensschritt, durch Ionenimplantation eines Dotierungsmittels in das durch die vorläufige Abstandsschicht begrenzte aktive Gebiet ein selektives Kollektor-Gebiet zu bilden;
einen sechsten Verfahrensschritt, die vorläufige Abstandsschicht zu entfernen, den freigelegten Teil anisotropisch zu ätzen und einen mit einem Oxid gefüllten flachen Graben für eine Bauelement-Trennung zu bilden;
einen siebenten Verfahrensschritt, eine Polysilizium-Abstandsschicht zu bilden, die eine vorbestimmte Höhe hat, die die gleiche wie die Höhe der Polysiliziumschicht für die Basiselektrode auf dem flachen Graben ist; einen achten Verfahrensschritt, die Polysiliziumschicht und den Kollektor-Dünnfilm durch Entfernen des Oxidfilms, des Nitridfilms und des thermischen Maskierungs-Oxides freizulegen und eine selbstausgerichtete Basisschicht zu bilden; und
einen neunten Verfahrensschritt, unter Verwendung einer Maske, die die Basiselektrode abgrenzt, aufeinanderfolgend die Basisschicht, die Polysiliziumschicht, die Isolations-Abstandsschicht und die Polysilizium-Abstandsschicht mit Ausnahme eines Basiselektroden-Gebietes zu entfernen und eine Passivierungsschicht abzulagern.
einen zweiten Verfahrensschritt, auf dem durch den ersten Verfahrensschritt gebildeten Gebilde aufeinanderfolgend einen ersten Siliziumoxidfilm, eine Polysiliziumschicht für eine Basiselektrode, einen Nitridfilm und einen Oxidfilm zu bilden;
einen dritten Verfahrensschritt, den ersten Siliziumoxidfilm durch Ätzen freizulegen und eine Isolations-Abstandsschicht seitlich am freigelegten Gebiet zu bilden, um so ein aktives Gebiet abzugrenzen;
einen vierten Verfahrensschritt, unter Verwendung des durch den dritten Verfahrensschritt gebildeten halbfertigen Gebildes als Maske den Kollektor-Dünnfilm des aktiven Gebietes freizulegen, eine vorläufige Abstandsschicht für eine Trennung des Bauelementes zu bilden und ein thermisches Maskierungs-Oxid zu bilden;
einen fünften Verfahrensschritt, durch Ionenimplantation eines Dotierungsmittels in das durch die vorläufige Abstandsschicht begrenzte aktive Gebiet ein selektives Kollektor-Gebiet zu bilden;
einen sechsten Verfahrensschritt, die vorläufige Abstandsschicht zu entfernen, den freigelegten Teil anisotropisch zu ätzen und einen mit einem Oxid gefüllten flachen Graben für eine Bauelement-Trennung zu bilden;
einen siebenten Verfahrensschritt, eine Polysilizium-Abstandsschicht zu bilden, die eine vorbestimmte Höhe hat, die die gleiche wie die Höhe der Polysiliziumschicht für die Basiselektrode auf dem flachen Graben ist; einen achten Verfahrensschritt, die Polysiliziumschicht und den Kollektor-Dünnfilm durch Entfernen des Oxidfilms, des Nitridfilms und des thermischen Maskierungs-Oxides freizulegen und eine selbstausgerichtete Basisschicht zu bilden; und
einen neunten Verfahrensschritt, unter Verwendung einer Maske, die die Basiselektrode abgrenzt, aufeinanderfolgend die Basisschicht, die Polysiliziumschicht, die Isolations-Abstandsschicht und die Polysilizium-Abstandsschicht mit Ausnahme eines Basiselektroden-Gebietes zu entfernen und eine Passivierungsschicht abzulagern.
2. Verfahren nach Anspruch 1, wobei der erste Verfahrensschritt
weiterhin eine Wärmebehandlung nach der Bildung der Kollektor-Senke umfaßt, um
einen Oxidfilm auf ihrem oberen Teil zu bilden und eine Dotierungsmittel-Aktivierung
im Inneren der Senke zu bewirken.
3. Verfahren nach Anspruch 1, wobei im dritten Verfahrensschritt die
Isolations-Abstandsschicht mit einer Doppelschicht gebildet wird, die aus einem
Siliziumnitrid und einem Siliziumoxid besteht, die verschiedene Ätzgeschwindigkeiten
haben, um die Betriebssicherheit des Bauelementes zu verbessern.
4. Verfahren nach Anspruch 1, wobei im achten Verfahrensschritt die
Basisschicht mit einem Dreifach-Film gebildet wird, der aus Si/SiGe/Si besteht.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052690A KR100205017B1 (ko) | 1995-12-20 | 1995-12-20 | 이종접합 바이폴러 트랜지스터의 제조방법 |
| KR95-52690 | 1995-12-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19643903A1 true DE19643903A1 (de) | 1997-06-26 |
| DE19643903B4 DE19643903B4 (de) | 2006-07-06 |
Family
ID=19441866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19643903A Expired - Fee Related DE19643903B4 (de) | 1995-12-20 | 1996-10-30 | Verfahren zur Herstellung eines Bipolartransistors mit Heteroübergang |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5798277A (de) |
| KR (1) | KR100205017B1 (de) |
| DE (1) | DE19643903B4 (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0962967A1 (de) * | 1998-06-05 | 1999-12-08 | STMicroelectronics S.A. | Verfahren zur selecktiven Dotierung von dem Kollektor eines vertikalen bipolaren Transistors mit epitaxialer Basis |
| DE19852852A1 (de) * | 1998-11-11 | 2000-05-18 | Inst Halbleiterphysik Gmbh | Lithographieverfahren zur Emitterstrukturierung von Bipolartransistoren |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100275544B1 (ko) * | 1995-12-20 | 2001-01-15 | 이계철 | 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법 |
| US20010043175A1 (en) * | 1996-10-22 | 2001-11-22 | Masahiro Yasukawa | Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same |
| US7872728B1 (en) | 1996-10-22 | 2011-01-18 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| JP3411235B2 (ja) * | 1999-05-20 | 2003-05-26 | シャープ株式会社 | ヘテロ接合バイポーラトランジスタ |
| US6329675B2 (en) | 1999-08-06 | 2001-12-11 | Cree, Inc. | Self-aligned bipolar junction silicon carbide transistors |
| US6218254B1 (en) | 1999-09-22 | 2001-04-17 | Cree Research, Inc. | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices |
| US6559020B1 (en) | 1999-10-20 | 2003-05-06 | Applied Micro Circuits Corporation | Bipolar device with silicon germanium (SiGe) base region |
| FR2801420B1 (fr) * | 1999-11-23 | 2002-04-12 | St Microelectronics Sa | Transistor bipolaire vertical a faible bruit basse frequence et gain en courant eleve, et procede de fabrication correspondant |
| US6387768B1 (en) * | 2000-08-29 | 2002-05-14 | Semiconductor Components Industries Llc | Method of manufacturing a semiconductor component and semiconductor component thereof |
| KR100849835B1 (ko) * | 2000-12-20 | 2008-08-01 | 소니 가부시끼 가이샤 | 기상 성장 방법, 반도체 제조 방법, 및 반도체 장치의제조 방법 |
| US6552374B2 (en) * | 2001-01-17 | 2003-04-22 | Asb, Inc. | Method of manufacturing bipolar device and structure thereof |
| US6660607B2 (en) | 2001-03-30 | 2003-12-09 | International Business Machines Corporation | Method for fabricating heterojunction bipolar transistors |
| US6534802B1 (en) * | 2001-05-07 | 2003-03-18 | Newport Fab, Llc | Method for reducing base to collector capacitance and related structure |
| US6459104B1 (en) * | 2001-05-10 | 2002-10-01 | Newport Fab | Method for fabricating lateral PNP heterojunction bipolar transistor and related structure |
| US6731528B2 (en) * | 2002-05-03 | 2004-05-04 | Micron Technology, Inc. | Dual write cycle programmable conductor memory system and method of operation |
| JP3732814B2 (ja) * | 2002-08-15 | 2006-01-11 | 株式会社東芝 | 半導体装置 |
| US6911716B2 (en) * | 2002-09-09 | 2005-06-28 | Lucent Technologies, Inc. | Bipolar transistors with vertical structures |
| KR100486265B1 (ko) * | 2002-09-19 | 2005-05-03 | 삼성전자주식회사 | 바이폴라 트랜지스터 및 그 제조 방법 |
| US7541624B2 (en) * | 2003-07-21 | 2009-06-02 | Alcatel-Lucent Usa Inc. | Flat profile structures for bipolar transistors |
| US7651919B2 (en) * | 2005-11-04 | 2010-01-26 | Atmel Corporation | Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization |
| US7439558B2 (en) | 2005-11-04 | 2008-10-21 | Atmel Corporation | Method and system for controlled oxygen incorporation in compound semiconductor films for device performance enhancement |
| US20070102729A1 (en) * | 2005-11-04 | 2007-05-10 | Enicks Darwin G | Method and system for providing a heterojunction bipolar transistor having SiGe extensions |
| US7300849B2 (en) * | 2005-11-04 | 2007-11-27 | Atmel Corporation | Bandgap engineered mono-crystalline silicon cap layers for SiGe HBT performance enhancement |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01274470A (ja) * | 1988-04-26 | 1989-11-02 | Nec Corp | バイポーラ・トランジスタ装置及びその製造方法 |
| JPH027529A (ja) * | 1988-06-27 | 1990-01-11 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
| FR2728388A1 (fr) * | 1994-12-19 | 1996-06-21 | Korea Electronics Telecomm | Procede de fabrication d'un transistor bipolaire |
-
1995
- 1995-12-20 KR KR1019950052690A patent/KR100205017B1/ko not_active IP Right Cessation
-
1996
- 1996-10-15 US US08/729,841 patent/US5798277A/en not_active Expired - Lifetime
- 1996-10-30 DE DE19643903A patent/DE19643903B4/de not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0962967A1 (de) * | 1998-06-05 | 1999-12-08 | STMicroelectronics S.A. | Verfahren zur selecktiven Dotierung von dem Kollektor eines vertikalen bipolaren Transistors mit epitaxialer Basis |
| FR2779571A1 (fr) * | 1998-06-05 | 1999-12-10 | St Microelectronics Sa | Procede de dopage selectif du collecteur intrinseque d'un transistor bipolaire vertical a base epitaxiee |
| US6265275B1 (en) | 1998-06-05 | 2001-07-24 | Stmicroelectronics S.A. | Method of selectively doping the intrinsic collector of a vertical bipolar transistor with epitaxial base |
| DE19852852A1 (de) * | 1998-11-11 | 2000-05-18 | Inst Halbleiterphysik Gmbh | Lithographieverfahren zur Emitterstrukturierung von Bipolartransistoren |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19643903B4 (de) | 2006-07-06 |
| KR100205017B1 (ko) | 1999-07-01 |
| KR970054342A (ko) | 1997-07-31 |
| US5798277A (en) | 1998-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19643903B4 (de) | Verfahren zur Herstellung eines Bipolartransistors mit Heteroübergang | |
| EP0036634B1 (de) | Verfahren zur Herstellung einer bipolaren Transistorstruktur | |
| EP0001550B1 (de) | Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren | |
| DE19501556C2 (de) | Halbleitervorrichtung mit einer Grabenstruktur, Verwendung einer Halbleitervorrichtung mit einer Grabenstruktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Grabenstruktur | |
| EP0032999B1 (de) | Verfahren zum Herstellen einer bipolaren, vertikalen Transistorstruktur | |
| DE19909993B4 (de) | Verfahren zum Bilden von Bipolartransistoren mit selbstausrichtender epitaktischer Basis | |
| DE4445345C2 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
| EP0025854B1 (de) | Verfahren zum Herstellen von bipolaren Transistoren | |
| DE3129558C2 (de) | ||
| DE19935442C1 (de) | Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors | |
| DE2744059A1 (de) | Verfahren zur gemeinsamen integrierten herstellung von feldeffekt- und bipolar-transistoren | |
| DE10004067A1 (de) | Verfahren zum Herstellen eines Bipolarelementes und Bipolarelement | |
| DE2445879C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
| DE4444776C2 (de) | Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur | |
| DE19650493A1 (de) | Superselbstausgerichteter Bipolartransistor und Verfahren zu dessen Herstellung | |
| DE10234392A1 (de) | Halbleiterbauelement mit Gate-Elektrodenstruktur und Herstellungsverfahren hierfür | |
| EP0000545B1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung | |
| DE3022565A1 (de) | Halbleiteranordnung | |
| DE2353348A1 (de) | Feldeffekttransistor und verfahren zu dessen herstellung | |
| DE4400842C2 (de) | MOS Transistor und Verfahren zu seiner Herstellung | |
| EP1356527B1 (de) | Bipolartransistor und verfahren zu dessen herstellung | |
| EP1741133A1 (de) | Verfahren zur herstellung eines planaren spacers, eines zugehörigen bipolartransistors und einer zugehörigen bicmos-schaltungsanordnung | |
| EP1611615B1 (de) | Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement | |
| DE10302625B4 (de) | Bipolartransistor und Verfahren zum Herstellen desselben | |
| DE2930780C2 (de) | Verfahren zur Herstellung eines VMOS-Transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140501 |