JPH027529A - バイポーラトランジスタ及びその製造方法 - Google Patents

バイポーラトランジスタ及びその製造方法

Info

Publication number
JPH027529A
JPH027529A JP63159660A JP15966088A JPH027529A JP H027529 A JPH027529 A JP H027529A JP 63159660 A JP63159660 A JP 63159660A JP 15966088 A JP15966088 A JP 15966088A JP H027529 A JPH027529 A JP H027529A
Authority
JP
Japan
Prior art keywords
collector
region
silicon nitride
nitride film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63159660A
Other languages
English (en)
Inventor
Yasuo Kadota
門田　靖夫
Junzo Shimizu
潤三 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63159660A priority Critical patent/JPH027529A/ja
Priority to US07/372,424 priority patent/US4980305A/en
Publication of JPH027529A publication Critical patent/JPH027529A/ja
Priority to US07/565,494 priority patent/US5109262A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラトランジスタ及びその製造方法に関
する。
〔従来の技術〕
従来のバイポーラトランジスタは、第２図に示すように
、Ｐ型シリコン基板１の主面にＮ＋型埋込層２を設け、
Ｎ＋型埋込層２を含む表面にＮ型エピタキシャル層を設
ける。次に、前記エピタキシャル層を選択酸化して埋込
１２に達する素子分離用の厚い酸化シリコン膜４及び電
極分離用の酸化シリコン膜４ａを選択的に設けて素子形
成領域を区画すると共にコレクタ領域２３とコレクタ引
出領域２４を形成する。次に、コレクタ領域２３の表面
にＰ型のベース領域２５を形成し、ベース領域２５を含
む表面にＰ型不純物を含みベース領域２５と接続する多
結晶シリコン層１３を選択的に設けてベース引出電極を
形成する。次に多結晶シリコン層１３に開口部を設けて
ベース領域２５の表面の一部を露出させる。次に、前記
開口部を含む表面に絶縁膜２６を設け、前記開口部の底
部の絶縁膜２６のみを選択的に除去し、ベース領域２５
の表面にＮ型のエミッタ領域２０を設け、エミッタ領域
２０と接続するＮ型不純物を含む多結晶シリコン層１９
を選択的に設ける。次に、多結晶シリコン層５の上の絶
縁膜２６にベース引出電極のコンタクト用開口部２１を
形成し、コレクタ引出領域２４の上の絶縁膜２６にコレ
クタ引出領域のコンタクト用開口部２２を設けてバイポ
ーラトランジスタを構成する。
〔発明が解決しようとする課題〕
上述した従来のバイポーラトランジスタは、ベース引出
電極がベース領域の外周に接続されたＰ型多結晶シリコ
ン層により形成されているために、ベース領域の面積が
小さくて済み、バイポーラトランジスタのコレクタとベ
ース間接合の容量を小さくできるため、良好な高周波特
性を得ることができる。しかしながら、コレクタ電極は
コレクタ領域に連結されたＮ型埋込層を介してコレクタ
引出領域上まで延長された位置に形成されている為にＮ
型埋込層の面積がかなり大きくなり、このＮ型埋込層と
Ｐ型シリコン基板間の接合、即ちコレクタと基板間接合
容量が大きくなり、トランジスタの高速動作の障害とな
るという欠点がある。
本発明の目的は、コレクタと基板間の接合容埜を小さく
した高周波特性の良好なバイポーラトランジスタ及びそ
の製造方法を提供することにある。
〔課題を解決するための手段〕
本発明のバイポーラトランジスタは、一導電型半導体基
板の主面に設けた逆導電型の埋込層と、前記埋込層の上
に設けた逆導電型のコレクタ領域と、前記コレクタ領域
の周囲に設けて前記コレクタ領域を絶縁分離する素子分
離絶縁膜と、前記コレクタ領域の周縁部に接続して前記
素子分離絶縁膜上に延在するコレクタ引出電極と、前記
コレクタ引出電極の表面を被覆し且つ前記コレクタ引出
電極の内周端に隣接して前記コレクタ領域の表面に設け
た溝を充填する第１の層間絶縁膜と、前記第１の層間絶
縁膜の内側の前記コレクタ領域の表面に設けた一導電型
のベース領域と、前記ベース領域の周縁部に接続して前
記第１の層間絶縁膜の上に延在するベース引出電極と、
前記ベース引出電極の表面を被覆する第２の層間絶縁膜
の内側の前記ベース領域の表面に設けた逆導電型のエミ
ッタ領域と、前記エミッタ領域の表面に接続して前記第
２の層間絶縁膜の上に延在するエミッタ引出電極とを有
する。
本発明のバイポーラトランジスタの製造方法は、一導電
型の半導体基板の主面に逆導電型の埋込層を設け前記埋
込層を含む表面に逆導電型エピタキシャル層を設ける工
程と、前記エピタキシャル層を選択酸化して前記埋込層
に達する素子分離絶縁膜を設けてコレクタ領域を形成す
る工程と、前記コレクタ領域を含む表面に逆導電型の不
純物を含む多結晶シリコン層を堆積してこれを選択的に
エツチングし前記コレクタ領域と接続し前記素子分離絶
縁膜上に延在するコレクタ引出電極を形成する工程と、
前記コレクタ電極を含む表面に第１の窒化シリコン膜及
び第１の酸化シリコン膜を順次堆積し前記第１の酸化シ
リコン膜及び前記第１の窒化シリコン膜及び前記コレク
タ引出電極を選択的に順次エツチングして前記コレクタ
領域の中央部に第１の開口部を設ける工程と、前記第１
の開口部を含む表面に第２の窒化シリコン膜を設け全面
を異方性エツチングして前記第１の開口部の側壁にのみ
第２の窒化シリコン膜を残す工程と、前記第１の開口部
の前記コレクタ領域の表面にのみ第２の酸化シリコン膜
を形成し前記第１及び第２の酸化シリコン膜をマスクと
して前記第２の窒化シリコン膜及び前記コレクタ領域の
表面をエツチングして除去し前記第１の開口部の前記コ
レクタ領域に溝を形成する工程と、前記溝を含む表面に
第３の窒化シリコン膜を堆積して前記溝を充填し前記コ
レクタ領域の表面を絶縁分離する工程と、全面を異方性
エツチングして前記第１の開口部の側壁にのみ前記第３
の窒化シリコン膜を残して他の部分の前記第３の窒化シ
リコン膜及び前記第１．第２の酸化シリコン膜を除去す
る工程と、前記第１の開口部を含む表面に一導電型の不
純物を含む多結晶シリコン層を堆積しこれを選択的にエ
ツチングしてベース引出電極を形成する工程と、前記ベ
ース引出電極を含む表面に第４の窒化シリコン膜を堆積
し前記窒化シリコン膜及びベース引出電極を選択的に順
次エツチングして前記第１の開口部の内側に第２の開口
部を設ける工程と、前記第４の窒化シリコン股をマスク
として一導電型の不純物を導入し前記コレクタ領域の表
面に活性ベース領域を形成する工程と、前記第２の開口
部を含む表面に第５の窒化シリコン膜を堆積し熱処理に
より前記ベース引出電極より一導電型不純物を導入して
前記コレクタ領域の表面に前記活性ベース領域と接続す
るグラフトベース領域を形成する工程と、全面を異方性
エツチングして前記第２の開口部の側壁にのみ前記第５
の窒化シリコン膜を残す工程と、前記第５の窒化シリコ
ン膜の内側の前記活性ベース領域の表面に逆導電型の不
純物を導入してエミッタ領域を形成する工程とを含んで
構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図（ａ）〜（ｈ）は本発明の製造方法の一実施例を
説明するための工程順に示した半導体チップの断面図で
ある。
まず、第１図（ａ）に示すように、Ｐ型シリコン基板１
の主面にＮ＋型埋込Ｍ２を設け、Ｎ＋型埋込層２を含む
表面にコレクタ領域形成用のＮ型エピタキシャル層３を
０．５〜１．０μｍの厚さに成長する。次に、素子分離
用の厚い酸化シリコン膜４を選択的に形成し素子形成領
域を区画する０次に、前記素子形成領域を含む表面にコ
レクタ引出電極となるＮ型の多結晶シリコン層５を０．
２〜０．３μｍの厚さに堆積し、これを選択的にエツチ
ングして前記素子形成領域のＮ型エピタキシャル層３ε
接続するコレクタ引出電極を形成する０次に、多結晶シ
リコン”層５を含む表面に０．２〜０．３μｍの厚さの
窒化シリコン膜６及び０．２〜０゜３μｍの厚さの酸化
シリコン膜７を順次堆積する。
次に、第１図（ｂ）に示すように、リソグラフィ技術に
よって酸化シリコン膜７、窒化シリコン膜６及び多結晶
シリコン膜５を選択的に順次除去して第１の開口部８を
形成する０次に、開口部８を含む表面に耐酸化性の窒化
シリコン膜９を０．３〜０．４μｍの厚さに堆積する。
次に、第１図（ｃ）に示すように、全面を反応性イオン
エツチング（以下、ＲＩＥと記す）により異方性エツチ
ングして開口部８の内側壁部にのみ窒化シリコン膜９を
残して他の部分の窒化シリコン膜９を除去し、開口部８
のＮ型エピタキシャル層３の表面を露出させる０次に、
酸化シリコン膜７及び窒化シリコンＷＡ９をマスクにし
て熱酸化法によって開口部８のＮ型エピタキシャル層３
の表面に０．１〜０．２μｍの厚さの酸化シリコン膜１
０を形成する。
次に、第１図（ｄ）に示すように、熱リン酸によって窒
化シリコン膜９を除去する。この時、窒化シリコン膜６
は表面が酸化シリコンＩＢ！　７で被覆されている為に
除去されない０次に、酸化シリコン膜７．１０をマスク
としてＲＩＥによってＮ型エピタキシャル層３の表面に
幅０．３μｍで垂直方向に深い講１１を形成する０次に
、渇１１を含む表面に０．３〜０．４μｍの厚さの窒化
シリコン膜１２を堆積し、７！４１１内を充填する。
次に、第１図（ｅ）に示すように、ＲＩＥによって全面
を異方性エツチングし、満１１内及び開口部８の内側壁
にのみ窒化シリコン膜１２が残存するように他の部分の
窒化シリコン膜１２を除去する。次に、開口部８を含む
表面にＰ型多結晶シリコン層１３を０．２〜０．３μｍ
の厚さに堆積し、選択的にエツチングして開口部８のＮ
型エピタキシャル層３と接続するベース引出電極を形成
する０次に、多結晶シリコン層１３を含む表面に窒化シ
リコン膜１４を堆積する。
次に、第１図（ｆ）に示すように、開口部８の窒化シリ
コン膜１４及び多結晶シリコン層１３を選択的に順次エ
ツチングして除去し、開口部８の内側に第２の開口部１
５を形成しＮ型エピタキシャル層３の表面を露出させる
。次に、熱酸化法により露出しているＮ型エピタキシャ
ル層３の表面及び多結晶シリコン層１３の側面に０，１
μｍ程度の酸化シリコン膜１６を形成し、イオン注入法
によってホウ素を３０〜４０ｋｅＶの加速エネルギーで
ドーズＭ、　Ｉ　Ｘ　１０　”〜２　Ｘ　１０　′３ｃ
ｍ−２程度の不純物をＮ型エピタキシャル層３内に導入
し活性ベース領域１７ａを形成する。次に、開口部１５
を含む表面に窒化シリコンＭ１８を０．３μｍの厚さに
堆積する。次に、９００　’Ｃ３０分間の熱処理を行な
い、Ｐ型多結晶シリコン層１３に含有しているホウ素を
エピタキシャル層３の表面に拡散させて、活性ベース領
域１７ａと接続するグラフトベース領域１７ｂを形成す
る。
次に、第１図（ｇ）に示すように、ＲＩＥにより全面を
異方性エツチングして開口部１５の内側壁部のみに窒化
シリコン膜１８を残存させるように他の部分の窒化シリ
コン膜１８を除去して活性ベース領域１７ａの表面を露
出させる０次に、開口部１５を含む表面にノンドープの
多結晶シリコン層１９を堆積する０次に、イオン注入法
により１　Ｘ　１０１６ａｒｅ−”のヒ素をイオン注入
して９５０℃２０分間の熱処理を行ない、活性ベース領
域１７１１Ｌの中にエミッタ領域２０を形成する。
次に、第１図（ｈ）に示すように、ホトエツチング技術
によって多結晶シリコン層１９を選択的にエツチングし
て除去し、エミッタ電極を形成する０次に、窒化シリコ
ン膜１４を選択的にエツチングしてベース引出電極のコ
ンタクト用開口部２１を形成し、窒化シリコン膜１４．
６を選択的に順次エツチングしてコレクタ引出電極のコ
ンタクト用開口部２２を形成し、バイポーラトランジス
タを構成する。
以下図示しないが通常の製造方法で金属配線を行なう。
なお、実施例ではＮＰＮ型バイポーラトランジスタにつ
いて説明したが、ＰＮＰ型バイポーラについても同様に
構成することができ同様の効果が得られる。
〔発明の効果〕
以上説明したように本発明は２、周囲を素子分離絶縁膜
で絶縁分離されたコレクタ領域の周縁部に接続したコレ
クタ引出電極と、コレクタ引出電極を被覆し且つコレク
タ引出電極の内周端に隣接してコレクタ領域の表面に設
けた溝を充填する絶縁膜を設けてコレクタ引出領域とベ
ース領域を分離することにより、コレクタ引出電極とコ
レクタ領域の接続距離を縮減でき、トランジスタの微細
化を実現でき、トランジスタの接合容量及び寄生抵抗の
低減並びにしゃ断層波数等の高周波特性の向上が可能に
なるという効果を有する。
【図面の簡単な説明】
第１図（ａ）〜（ｈ）は本発明の製造方法の一実施例を
説明するための工程順に示した半導体チップの断面図、
第２図は従来のバイポーラトランジスタを説明するため
の半導体チップの断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型埋込層、３・
・・Ｎ型エピタキシャル層、４，４ａ・・・酸化シリコ
ン膜、５・・・多結晶シリコン層、６・・・窒化シリコ
ン膜、７・・・酸化シリコン膜、８・・・開口部、９・
・・窒化シリコン膜、１０・・・酸化シリコン膜、１１
・・・渚、１２・・・窒化シリコン膜、１３・・・多結
晶シリコン層、１４・・・窒化シリコン膜、１５・・・
開口部、１６・・・酸化シリコン膜、１７ａ・・・活性
ベース領域、１７ｂ・・・グラフトベース領域、１８・
・・窒化シリコン膜、１９・・・多結晶シリコン層、２
０・・・エミッタ領域、２１．２２・・・開口部、２３
・・・コレクタ領域、２４・・・コレクタ引出領域、２
５・・・ベース領域、２６・・・絶縁膜。 代理人　弁理士　　内　原　　晋 課　１　図 タ 図 あ ？ 因

Claims (1)

    【特許請求の範囲】
  1. （１）一導電型半導体基板の主面に設けた逆導電型の埋
    込層と、前記埋込層の上に設けた逆導電型のコレクタ領
    域と、前記コレクタ領域の周囲に設けて前記コレクタ領
    域を絶縁分離する素子分離絶縁膜と、前記コレクタ領域
    の周縁部に接続して前記素子分離絶縁膜上に延在するコ
    レクタ引出電極と、前記コレクタ引出電極の表面を被覆
    し且つ前記コレクタ引出電極の内周端に隣接して前記コ
    レクタ領域の表面に設けた溝を充填する第１の層間絶縁
    膜 と、前記第１の層間絶縁膜の内側の前記コレクタ領域の
    表面に設けた一導電型のベース領域と、前記ベース領域
    の周縁部に接続して前記第１の層間絶縁膜の上に延在す
    るベース引出電極と、前記ベース引出電極の表面を被覆
    する第２の層間絶縁膜の内側の前記ベース領域の表面に
    設けた逆導電型のエミッタ領域 と、前記エミッタ領域の表面に接続して前記第２の層間
    絶縁膜の上に延在するエミッタ引出電極とを有すること
    を特徴とするバイポーラトランジスタ。 一導電型の半導体基板の主面に逆導電型の 埋込層を設け前記埋込層を含む表面に逆導電型エピタキ
    シャル層を設ける工程と、前記エピタキシャル層を選択
    酸化して前記埋込層に達する素子分離絶縁膜を設けてコ
    レクタ領域を形成する工程と、前記コレクタ領域を含む
    表面に逆導電型の不純物を含む多結晶シリコン層を堆積
    してこれを選択的にエッチングし前記コレクタ領域と接
    続し前記素子分離絶縁膜上に延在するコレクタ引出電極
    を形成する工程と、前記コレクタ電極を含む表面に第１
    の窒化シリコン膜及び第１の酸化シリコン膜を順次堆積
    し前記第１の酸化シリコン膜及び前記第１の窒化シリコ
    ン膜及び前記コレクタ引出電極を選択的に順次エッチン
    グして前記コレクタ領域の中央部に第１の開口部を設け
    る工程と、前記第１の開口部を含む表面に第２の窒化シ
    リコン膜を設け全面を異方性エッチングして前記第１の
    開口部の側壁にのみ第２の窒化シリコン膜を残す工程と
    、前記第１の開口部の前記コレクタ領域の表面にのみ第
    ２の酸化シリコン膜を形成し前記第１及び第２の酸化シ
    リコン膜をマスクとして前記第２の窒化シリコン膜及び
    前記コレクタ領域の表面をエッチングして除去し前記第
    １の開口部の前記コレクタ領域に溝を形成する工程と、
    前記溝を含む表面に第３の窒化シリコン膜を堆積して前
    記溝を充填し前記コレクタ領域の表面を絶縁分離する工
    程と、全面を異方性エッチングして前記第１の開口部の
    側壁にのみ前記第３の窒化シリコン膜を残して他の部分
    の前記第３の窒化シリコン膜及び前記第１、第２の酸化
    シリコン膜を除去する工程と、前記第１の開口部を含む
    表面に一導電型の不純物を含む多結晶シリコン層を堆積
    しこれを選択的にエッチングしてベース引出電極を形成
    する工程と、前記ベース引出電極を含む表面に第４の窒
    化シリコン膜を堆積し前記窒化シリコン膜及びベース引
    出電極を選択的に順次エッチングして前記第１の開口部
    の内側に第２の開口部を設ける工程と、前記第４の窒化
    シリコン膜をマスクとして一導電型の不純物を導入し前
    記コレクタ領域の表面に活性ベース領域を形成する工程
    と、前記第２の開口部を含む表面に第５の窒化シリコン
    膜を堆積し熱処理により前記ベース引出電極より一導電
    型不純物を導入して前記コレクタ領域の表面に前記活性
    ベース領域と接続するグラフトベース領域を形成する工
    程と、全面を異方性エッチングして前記第２の開口部の
    側壁にのみ前記第５の窒化シリコン膜を残す工程と、前
    記第５の窒化シリコン膜の内側の前記活性ベース領域の
    表面に逆導電型の不純物を導入してエミッタ領域を形成
    する工程とを含むことを特徴とするバイポーラトランジ
    スタの製造方法。
JP63159660A 1988-06-27 1988-06-27 バイポーラトランジスタ及びその製造方法 Pending JPH027529A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63159660A JPH027529A (ja) 1988-06-27 1988-06-27 バイポーラトランジスタ及びその製造方法
US07/372,424 US4980305A (en) 1988-06-27 1989-06-26 Method of manufacturing bipolar transistor
US07/565,494 US5109262A (en) 1988-06-27 1990-08-10 Bipolar transistor with reduced collector resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63159660A JPH027529A (ja) 1988-06-27 1988-06-27 バイポーラトランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH027529A true JPH027529A (ja) 1990-01-11

Family

ID=15698559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63159660A Pending JPH027529A (ja) 1988-06-27 1988-06-27 バイポーラトランジスタ及びその製造方法

Country Status (2)

Country Link
US (2) US4980305A (ja)
JP (1) JPH027529A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096848A (en) * 1990-02-23 1992-03-17 Sharp Kabushiki Kaisha Method for forming semiconductor device isolating regions

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3145694B2 (ja) * 1990-08-28 2001-03-12 日本電気株式会社 半導体装置
US5254485A (en) * 1990-09-18 1993-10-19 Matsushita Electric Industrial Co., Ltd. Method for manufacturing bipolar semiconductor device
US5235206A (en) * 1990-10-24 1993-08-10 International Business Machines Corporation Vertical bipolar transistor with recessed epitaxially grown intrinsic base region
JP2669153B2 (ja) * 1990-12-19 1997-10-27 日本電気株式会社 半導体装置の製造方法
US5391503A (en) * 1991-05-13 1995-02-21 Sony Corporation Method of forming a stacked semiconductor device wherein semiconductor layers and insulating films are sequentially stacked and forming openings through such films and etchings using one of the insulating films as a mask
JP2672199B2 (ja) * 1991-05-21 1997-11-05 シャープ株式会社 半導体装置の製造方法
US5324672A (en) * 1991-10-24 1994-06-28 Sony Corporation Manufacturing method for bipolar transistor
US5204277A (en) * 1992-02-03 1993-04-20 Motorola, Inc. Method of forming bipolar transistor having substrate to polysilicon extrinsic base contact
GB9207472D0 (en) * 1992-04-06 1992-05-20 Phoenix Vlsi Consultants Ltd High performance process technology
US5234846A (en) * 1992-04-30 1993-08-10 International Business Machines Corporation Method of making bipolar transistor with reduced topography
JP3022689B2 (ja) * 1992-08-31 2000-03-21 日本電気株式会社 バイポーラトランジスタの製造方法
DE69307983T2 (de) * 1992-09-03 1997-05-28 Sgs Thomson Microelectronics Vertikal isolierter, monolithischer Hochleistungsbipolartransistor mit Topkollektor
JP3343968B2 (ja) * 1992-12-14 2002-11-11 ソニー株式会社 バイポーラ型半導体装置およびその製造方法
FR2700418B1 (fr) * 1993-01-12 1995-04-07 France Telecom Composant électronique capable de résistance dynamique négative et procédé de fabrication correspondant.
US5465006A (en) * 1994-07-15 1995-11-07 Hewlett-Packard Company Bipolar stripe transistor structure
US5512785A (en) * 1994-11-30 1996-04-30 Motorola, Inc. Semiconducter device having an emitter terminal separated from a base terminal by a composite nitride/oxide layer
US6740573B2 (en) * 1995-02-17 2004-05-25 Micron Technology, Inc. Method for forming an integrated circuit interconnect using a dual poly process
US5593905A (en) * 1995-02-23 1997-01-14 Texas Instruments Incorporated Method of forming stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link
US5608353A (en) * 1995-03-29 1997-03-04 Rf Micro Devices, Inc. HBT power amplifier
KR100205017B1 (ko) * 1995-12-20 1999-07-01 이계철 이종접합 바이폴러 트랜지스터의 제조방법
JPH10303372A (ja) * 1997-01-31 1998-11-13 Sanyo Electric Co Ltd 半導体集積回路およびその製造方法
US6114744A (en) * 1997-03-14 2000-09-05 Sanyo Electric Company Semiconductor integration device and fabrication method of the same
US6784747B1 (en) 2003-03-20 2004-08-31 Analog Devices, Inc. Amplifier circuit
US6816015B2 (en) 2003-03-27 2004-11-09 Analog Devices, Inc. Amplifier circuit having a plurality of first and second base resistors
SE535380C2 (sv) * 2011-01-31 2012-07-17 Fairchild Semiconductor Bipolär transistor i kiselkarbid med övervuxen emitter
US9059138B2 (en) 2012-01-25 2015-06-16 International Business Machines Corporation Heterojunction bipolar transistor with reduced sub-collector length, method of manufacture and design structure
US20130277804A1 (en) * 2012-04-20 2013-10-24 International Business Machines Corporation Bipolar junction transistors with reduced base-collector junction capacitance
US9306042B2 (en) * 2014-02-18 2016-04-05 International Business Machines Corporation Bipolar transistor with carbon alloyed contacts

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53132275A (en) * 1977-04-25 1978-11-17 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and its production
US4483726A (en) * 1981-06-30 1984-11-20 International Business Machines Corporation Double self-aligned fabrication process for making a bipolar transistor structure having a small polysilicon-to-extrinsic base contact area
JPS5946105B2 (ja) * 1981-10-27 1984-11-10 日本電信電話株式会社 バイポ−ラ型トランジスタ装置及びその製法
US4507171A (en) * 1982-08-06 1985-03-26 International Business Machines Corporation Method for contacting a narrow width PN junction region
JPH0658912B2 (ja) * 1985-05-07 1994-08-03 日本電信電話株式会社 バイポーラトランジスタの製造方法
JPS62141767A (ja) * 1985-12-16 1987-06-25 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPS6318673A (ja) * 1986-07-11 1988-01-26 Yamaha Corp 半導体装置の製法
US4745087A (en) * 1987-01-13 1988-05-17 Advanced Micro Devices, Inc. Method of making fully self-aligned bipolar transistor involving a polysilicon collector contact formed in a slot with an oxide sidewall

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096848A (en) * 1990-02-23 1992-03-17 Sharp Kabushiki Kaisha Method for forming semiconductor device isolating regions

Also Published As

Publication number Publication date
US4980305A (en) 1990-12-25
US5109262A (en) 1992-04-28

Similar Documents

Publication Publication Date Title
JPH027529A (ja) バイポーラトランジスタ及びその製造方法
US4333227A (en) Process for fabricating a self-aligned micrometer bipolar transistor device
JPH02264437A (ja) 半導体デバイスの製造方法
US4303933A (en) Self-aligned micrometer bipolar transistor device and process
JP3258123B2 (ja) 半導体装置
KR100292905B1 (ko) 절연체상의반도체기판상의바이폴라트랜지스터및그제조방법
JP2708027B2 (ja) 半導体装置およびその製造方法
JP2615646B2 (ja) バイポーラトランジスタの製造方法
JPH0745696A (ja) 半導体装置およびその製造方法
JPH02283028A (ja) 半導体装置及びその製造方法
JP2731811B2 (ja) 柱状バイポーラトランジスターおよびその製造方法
JPH0766283A (ja) 半導体装置及びその製造方法
JPS59188935A (ja) 誘電体分離型半導体装置及びその製造方法
JPH0340436A (ja) バイポーラ型半導体装置
JPH05259266A (ja) 集積回路装置用誘電体分離ウエハおよびその製造方法
JP3150420B2 (ja) バイポーラ集積回路とその製造方法
JP2633374B2 (ja) 半導体装置およびその製造方法
JPH04269835A (ja) トレンチ形電極を有する半導体装置の製造方法
JP2635439B2 (ja) 半導体装置とその製造方法
JPH06151442A (ja) 半導体集積回路およびその製造方法
JPH04113627A (ja) バイポーラトランジスタの製造方法
JPH0240921A (ja) バイポーラトランジスタの製造方法
JPH065619A (ja) 半導体装置およびその製造方法
JP2001257212A (ja) 半導体装置およびその製造方法
JPH0319235A (ja) 半導体装置の製造方法