JP2669153B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2669153B2 JP2669153B2 JP2403484A JP40348490A JP2669153B2 JP 2669153 B2 JP2669153 B2 JP 2669153B2 JP 2403484 A JP2403484 A JP 2403484A JP 40348490 A JP40348490 A JP 40348490A JP 2669153 B2 JP2669153 B2 JP 2669153B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- forming
- conductivity type
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000000034 method Methods 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title description 9
- 239000010410 layer Substances 0.000 claims description 110
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- 238000000605 extraction Methods 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000005380 borophosphosilicate glass Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 235000019353 potassium silicate Nutrition 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- -1 silicide compound Chemical class 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、多結晶シリコン抵抗層とバイポーラトラ
ンジスタを有する半導体装置の製造方法に関する。
に関し、特に、多結晶シリコン抵抗層とバイポーラトラ
ンジスタを有する半導体装置の製造方法に関する。
【0002】
【従来の技術】エミッタ・カップルド・ロジック(EC
L)回路は、基本構成素子として、NPN型バイポーラ
トランジスタ素子と抵抗素子とからなっている。一例と
して、最も簡単なインバーター回路の回路図を図7に示
す。図7に示すように、トランジスタ素子Q1 ,Q2 ,
Q3 ,Q4 を計4個、抵抗素子R1 ,R2 ,R3 ,R4
を計4個有して構成されている。
L)回路は、基本構成素子として、NPN型バイポーラ
トランジスタ素子と抵抗素子とからなっている。一例と
して、最も簡単なインバーター回路の回路図を図7に示
す。図7に示すように、トランジスタ素子Q1 ,Q2 ,
Q3 ,Q4 を計4個、抵抗素子R1 ,R2 ,R3 ,R4
を計4個有して構成されている。
【0003】図8乃至図11は従来の半導体装置の製造
方法を説明するための工程順に示した半導体チップの断
面図である。
方法を説明するための工程順に示した半導体チップの断
面図である。
【0004】まず、図8に示すように、P型シリコン基
板1上にN+ 埋込層2及びN- 型エピタキシャル層3を
形成し、素子分離用の溝を設けて素子分離層31を埋込
み素子形成領域を区画し、全面に酸化シリコン膜6を形
成する。ここで、素子分離層31は溝を含む表面にホウ
素及びリンを含有するシリカフィルム(以下BPSG膜
と記す)を減圧CVD法等により堆積した後、エッチバ
ックして溝内にのみBPSG膜を埋込む方法が採用され
ている。従って、エッチバックのばらつきにより溝の上
部に多少の窪みが発生する場合がある。
板1上にN+ 埋込層2及びN- 型エピタキシャル層3を
形成し、素子分離用の溝を設けて素子分離層31を埋込
み素子形成領域を区画し、全面に酸化シリコン膜6を形
成する。ここで、素子分離層31は溝を含む表面にホウ
素及びリンを含有するシリカフィルム(以下BPSG膜
と記す)を減圧CVD法等により堆積した後、エッチバ
ックして溝内にのみBPSG膜を埋込む方法が採用され
ている。従って、エッチバックのばらつきにより溝の上
部に多少の窪みが発生する場合がある。
【0005】次に、図9に示すように、全面に多結晶シ
リコン層を堆積して多結晶シリコン層中にホウ素をイオ
ン注入し、多結晶シリコン層をパターニングしてベース
引出し電極9a及び抵抗層9bを形成する。
リコン層を堆積して多結晶シリコン層中にホウ素をイオ
ン注入し、多結晶シリコン層をパターニングしてベース
引出し電極9a及び抵抗層9bを形成する。
【0006】次に、図10に示すように、窒化シリコン
膜10を全面に堆積し、窒化シリコン膜10及びベース
引出し電極9aを選択的に順次エッチング除去して開口
部を形成し、窒化シリコン膜10をマスクとして酸化シ
リコン膜6をエッチングし、ベース引出し電極9aの下
にアンダーカット部15を形成する。
膜10を全面に堆積し、窒化シリコン膜10及びベース
引出し電極9aを選択的に順次エッチング除去して開口
部を形成し、窒化シリコン膜10をマスクとして酸化シ
リコン膜6をエッチングし、ベース引出し電極9aの下
にアンダーカット部15を形成する。
【0007】次に、図11に示すように全面に薄い多結
晶シリコン層16を堆積してアンダーカット部を充填
し、熱酸化してアンダーカット部15以外の薄い多結晶
シリコン層16を酸化シリコン膜に変え酸化シリコン膜
をエッチングしてアンダーカット部15のみに多結晶シ
リコン層16を埋込み、ベース引出し電極9aに含有す
る不純物を多結晶シリコン層16を通してシリコン基板
1に導入し、グラフトベース領域17を形成する。次
に、開口部のシリコン基板1にホウ素をイオン注入して
ベース領域18を形成し、全面に窒化シリコン膜19を
形成してエッチバックし開口部の側面にのみ窒化シリコ
ン膜19を残して側壁部を形成し、開口部を含む表面に
N型不純物を含む多結晶シリコン層20を堆積し、多結
晶シリコン層20よりベース領域18の表面に不純物を
導入してエミッタ領域21を形成する。次に、抵抗層9
bの上の窒化シリコン膜10にコンタクト孔を設けて半
導体装置を構成する。
晶シリコン層16を堆積してアンダーカット部を充填
し、熱酸化してアンダーカット部15以外の薄い多結晶
シリコン層16を酸化シリコン膜に変え酸化シリコン膜
をエッチングしてアンダーカット部15のみに多結晶シ
リコン層16を埋込み、ベース引出し電極9aに含有す
る不純物を多結晶シリコン層16を通してシリコン基板
1に導入し、グラフトベース領域17を形成する。次
に、開口部のシリコン基板1にホウ素をイオン注入して
ベース領域18を形成し、全面に窒化シリコン膜19を
形成してエッチバックし開口部の側面にのみ窒化シリコ
ン膜19を残して側壁部を形成し、開口部を含む表面に
N型不純物を含む多結晶シリコン層20を堆積し、多結
晶シリコン層20よりベース領域18の表面に不純物を
導入してエミッタ領域21を形成する。次に、抵抗層9
bの上の窒化シリコン膜10にコンタクト孔を設けて半
導体装置を構成する。
【0008】
【発明が解決しようとする課題】この従来の半導体装置
は、ベース引出し電極と抵抗層とを同一の多結晶シリコ
ン層をパターニングして同一の層内に設けているため、
トランジスタに近接して設けることができず、トランジ
スタ領域と離れた場所に設けていたため、配線が長くな
り回路の集積化を妨げ、回路特性の向上が困難となると
いう問題点があった。
は、ベース引出し電極と抵抗層とを同一の多結晶シリコ
ン層をパターニングして同一の層内に設けているため、
トランジスタに近接して設けることができず、トランジ
スタ領域と離れた場所に設けていたため、配線が長くな
り回路の集積化を妨げ、回路特性の向上が困難となると
いう問題点があった。
【0009】また、素子分離層により分離された素子形
成領域内に最小の占有面積で配置されたトランジスタ間
にベース引出し電極と同層で抵抗層を形成しようとする
と、エミッタサイズを最小線幅程度まで縮小してもエミ
ッタコンタクトとベース引出し電極のマージンを考慮す
ると隣接するトランジスタ相互の間隔は最小線幅の2倍
程度しか得られないので、トランジスタ間にベース引出
し電極と同層で抵抗層は配置できない。
成領域内に最小の占有面積で配置されたトランジスタ間
にベース引出し電極と同層で抵抗層を形成しようとする
と、エミッタサイズを最小線幅程度まで縮小してもエミ
ッタコンタクトとベース引出し電極のマージンを考慮す
ると隣接するトランジスタ相互の間隔は最小線幅の2倍
程度しか得られないので、トランジスタ間にベース引出
し電極と同層で抵抗層は配置できない。
【0010】また、トランジスタ相互間のピッチを拡大
して抵抗層をトランジスタ間に配置できたとしても、そ
の抵抗層は素子分離層の真上を縦断する事になり、エッ
チバック等で生じた素子分離層の段差の影響を受け、抵
抗値のばらつきが大きくなる。通常のECL回路では抵
抗値のばらつきは、相対値で数%以内に抑える必要があ
り、好ましくない。
して抵抗層をトランジスタ間に配置できたとしても、そ
の抵抗層は素子分離層の真上を縦断する事になり、エッ
チバック等で生じた素子分離層の段差の影響を受け、抵
抗値のばらつきが大きくなる。通常のECL回路では抵
抗値のばらつきは、相対値で数%以内に抑える必要があ
り、好ましくない。
【0011】
【0012】
【課題を解決するための手段】 本発明の半導体装置の製
造方法は、一導電型半導体基板上に逆導電型埋込層を選
択的に設け前記埋込層を含む表面に逆導電型エピタキシ
ャル層を形成する工程と、前記エピタキシャル層及び埋
込層を選択的に順次エッチングして前記半導体基板に達
する溝を設ける工程と、前記溝を含む表面に第1の絶縁
膜を形成し前記第1の絶縁膜上に厚い第2の絶縁膜を堆
積して前記溝内を充填した後エッチバックして前記溝内
に第2の絶縁膜を埋込み素子形成領域を絶縁分離する素
子分離層を設ける工程と、前記素子形成領域上に一導電
型不純物をドープした多結晶シリコン層を選択的に形成
してベース引出し電極を設ける工程と、前記ベース引出
し電極を含む表面に回転塗布法により前記素子分離層上
に生じた凹部を充填して上面を平坦化した層間絶縁膜を
設ける工程と、前記素子分離層上の前記層間絶縁膜上に
不純物をドープした多結晶シリコン層を選択的に形成し
て抵抗層を設ける工程と、前記抵抗層を含む表面に第3
の絶縁膜を形成する工程と、前記素子形成領域上の第3
の絶縁膜、層間絶縁膜、ベース引出し電極、第1の絶縁
膜を選択的に順次エッチングして開口部を設ける工程
と、前記開口部の前記エピタキシャル層に前記ベース引
出し電極と接続する一導電型のベース領域を形成し前記
ベース領域内に逆導電型のエミッタ領域を形成する工程
とを含むで構成される。
造方法は、一導電型半導体基板上に逆導電型埋込層を選
択的に設け前記埋込層を含む表面に逆導電型エピタキシ
ャル層を形成する工程と、前記エピタキシャル層及び埋
込層を選択的に順次エッチングして前記半導体基板に達
する溝を設ける工程と、前記溝を含む表面に第1の絶縁
膜を形成し前記第1の絶縁膜上に厚い第2の絶縁膜を堆
積して前記溝内を充填した後エッチバックして前記溝内
に第2の絶縁膜を埋込み素子形成領域を絶縁分離する素
子分離層を設ける工程と、前記素子形成領域上に一導電
型不純物をドープした多結晶シリコン層を選択的に形成
してベース引出し電極を設ける工程と、前記ベース引出
し電極を含む表面に回転塗布法により前記素子分離層上
に生じた凹部を充填して上面を平坦化した層間絶縁膜を
設ける工程と、前記素子分離層上の前記層間絶縁膜上に
不純物をドープした多結晶シリコン層を選択的に形成し
て抵抗層を設ける工程と、前記抵抗層を含む表面に第3
の絶縁膜を形成する工程と、前記素子形成領域上の第3
の絶縁膜、層間絶縁膜、ベース引出し電極、第1の絶縁
膜を選択的に順次エッチングして開口部を設ける工程
と、前記開口部の前記エピタキシャル層に前記ベース引
出し電極と接続する一導電型のベース領域を形成し前記
ベース領域内に逆導電型のエミッタ領域を形成する工程
とを含むで構成される。
【0013】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0014】図1乃至図6は、本発明の一実施例を説明
するための工程順に示した半導体チップの断面図であ
る。
するための工程順に示した半導体チップの断面図であ
る。
【0015】まず、図1に示すように、P型シリコン基
板1の一主面にN+ 型埋込層2を選択的に設け、埋込層
2を含む表面にN- 型のエピタキシャル層3を形成し、
エピタキシャル層3及び埋込層2にシリコン基板1に達
する素子分離用の溝4を設けて素子形成領域を区画す
る。溝4の深さは、エピタキシャル層3及び埋込層2の
深さを考慮して決定されるが、ここではエピタキシャル
層3の厚さが1.5μm、埋込層2の厚さが2.0μm
であるのに対して4.0μm程度の深さとしている。溝
4の底部には、イオン注入によりP+ 型拡散層5を形成
する。次に、溝4を含む表面に薄い酸化シリコン膜6及
び窒化シリコン膜7を順次堆積し、BPSG膜8を設け
て溝4内を充填し、リフローした後エッチバックして溝
4内にのみBPSG膜8を埋込み、素子形成領域を絶縁
分離する素子分離層を形成する。ここで、エッチバック
はドライエッチ又はウェットエッチ又は、その併用で行
なう。この際、素子形成領域上のBPSG膜8を完全に
除去する必要があり、そのため、膜厚,エッチングレー
トのばらつきにより、溝4の上部に窪みが形成されてし
まう。
板1の一主面にN+ 型埋込層2を選択的に設け、埋込層
2を含む表面にN- 型のエピタキシャル層3を形成し、
エピタキシャル層3及び埋込層2にシリコン基板1に達
する素子分離用の溝4を設けて素子形成領域を区画す
る。溝4の深さは、エピタキシャル層3及び埋込層2の
深さを考慮して決定されるが、ここではエピタキシャル
層3の厚さが1.5μm、埋込層2の厚さが2.0μm
であるのに対して4.0μm程度の深さとしている。溝
4の底部には、イオン注入によりP+ 型拡散層5を形成
する。次に、溝4を含む表面に薄い酸化シリコン膜6及
び窒化シリコン膜7を順次堆積し、BPSG膜8を設け
て溝4内を充填し、リフローした後エッチバックして溝
4内にのみBPSG膜8を埋込み、素子形成領域を絶縁
分離する素子分離層を形成する。ここで、エッチバック
はドライエッチ又はウェットエッチ又は、その併用で行
なう。この際、素子形成領域上のBPSG膜8を完全に
除去する必要があり、そのため、膜厚,エッチングレー
トのばらつきにより、溝4の上部に窪みが形成されてし
まう。
【0016】次に、図2に示すように、表面の窒化シリ
コン膜7を除去した後、全面にバイポーラトランジスタ
のベース引出し電極となる多結晶シリコン層9を150
〜250nmの厚さに形成してホウ素をドープし、パタ
ーニングしてベース引出し電極を形成する。
コン膜7を除去した後、全面にバイポーラトランジスタ
のベース引出し電極となる多結晶シリコン層9を150
〜250nmの厚さに形成してホウ素をドープし、パタ
ーニングしてベース引出し電極を形成する。
【0017】次に、図3に示すように、多結晶シリコン
層9を含む表面に減圧CVD法により厚さ30〜150
nmの窒化シリコン膜10を堆積し、窒化シリコン膜1
0の上に回転塗布法によりシリコン化合物を主成分とす
る溶液を塗布して焼成しPSG(phospho−si
licate glass)膜11を形成して上面を平
坦化する。次に、PSG膜11の上に窒化シリコン膜1
2を30〜150nmの厚さに堆積する。ここで、PS
G膜11の膜厚は、多結晶シリコン層9の上で50nm
程度、溝4の上で300〜500nm程度の厚さに形成
する。なお、PSG膜11の表面を軽くエッチバックし
て窒化シリコン膜10の最上面を露出させ、平坦度を向
上させることもできる。また、塗布法で形成したPSG
膜11の代りにCVD法でPSG膜,BSG膜,BPS
G膜等を形成して熱処理でリフローし上面を平坦化して
も良く、パッシベーション効果やゲッタリング効果が期
待できる。
層9を含む表面に減圧CVD法により厚さ30〜150
nmの窒化シリコン膜10を堆積し、窒化シリコン膜1
0の上に回転塗布法によりシリコン化合物を主成分とす
る溶液を塗布して焼成しPSG(phospho−si
licate glass)膜11を形成して上面を平
坦化する。次に、PSG膜11の上に窒化シリコン膜1
2を30〜150nmの厚さに堆積する。ここで、PS
G膜11の膜厚は、多結晶シリコン層9の上で50nm
程度、溝4の上で300〜500nm程度の厚さに形成
する。なお、PSG膜11の表面を軽くエッチバックし
て窒化シリコン膜10の最上面を露出させ、平坦度を向
上させることもできる。また、塗布法で形成したPSG
膜11の代りにCVD法でPSG膜,BSG膜,BPS
G膜等を形成して熱処理でリフローし上面を平坦化して
も良く、パッシベーション効果やゲッタリング効果が期
待できる。
【0018】次に、図4に示すように、全面に多結晶シ
リコン層13を80〜150nmの厚さに形成してホウ
素をドープし、パターニングして溝4の上に多結晶シリ
コン層13の抵抗層を形成する。次に、多結晶シリコン
層13を含む表面に窒化シリコン膜14を30〜150
nmの厚さに堆積する。
リコン層13を80〜150nmの厚さに形成してホウ
素をドープし、パターニングして溝4の上に多結晶シリ
コン層13の抵抗層を形成する。次に、多結晶シリコン
層13を含む表面に窒化シリコン膜14を30〜150
nmの厚さに堆積する。
【0019】次に、図5に示すように、素子形成領域上
の窒化シリコン膜14,窒化シリコン膜12,PSG膜
11,窒化シリコン膜10,多結晶シリコン層9を異方
性エッチングにより選択的に順次エッチング除去し開口
部を形成する。次に多結晶シリコン層9の下部に位置す
る薄い酸化シリコン膜6を等方性ウェットエッチングし
て、アンダーカット部15を設ける。このアンダーカッ
ト部15の奥行の長さによりグラフトベースの幅が決定
される。このアンダーカット部15の高さと奥行の比が
1:4以上になると次工程での多結晶シリコン層の埋込
みが難かしくなるので、アンダーカット部15の奥行は
酸化シリコン膜6の4倍以下の長さとする。
の窒化シリコン膜14,窒化シリコン膜12,PSG膜
11,窒化シリコン膜10,多結晶シリコン層9を異方
性エッチングにより選択的に順次エッチング除去し開口
部を形成する。次に多結晶シリコン層9の下部に位置す
る薄い酸化シリコン膜6を等方性ウェットエッチングし
て、アンダーカット部15を設ける。このアンダーカッ
ト部15の奥行の長さによりグラフトベースの幅が決定
される。このアンダーカット部15の高さと奥行の比が
1:4以上になると次工程での多結晶シリコン層の埋込
みが難かしくなるので、アンダーカット部15の奥行は
酸化シリコン膜6の4倍以下の長さとする。
【0020】次に、図6に示すように、開口部を含む表
面に多結晶シリコン層16を25〜50nmの厚さに堆
積してアンダーカット部15内を充填した後、常圧で8
50℃のスチーム雰囲気中で60分間の熱酸化を行い、
アンダーカット部15に充填した以外の多結晶シリコン
層16を熱酸化して酸化シリコン膜に変換した後1:6
のバッファード弗酸溶液中で1分間のウェットエッチン
グにより、酸化シリコン膜を除去する。このときの熱処
理と同時に又は、別の熱処理により多結晶シリコン層9
に含有するホウ素を多結晶シリコン層16を通してシリ
コン基板1に導入することにより、グラフトベース領域
17を形成する。次に、窒化シリコン膜14,12、開
口部のシリコン基板1にホウ素をイオン注入してグラフ
トベース領域17に接続したベース領域18を形成す
る。次に開口部を含む表面に窒化シリコン膜19を堆積
して異方性エッチングによりエッチバックし開口部の側
面にのみ窒化シリコン膜19を残して側壁部を形成す
る。次に、開口部を含む表面に多結晶シリコン層20を
堆積し、多結晶シリコン層20を通してベース領域18
の表面にヒ素又はリンのN型不純物を導入してエミッタ
領域21を形成し、多結晶シリコン層20を選択的にエ
ッチングしてエミッタ電極を形成し、抵抗層としての多
結晶シリコン層13のコンタクト孔22を設ける。
面に多結晶シリコン層16を25〜50nmの厚さに堆
積してアンダーカット部15内を充填した後、常圧で8
50℃のスチーム雰囲気中で60分間の熱酸化を行い、
アンダーカット部15に充填した以外の多結晶シリコン
層16を熱酸化して酸化シリコン膜に変換した後1:6
のバッファード弗酸溶液中で1分間のウェットエッチン
グにより、酸化シリコン膜を除去する。このときの熱処
理と同時に又は、別の熱処理により多結晶シリコン層9
に含有するホウ素を多結晶シリコン層16を通してシリ
コン基板1に導入することにより、グラフトベース領域
17を形成する。次に、窒化シリコン膜14,12、開
口部のシリコン基板1にホウ素をイオン注入してグラフ
トベース領域17に接続したベース領域18を形成す
る。次に開口部を含む表面に窒化シリコン膜19を堆積
して異方性エッチングによりエッチバックし開口部の側
面にのみ窒化シリコン膜19を残して側壁部を形成す
る。次に、開口部を含む表面に多結晶シリコン層20を
堆積し、多結晶シリコン層20を通してベース領域18
の表面にヒ素又はリンのN型不純物を導入してエミッタ
領域21を形成し、多結晶シリコン層20を選択的にエ
ッチングしてエミッタ電極を形成し、抵抗層としての多
結晶シリコン層13のコンタクト孔22を設ける。
【0021】なお、多結晶シリコン層9の代りに多結晶
シリコン層と高融点金属硅化物層との2層構造を用いて
も良く、ベース引出し電極の抵抗を低減できる利点があ
る。高融点金属硅化合物層としては硅化チタン層,硅化
ダングステン層,硅化モリブデン層等が用いられる。
シリコン層と高融点金属硅化物層との2層構造を用いて
も良く、ベース引出し電極の抵抗を低減できる利点があ
る。高融点金属硅化合物層としては硅化チタン層,硅化
ダングステン層,硅化モリブデン層等が用いられる。
【0022】
【発明の効果】以上説明したように、本発明は、素子分
離層により区画された素子形成領域上に多結晶シリコン
層のベース引出し電極を設け、ベース引出し電極を含む
表面に設けた層間絶縁膜により素子分離層上の凹部を充
填して上面を平坦化し、素子分離層上の層間絶縁膜上に
多結晶シリコン層からなる抵抗層を設けることにより、
トランジスタ相互間に抵抗層を配置でき、回路ブロック
の面積を約50%に縮小することができるという効果を
有する。
離層により区画された素子形成領域上に多結晶シリコン
層のベース引出し電極を設け、ベース引出し電極を含む
表面に設けた層間絶縁膜により素子分離層上の凹部を充
填して上面を平坦化し、素子分離層上の層間絶縁膜上に
多結晶シリコン層からなる抵抗層を設けることにより、
トランジスタ相互間に抵抗層を配置でき、回路ブロック
の面積を約50%に縮小することができるという効果を
有する。
【0023】また、副次的には回路ブロックの縮小化に
よる高速化,回路ブロック間の配線長縮小化による高速
化が図られるばかりか、チップサイズも縮小できるため
大幅なコストダウンが可能となる。
よる高速化,回路ブロック間の配線長縮小化による高速
化が図られるばかりか、チップサイズも縮小できるため
大幅なコストダウンが可能となる。
【0024】また、素子分離層上に抵抗層を設けたこと
により、抵抗層と基板の間の寄生容量が低減できるとい
う効果を有する。
により、抵抗層と基板の間の寄生容量が低減できるとい
う効果を有する。
【0025】また、ベース引出し電極と抵抗層とを別工
程で形成するためベース引出し電極の抵抗の低減と抵抗
層の抵抗値を独立に制御できるという効果を有する。
程で形成するためベース引出し電極の抵抗の低減と抵抗
層の抵抗値を独立に制御できるという効果を有する。
【図1】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図2】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図3】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図4】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図5】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図6】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図7】ECL回路の一例を示す回路図である。
【図8】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図である。
工程順に示した半導体チップの断面図である。
【図9】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図である。
工程順に示した半導体チップの断面図である。
【図10】従来の半導体装置の製造方法を説明するため
の工程順に示した半導体チップの断面図である。
の工程順に示した半導体チップの断面図である。
【図11】従来の半導体装置の製造方法を説明するため
の工程順に示した半導体チップの断面図である。
の工程順に示した半導体チップの断面図である。
1 P型シリコン基板 2 埋込層 3 エピタキシャル層 4 溝 5 P+ 型拡散層 6 酸化シリコン膜 7,10,12,14,19 窒化シリコン膜 8 BPSG膜 9,13,16,20 多結晶シリコン層 9a ベース引出し電極 9b 抵抗層 11 PSG膜 15 アンダーカット部 17 グラフトベース領域 18 ベース領域 21 エミッタ領域 22 コンタクト孔 31 素子分離層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/73
Claims (1)
- 【請求項1】 一導電型半導体基板上に逆導電型埋込層
を選択的に設け前記埋込層を含む表面に逆導電型エピタ
キシャル層を形成する工程と、前記エピタキシャル層及
び埋込層を選択的に順次エッチングして前記半導体基板
に達する溝を設ける工程と、前記溝を含む表面に第1の
絶縁膜を形成し前記第1の絶縁膜上に厚い第2の絶縁膜
を堆積して前記溝内を充填した後エッチバックして前記
溝内に第2の絶縁膜を埋込み素子形成領域を絶縁分離す
る素子分離層を設ける工程と、前記素子形成領域上に一
導電型不純物をドープした多結晶シリコン層を選択的に
形成してベース引出し電極を設ける工程と、前記ベース
引出し電極を含む表面に回転塗布法により前記素子分離
層上に生じた凹部を充填して上面を平坦化した層間絶縁
膜を設ける工程と、前記素子分離層上の前記層間絶縁膜
上に不純物をドープした多結晶シリコン層を選択的に形
成して抵抗層を設ける工程と、前記抵抗層を含む表面に
第3の絶縁膜を形成する工程と、前記素子形成領域上の
第3の絶縁膜、層間絶縁膜、ベース引出し電極、第1の
絶縁膜を選択的に順次エッチングして開口部を設ける工
程と、前記開口部の前記エピタキシャル層に前記ベース
引出し電極と接続する一導電型のベース領域を形成し前
記ベース領域内に逆導電型のエミッタ領域を形成する工
程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2403484A JP2669153B2 (ja) | 1990-12-19 | 1990-12-19 | 半導体装置の製造方法 |
US07/808,110 US5221857A (en) | 1990-12-19 | 1991-12-16 | Bipolar transistor structure with polycrystalline resistor layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2403484A JP2669153B2 (ja) | 1990-12-19 | 1990-12-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04217326A JPH04217326A (ja) | 1992-08-07 |
JP2669153B2 true JP2669153B2 (ja) | 1997-10-27 |
Family
ID=18513220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2403484A Expired - Lifetime JP2669153B2 (ja) | 1990-12-19 | 1990-12-19 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5221857A (ja) |
JP (1) | JP2669153B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5244827A (en) * | 1991-10-31 | 1993-09-14 | Sgs-Thomson Microelectronics, Inc. | Method for planarized isolation for cmos devices |
KR19980701728A (ko) * | 1995-01-30 | 1998-06-25 | 로렌스 제이.쉬뢰퍼 | 전자장치 및 그의 제조방법 |
JP3305929B2 (ja) * | 1995-09-14 | 2002-07-24 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6097076A (en) | 1997-03-25 | 2000-08-01 | Micron Technology, Inc. | Self-aligned isolation trench |
US6765280B1 (en) * | 1998-12-21 | 2004-07-20 | Agilent Technologies, Inc. | Local oxidation of a sidewall sealed shallow trench for providing isolation between devices of a substrate |
US6713361B2 (en) * | 2000-09-27 | 2004-03-30 | Texas Instruments Incorporated | Method of manufacturing a bipolar junction transistor including undercutting regions adjacent to the emitter region to enlarge the emitter region |
JP6643382B2 (ja) | 2017-03-20 | 2020-02-12 | インフィニオン テクノロジーズ オーストリア アーゲーInfineon Technologies Austria AG | パワー半導体デバイス |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01258439A (ja) * | 1988-04-08 | 1989-10-16 | Nec Corp | 半導体装置およびその製造方法 |
JPH027529A (ja) * | 1988-06-27 | 1990-01-11 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
JPH0254568A (ja) * | 1988-08-18 | 1990-02-23 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置およびその製造方法 |
JPH02231724A (ja) * | 1989-03-06 | 1990-09-13 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH02248068A (ja) * | 1989-03-20 | 1990-10-03 | Hitachi Ltd | 半導体装置の製造方法 |
US5043786A (en) * | 1989-04-13 | 1991-08-27 | International Business Machines Corporation | Lateral transistor and method of making same |
US5117273A (en) * | 1990-11-16 | 1992-05-26 | Sgs-Thomson Microelectronics, Inc. | Contact for integrated circuits |
-
1990
- 1990-12-19 JP JP2403484A patent/JP2669153B2/ja not_active Expired - Lifetime
-
1991
- 1991-12-16 US US07/808,110 patent/US5221857A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04217326A (ja) | 1992-08-07 |
US5221857A (en) | 1993-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3180599B2 (ja) | 半導体装置およびその製造方法 | |
US4471525A (en) | Method for manufacturing semiconductor device utilizing two-step etch and selective oxidation to form isolation regions | |
US5084402A (en) | Method of fabricating a semiconductor substrate, and semiconductor device, having thick oxide films and groove isolation | |
JPH0513566A (ja) | 半導体装置の製造方法 | |
EP0193116B1 (en) | Method of manufacturing a semiconductor device having a trench | |
US5804478A (en) | Method of forming a trench-type semiconductor memory device | |
EP0078501B1 (en) | Transistor-like semiconductor device and method of producing the same | |
JP2762851B2 (ja) | 半導体装置の製造方法 | |
JPH1056059A (ja) | 半導体装置およびその製造方法 | |
JP2669153B2 (ja) | 半導体装置の製造方法 | |
US5675173A (en) | Semiconductor device having a trench for isolating elements and a trench for applying a potential to a substrate | |
US5439832A (en) | Method for fabricating semiconductor device | |
EP0111651B1 (en) | Semiconductor device comprising dielectric isolation regions | |
JPH07106412A (ja) | 半導体装置およびその製造方法 | |
US5019525A (en) | Method for forming a horizontal self-aligned transistor | |
JPH05315442A (ja) | 半導体装置の製造方法 | |
US6054358A (en) | Semiconductor device and manufacturing method of the same | |
JPH05175206A (ja) | 半導体装置とその製造方法 | |
JP2876670B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP3455282B2 (ja) | 半導体装置 | |
JPH0338742B2 (ja) | ||
JPH05315439A (ja) | 半導体装置の製造方法 | |
JP3523811B2 (ja) | 半導体装置及びその製造方法 | |
JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
JPH0513563A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970603 |