JPH0513563A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0513563A JPH0513563A JP16117791A JP16117791A JPH0513563A JP H0513563 A JPH0513563 A JP H0513563A JP 16117791 A JP16117791 A JP 16117791A JP 16117791 A JP16117791 A JP 16117791A JP H0513563 A JPH0513563 A JP H0513563A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon film
- etching
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C3/00—Glass compositions
- C03C3/12—Silica-free oxide glass compositions
- C03C3/16—Silica-free oxide glass compositions containing phosphorus
Landscapes
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Geochemistry & Mineralogy (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【構成】トレンチを設ける際に、半導体基板１上に酸化
シリコン膜２，窒化シリコン膜３，リンガラス膜４，窒
化シリコン膜を被着し、開口を設ける。この場合、リン
ガラス膜４の開口部ではサイドエッチが生じるようにす
る。トレンチ形成後、多結晶シリコン膜１０を堆積し、
トレンチを埋め、熱処理によりリン拡散層１１０を形成
する。リン拡散層のエッチレートが速い条件で多結晶シ
リコン膜をエッチングし、トレンチを残す。リンガラス
膜４上の多結晶シリコン膜を完全に除去したとき、トレ
ンチ部では盛り上った状態となっている。従って、最終
的にトレンチを平坦に埋め込むことができる。 【効果】トレンチを平坦に埋め込んでも、他の部分に多
結晶シリコンの残りが生じないので、配線間の短絡や断
切れが生じない。
シリコン膜２，窒化シリコン膜３，リンガラス膜４，窒
化シリコン膜を被着し、開口を設ける。この場合、リン
ガラス膜４の開口部ではサイドエッチが生じるようにす
る。トレンチ形成後、多結晶シリコン膜１０を堆積し、
トレンチを埋め、熱処理によりリン拡散層１１０を形成
する。リン拡散層のエッチレートが速い条件で多結晶シ
リコン膜をエッチングし、トレンチを残す。リンガラス
膜４上の多結晶シリコン膜を完全に除去したとき、トレ
ンチ部では盛り上った状態となっている。従って、最終
的にトレンチを平坦に埋め込むことができる。 【効果】トレンチを平坦に埋め込んでも、他の部分に多
結晶シリコンの残りが生じないので、配線間の短絡や断
切れが生じない。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に同一基板上に設けられた素子間の絶縁分離に
用いる溝の形成および埋設方法に関する。
関し、特に同一基板上に設けられた素子間の絶縁分離に
用いる溝の形成および埋設方法に関する。
【０００２】
【従来の技術】従来の技術を図６（ａ），（ｂ）〜図８
（ａ），（ｂ），図９を参照して説明する。まず、図６
（ａ）に示すように、絶縁分離のための溝（以下トレン
チという）を形成しようとするシリコンなどの半導体基
板１上に厚さ２０〜１００ｎｍの酸化シリコン膜２，厚
さ５０〜２００ｎｍの窒化シリコン膜３を順次形成す
る。次にホトリソグラフィ技術を用い、窒化シリコン膜
３の所望位置に開口（図示しない）を形成し、酸化雰囲
気中で熱処理し、配線容量の低減等を目的とした厚さ５
００ｎｍ〜１．５μｍのフィールド酸化膜を形成する。
その後ホトレジスト膜６を形成し、トレンチを形成しよ
うとする部分のホトレジスト膜を除去し、開口７を形成
する。次に図６（ｂ）に示すように、ホトレジスト膜６
に設けられた開口７直下部の窒化シリコン膜３，酸化シ
リコン膜２および半導体基板１を順次異方的にエッチン
グし、トレンチ８を形成する。次に図７（ａ）に示すよ
うにホトレジスト膜６を除去した後、トレンチ８内壁に
酸化シリコン膜９を形成する。次に図７（ｂ）に示すよ
うに多結晶シリコン膜１０を堆積し、トレンチ内部を多
結晶シリコン膜で埋める。次に図８（ａ）に示すように
多結晶シリコン膜をエッチングし、トレンチ内部に、多
結晶シリコン膜が残るようにする。
（ａ），（ｂ），図９を参照して説明する。まず、図６
（ａ）に示すように、絶縁分離のための溝（以下トレン
チという）を形成しようとするシリコンなどの半導体基
板１上に厚さ２０〜１００ｎｍの酸化シリコン膜２，厚
さ５０〜２００ｎｍの窒化シリコン膜３を順次形成す
る。次にホトリソグラフィ技術を用い、窒化シリコン膜
３の所望位置に開口（図示しない）を形成し、酸化雰囲
気中で熱処理し、配線容量の低減等を目的とした厚さ５
００ｎｍ〜１．５μｍのフィールド酸化膜を形成する。
その後ホトレジスト膜６を形成し、トレンチを形成しよ
うとする部分のホトレジスト膜を除去し、開口７を形成
する。次に図６（ｂ）に示すように、ホトレジスト膜６
に設けられた開口７直下部の窒化シリコン膜３，酸化シ
リコン膜２および半導体基板１を順次異方的にエッチン
グし、トレンチ８を形成する。次に図７（ａ）に示すよ
うにホトレジスト膜６を除去した後、トレンチ８内壁に
酸化シリコン膜９を形成する。次に図７（ｂ）に示すよ
うに多結晶シリコン膜１０を堆積し、トレンチ内部を多
結晶シリコン膜で埋める。次に図８（ａ）に示すように
多結晶シリコン膜をエッチングし、トレンチ内部に、多
結晶シリコン膜が残るようにする。
【０００３】ところが、フィールド酸化膜１１端部の段
差部などで多結晶シリコン膜の膜厚が部分的に厚くなっ
ていることがあるが、そうすると、トレンチ部に残る多
結晶シリコン膜１０Ｃ上面を基板最表面と同程度の高さ
になるように、多結晶シリコン膜１０をエッチングした
場合には、段差部に多結晶シリコン膜１０Ｄが残ってし
まう。このようなエッチング残りがあると、後工程で形
成される配線間の短絡が生じる恐れがある。また、この
多結晶シリコン１０Ｄを全て除去できるだけエッチング
を行った場合、図８（ｂ）に示すように、トレンチ内の
多結晶シリコン膜１０Ｅの表面が基板表面より大幅に掘
り下げられて凹みができてしまう。
差部などで多結晶シリコン膜の膜厚が部分的に厚くなっ
ていることがあるが、そうすると、トレンチ部に残る多
結晶シリコン膜１０Ｃ上面を基板最表面と同程度の高さ
になるように、多結晶シリコン膜１０をエッチングした
場合には、段差部に多結晶シリコン膜１０Ｄが残ってし
まう。このようなエッチング残りがあると、後工程で形
成される配線間の短絡が生じる恐れがある。また、この
多結晶シリコン１０Ｄを全て除去できるだけエッチング
を行った場合、図８（ｂ）に示すように、トレンチ内の
多結晶シリコン膜１０Ｅの表面が基板表面より大幅に掘
り下げられて凹みができてしまう。
【０００４】
【発明が解決しようとする課題】前述した従来の半導体
装置の製造方法では、トレンチ部以外の場所の多結晶シ
リコン膜を完全に除去しようとすると、トレンチ部に凹
みができ、後工程において配線層の断切れなどが生じる
という問題点があった。
装置の製造方法では、トレンチ部以外の場所の多結晶シ
リコン膜を完全に除去しようとすると、トレンチ部に凹
みができ、後工程において配線層の断切れなどが生じる
という問題点があった。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に第１の絶縁膜，耐酸化性を有
する第２の絶縁膜，リンを含む第１のガラス膜および耐
酸化性を有する第３の絶縁膜を順次形成する工程と、前
記第３の絶縁膜上にホトレジスト膜を形成し、前記ホト
レジスト膜の所望の位置に第１の開口を設ける工程と、
異方性エッチングにより前記第３の絶縁膜に第２の開口
を形成する工程と、等方性エッチングにより前記第１の
ガラス膜に前記第２の開口より幅が広い第３の開口を自
己整合的に形成する工程と、異方性エッチングにより前
記第２の絶縁膜、前記第３の絶縁膜に順に第４，第５の
開口を形成する工程と、異方性エッチングにより前記半
導体基板に溝を形成する工程と、前記ホトレジスト膜を
除去する工程と、前記溝の内壁に第４の絶縁膜を形成す
る工程と、前記第３の絶縁膜を除去する工程と、前記溝
内部および前記溝以外の部分に前記溝内部が埋まるよう
に、多結晶シリコン膜を堆積する工程と、熱処理を行な
って前記第４の開口部の前記多結晶シリコン膜に達しな
い程度のリン拡散層を形成する工程と、リン濃度が高い
多結晶シリコン膜に対しては、エッチレートが大きくな
るエッチング方法により、前記多結晶シリコン膜をエッ
チングして前記溝内部にのみ多結晶シリコンを残す工程
とを含むというものである。
造方法は、半導体基板上に第１の絶縁膜，耐酸化性を有
する第２の絶縁膜，リンを含む第１のガラス膜および耐
酸化性を有する第３の絶縁膜を順次形成する工程と、前
記第３の絶縁膜上にホトレジスト膜を形成し、前記ホト
レジスト膜の所望の位置に第１の開口を設ける工程と、
異方性エッチングにより前記第３の絶縁膜に第２の開口
を形成する工程と、等方性エッチングにより前記第１の
ガラス膜に前記第２の開口より幅が広い第３の開口を自
己整合的に形成する工程と、異方性エッチングにより前
記第２の絶縁膜、前記第３の絶縁膜に順に第４，第５の
開口を形成する工程と、異方性エッチングにより前記半
導体基板に溝を形成する工程と、前記ホトレジスト膜を
除去する工程と、前記溝の内壁に第４の絶縁膜を形成す
る工程と、前記第３の絶縁膜を除去する工程と、前記溝
内部および前記溝以外の部分に前記溝内部が埋まるよう
に、多結晶シリコン膜を堆積する工程と、熱処理を行な
って前記第４の開口部の前記多結晶シリコン膜に達しな
い程度のリン拡散層を形成する工程と、リン濃度が高い
多結晶シリコン膜に対しては、エッチレートが大きくな
るエッチング方法により、前記多結晶シリコン膜をエッ
チングして前記溝内部にのみ多結晶シリコンを残す工程
とを含むというものである。
【０００６】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【０００７】図１（ａ），（ｂ）〜図５（ａ），（ｂ）
は本発明の製造方法の一実施例を説明するため工程順に
配置した半導体チップの断面図である。
は本発明の製造方法の一実施例を説明するため工程順に
配置した半導体チップの断面図である。
【０００８】まず図１（ａ）に示すようにシリコンなど
の半導体基板１上に厚さ３０ｎｍ〜１００ｎｍの酸化シ
リコン膜２（第１の絶縁膜）、厚さ５０ｎｍ〜１５０ｎ
ｍの窒化シリコン膜３（第２の絶縁膜）を順次形成し、
ホトリソグラフィ技術を用いて窒化シリコン膜３の一部
を除去し、その開口部に厚さ５００ｎｍ〜１５００ｎｍ
のフィールド酸化膜１１を形成した後、ＣＶＤ法や回転
塗布法により厚さ１００ｎｍ〜４００ｎｍのリンガラス
膜４（第１のガラス膜）を形成し、その上に厚さ５０ｎ
ｍ〜１５０ｎｍの窒化シリコン膜５（第３の絶縁膜）を
形成する。その後、窒化シリコン膜５上にホトレジスト
膜６を形成し、ホトレジスト膜６に第１の開口７−１を
形成する。
の半導体基板１上に厚さ３０ｎｍ〜１００ｎｍの酸化シ
リコン膜２（第１の絶縁膜）、厚さ５０ｎｍ〜１５０ｎ
ｍの窒化シリコン膜３（第２の絶縁膜）を順次形成し、
ホトリソグラフィ技術を用いて窒化シリコン膜３の一部
を除去し、その開口部に厚さ５００ｎｍ〜１５００ｎｍ
のフィールド酸化膜１１を形成した後、ＣＶＤ法や回転
塗布法により厚さ１００ｎｍ〜４００ｎｍのリンガラス
膜４（第１のガラス膜）を形成し、その上に厚さ５０ｎ
ｍ〜１５０ｎｍの窒化シリコン膜５（第３の絶縁膜）を
形成する。その後、窒化シリコン膜５上にホトレジスト
膜６を形成し、ホトレジスト膜６に第１の開口７−１を
形成する。
【０００９】次に図１（ｂ）に示すように第１の開口７
−１を通し、反応性イオンエッチング法（以下ＲＩＥ
法）等の異方性エッチングにより、窒化シリコン膜５を
エッチングして第２の開口７−２を形成し、続いて、弗
酸等によるウェットエッチ法等の等方性エッチングによ
りリンガラス膜４をエッチングし第３の開口７−３を形
成する。このときリンガラス膜４が３００ｎｍ〜６００
ｎｍ程度サイドエッチされるようにする。
−１を通し、反応性イオンエッチング法（以下ＲＩＥ
法）等の異方性エッチングにより、窒化シリコン膜５を
エッチングして第２の開口７−２を形成し、続いて、弗
酸等によるウェットエッチ法等の等方性エッチングによ
りリンガラス膜４をエッチングし第３の開口７−３を形
成する。このときリンガラス膜４が３００ｎｍ〜６００
ｎｍ程度サイドエッチされるようにする。
【００１０】次に図２（ａ）に示すようにＲＩＥ法等の
異方性エッチングにより、窒化シリコン膜３，酸化シリ
コン膜２に第４，第５の開口７−４，７−５を形成し、
次いで半導体基板１をエッチングし、トレンチ８を形成
する。
異方性エッチングにより、窒化シリコン膜３，酸化シリ
コン膜２に第４，第５の開口７−４，７−５を形成し、
次いで半導体基板１をエッチングし、トレンチ８を形成
する。
【００１１】次に図２（ｂ）に示すようにホトレジスト
膜６を除去した後、トレンチ内壁に酸化シリコン膜９
（第４の絶縁膜）を形成する。
膜６を除去した後、トレンチ内壁に酸化シリコン膜９
（第４の絶縁膜）を形成する。
【００１２】次に図３（ａ）に示すように窒化シコン膜
に対し酸化シリコン膜と選択性のあるＲＩＥ法等の異方
性エッチングにより窒化シリコン膜５を除去した後、図
３（ｂ）に示すようにトレンチ内部が十分に埋まるよう
に平坦部での厚さがトレンチの幅の１／２以上となる多
結晶シリコン膜１０を堆積する。
に対し酸化シリコン膜と選択性のあるＲＩＥ法等の異方
性エッチングにより窒化シリコン膜５を除去した後、図
３（ｂ）に示すようにトレンチ内部が十分に埋まるよう
に平坦部での厚さがトレンチの幅の１／２以上となる多
結晶シリコン膜１０を堆積する。
【００１３】次に、リンガラス膜４を拡散源として、多
結晶シリコン膜１０中へリン原子を熱拡散させる。こう
して形成されたリン拡散層１１０がトレンチ部にかから
ない条件を設定する。例えば、リンガラス膜４が５００
ｎｍサイドエッチされているとすれば、リン濃度を８ｍ
ｏｌ％に選んだとすると、９５０℃の温度で３０分程度
の熱処理を施せば良い。次に、リンが拡散された多結晶
シリコン膜のエッチングレートが、リンが拡散されてい
ない多結晶シリコン膜のエッチングレートよりも高いエ
ッチング方法、例えば弗酸、硝酸、ヨウ素の混合液を用
いて多結晶シリコン膜１０およびリン拡散層１１０をエ
ッチングする。リンガラス膜４上の多結晶シリコン（リ
ン拡散層１１０）が全て除去された時点では、リンが拡
散されていないトレンチ上部の多結晶シリコン膜のエッ
チング量が少ないため、図４（ｂ）に示すようにトレン
チ部に残る多結晶シリコン膜１０Ａは第４の開口部より
も盛り上がった状態になっている。
結晶シリコン膜１０中へリン原子を熱拡散させる。こう
して形成されたリン拡散層１１０がトレンチ部にかから
ない条件を設定する。例えば、リンガラス膜４が５００
ｎｍサイドエッチされているとすれば、リン濃度を８ｍ
ｏｌ％に選んだとすると、９５０℃の温度で３０分程度
の熱処理を施せば良い。次に、リンが拡散された多結晶
シリコン膜のエッチングレートが、リンが拡散されてい
ない多結晶シリコン膜のエッチングレートよりも高いエ
ッチング方法、例えば弗酸、硝酸、ヨウ素の混合液を用
いて多結晶シリコン膜１０およびリン拡散層１１０をエ
ッチングする。リンガラス膜４上の多結晶シリコン（リ
ン拡散層１１０）が全て除去された時点では、リンが拡
散されていないトレンチ上部の多結晶シリコン膜のエッ
チング量が少ないため、図４（ｂ）に示すようにトレン
チ部に残る多結晶シリコン膜１０Ａは第４の開口部より
も盛り上がった状態になっている。
【００１４】次に図５（ｅ）に示すようにトレンチ内の
多結晶シリコン膜１０Ｂの上面が酸化シリコン膜２と同
等の高さになるようにエッチングする。次に図５（ｂ）
に示すようにリンガラス膜４，窒化シリコン膜３を除去
すると極めて平坦なトレンチの埋込みが可能となる。
多結晶シリコン膜１０Ｂの上面が酸化シリコン膜２と同
等の高さになるようにエッチングする。次に図５（ｂ）
に示すようにリンガラス膜４，窒化シリコン膜３を除去
すると極めて平坦なトレンチの埋込みが可能となる。
【００１５】
【発明の効果】以上説明したように本発明では、トレン
チ（溝）と自己整合的に多結晶シリコン膜のエッチング
レートの高い部分を形成することができるため、ホトリ
ソグラフィ工程を増すことなく、フィールド酸化膜端部
等の段差のある部分に多結晶シリコンのエッチング残り
およびトレンチ部分の凹みを発生させることなくトレン
チを多結晶シリコン膜で埋め込むことができ、配線の短
絡や断切れを防止することができ、半導体装置の信頼性
および歩留りを改善することができるという効果があ
る。
チ（溝）と自己整合的に多結晶シリコン膜のエッチング
レートの高い部分を形成することができるため、ホトリ
ソグラフィ工程を増すことなく、フィールド酸化膜端部
等の段差のある部分に多結晶シリコンのエッチング残り
およびトレンチ部分の凹みを発生させることなくトレン
チを多結晶シリコン膜で埋め込むことができ、配線の短
絡や断切れを防止することができ、半導体装置の信頼性
および歩留りを改善することができるという効果があ
る。
【図１】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図２】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図３】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図４】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図５】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図６】従来の技術の説明に使用する断面図である。
【図７】従来の技術の説明に使用する断面図である。
【図８】従来の技術の説明に使用する断面図である。
【図９】従来の技術の説明に使用する断面図である。
１ 半導体基板 ２ 酸化シリコン膜 ３ 窒化シリコン膜 ４ リンガラス膜 ５ 窒化シリコン膜 ６ ホトレジスト膜 ７ 開口 ７−１ 第１の開口 ７−２ 第２の開口 ７−３ 第３の開口 ７−４ 第４の開口 ７−５ 第５の開口 ８ トレンチ ９ 酸化シリコン膜 １０，１０Ａ〜１０Ｆ 多結晶シリコン膜 １１ フィールド酸化膜
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体基板上に第１の絶縁膜，耐酸化性
を有する第２の絶縁膜，リンを含む第１のガラス膜およ
び耐酸化性を有する第３の絶縁膜を順次形成する工程
と、前記第３の絶縁膜上にホトレジスト膜を形成し、前
記ホトレジスト膜の所望の位置に第１の開口を設ける工
程と、異方性エッチングにより前記第３の絶縁膜に第２
の開口を形成する工程と、等方性エッチングにより前記
第１のガラス膜に前記第２の開口より幅が広い第３の開
口を自己整合的に形成する工程と、異方性エッチングに
より前記第２の絶縁膜、前記第３の絶縁膜に順に第４，
第５の開口を形成する工程と、異方性エッチングにより
前記半導体基板に溝を形成する工程と、前記ホトレジス
ト膜を除去する工程と、前記溝の内壁に第４の絶縁膜を
形成する工程と、前記第３の絶縁膜を除去する工程と、
前記溝内部および前記溝以外の部分に前記溝内部が埋ま
るように、多結晶シリコン膜を堆積する工程と、熱処理
を行なって前記第４の開口部の前記多結晶シリコン膜に
達しない程度のリン拡散層を形成する工程と、リン濃度
が高い多結晶シリコン膜に対しては、エッチレートが大
きくなるエッチング方法により、前記多結晶シリコン膜
をエッチングして前記溝内部にのみ多結晶シリコンを残
す工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03161177A JP3132049B2 (ja) | 1991-07-02 | 1991-07-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03161177A JP3132049B2 (ja) | 1991-07-02 | 1991-07-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0513563A true JPH0513563A (ja) | 1993-01-22 |
| JP3132049B2 JP3132049B2 (ja) | 2001-02-05 |
Family
ID=15730051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03161177A Expired - Fee Related JP3132049B2 (ja) | 1991-07-02 | 1991-07-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132049B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335627A (ja) * | 1995-06-07 | 1996-12-17 | Nittetsu Semiconductor Kk | 半導体装置およびその製造方法 |
| JPH0964164A (ja) * | 1995-08-24 | 1997-03-07 | Nittetsu Semiconductor Kk | 半導体装置およびその製造方法 |
| US6274919B1 (en) | 1995-06-07 | 2001-08-14 | Nippon Steel Semiconductor Corporation | Semiconductor device having a field-shield device isolation structure |
-
1991
- 1991-07-02 JP JP03161177A patent/JP3132049B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335627A (ja) * | 1995-06-07 | 1996-12-17 | Nittetsu Semiconductor Kk | 半導体装置およびその製造方法 |
| US6274919B1 (en) | 1995-06-07 | 2001-08-14 | Nippon Steel Semiconductor Corporation | Semiconductor device having a field-shield device isolation structure |
| JPH0964164A (ja) * | 1995-08-24 | 1997-03-07 | Nittetsu Semiconductor Kk | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3132049B2 (ja) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3413876B2 (ja) | 半導体装置 | |
| US4871685A (en) | Method of manufacturing bipolar transistor with self-aligned external base and emitter regions | |
| JPS63234534A (ja) | 半導体素子の製造方法 | |
| US5397731A (en) | Method of manufacturing semiconductor integrated circuit device | |
| KR100273615B1 (ko) | 반도체장치및그제조방법 | |
| JPH0574927A (ja) | 半導体装置の製造方法 | |
| JPH0513563A (ja) | 半導体装置の製造方法 | |
| JP2669153B2 (ja) | 半導体装置の製造方法 | |
| JP2002237602A (ja) | 半導体装置及びその製造方法 | |
| JPH10289946A (ja) | 半導体装置の製造方法 | |
| JPH05849B2 (ja) | ||
| JPH10303141A (ja) | 半導体装置及びその製造方法 | |
| JPH1126571A (ja) | 半導体装置の製造方法 | |
| JP2757358B2 (ja) | 半導体装置の製造方法 | |
| JPH06177239A (ja) | トレンチ素子分離構造の製造方法 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| US4679306A (en) | Self-aligned process for forming dielectrically isolating regions formed in semiconductor device | |
| JP2720179B2 (ja) | 半導体装置およびその製造方法 | |
| JP3158486B2 (ja) | 半導体装置の製造方法 | |
| JPH0671075B2 (ja) | 半導体装置の製造方法 | |
| JP2661357B2 (ja) | 半導体装置の製造方法 | |
| JP2002100671A (ja) | 半導体装置及びその製造方法 | |
| JP2862304B2 (ja) | 半導体装置の製造方法 | |
| JPS61214536A (ja) | 半導体装置の製造方法 | |
| JPS63136646A (ja) | 半導体装置の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001024 |
|
| LAPS | Cancellation because of no payment of annual fees |