JP2720179B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2720179B2 JP2720179B2 JP63288364A JP28836488A JP2720179B2 JP 2720179 B2 JP2720179 B2 JP 2720179B2 JP 63288364 A JP63288364 A JP 63288364A JP 28836488 A JP28836488 A JP 28836488A JP 2720179 B2 JP2720179 B2 JP 2720179B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- concentration
- interlayer insulating
- bpsg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置のコンタクト孔の形成方法に
関する。
関する。
この発明は半導体デバイスで用いるコンタクト孔の形
成方法に関するもので、コンタクト孔を形成する領域で
ある絶縁膜の構造を第１層目をボロン及びリンを含むシ
リコン酸化膜（BPSG膜）とし、第２層目をリンを含むシ
リコン酸化膜（PSG膜）とした２層構造とする。コンタ
クト孔を形成する領域をフォトリソグラフィ法で選択的
にレジストをパターニングした後、HF（ふっ酸）を主成
分とするウエットエッチング液で第２層目のPSG膜をす
べてエッチングした後に、ドライエッチング法を用いて
第１層目のBPSG膜をエッチングしコンタクト孔を形成す
る。
成方法に関するもので、コンタクト孔を形成する領域で
ある絶縁膜の構造を第１層目をボロン及びリンを含むシ
リコン酸化膜（BPSG膜）とし、第２層目をリンを含むシ
リコン酸化膜（PSG膜）とした２層構造とする。コンタ
クト孔を形成する領域をフォトリソグラフィ法で選択的
にレジストをパターニングした後、HF（ふっ酸）を主成
分とするウエットエッチング液で第２層目のPSG膜をす
べてエッチングした後に、ドライエッチング法を用いて
第１層目のBPSG膜をエッチングしコンタクト孔を形成す
る。
従来の半導体装置の製造方法を第２図（ａ）〜（ｄ）
をもとに説明する。第２図（ａ）〜（ｄ）はシリコン基
板21上に形成されたＮ型の不純物の濃い拡散層23、Ｐ型
の不純物の濃い拡散層24およびＮ型の濃い不純物をドー
ピングした多結晶シリコン膜25とを有する半導体装置の
製造工程順の断面図を示したものである。第２図（ａ）
は多結晶シリコン膜25、N+拡散層23およびP+拡散層24が
形成された後の半導体装置の断面図を示す。この後第２
図（ｂ）に示す様に酸化性雰囲気等で熱処理し薄い酸化
膜26を形成した後にBPSG膜27をCVD法で形成する。その
後第２図（ｃ）に示す様にフォトレジスト29でコンタク
ト孔28を形成する領域をパターニングし、ドライエッチ
ング法でBPSG膜27をエッチングしコンタクト孔28をあけ
る。次にフォトレジストを除去し第２図（ｄ）に示す様
にコンタクト孔の側面にテーパーをつける為に熱処理を
行う。この熱処理によりコンタクト孔が丸められる為に
第２図（ｄ）で配線金属30が積層されてもコンタクト孔
で配線金属30が断線する事はない。
をもとに説明する。第２図（ａ）〜（ｄ）はシリコン基
板21上に形成されたＮ型の不純物の濃い拡散層23、Ｐ型
の不純物の濃い拡散層24およびＮ型の濃い不純物をドー
ピングした多結晶シリコン膜25とを有する半導体装置の
製造工程順の断面図を示したものである。第２図（ａ）
は多結晶シリコン膜25、N+拡散層23およびP+拡散層24が
形成された後の半導体装置の断面図を示す。この後第２
図（ｂ）に示す様に酸化性雰囲気等で熱処理し薄い酸化
膜26を形成した後にBPSG膜27をCVD法で形成する。その
後第２図（ｃ）に示す様にフォトレジスト29でコンタク
ト孔28を形成する領域をパターニングし、ドライエッチ
ング法でBPSG膜27をエッチングしコンタクト孔28をあけ
る。次にフォトレジストを除去し第２図（ｄ）に示す様
にコンタクト孔の側面にテーパーをつける為に熱処理を
行う。この熱処理によりコンタクト孔が丸められる為に
第２図（ｄ）で配線金属30が積層されてもコンタクト孔
で配線金属30が断線する事はない。
従来の方法で述べたコンタクト孔を形成後のコンタク
ト孔を丸める熱処理温度は900℃以上必要である。この9
00℃以上の温度で熱処理する事はN+拡散層およびP+拡散
層が大きく拡散してしまい、半導体装置の微細化の妨げ
となっていた。特に金属酸化物（MOS）半導体において
はトランジスタの実効チャネル長が短くなりトランジス
タの特性を劣化させる恐れがあるため、ある長さ以下の
チャネル長のトランジスタを形成する事は困難であっ
た。
ト孔を丸める熱処理温度は900℃以上必要である。この9
00℃以上の温度で熱処理する事はN+拡散層およびP+拡散
層が大きく拡散してしまい、半導体装置の微細化の妨げ
となっていた。特に金属酸化物（MOS）半導体において
はトランジスタの実効チャネル長が短くなりトランジス
タの特性を劣化させる恐れがあるため、ある長さ以下の
チャネル長のトランジスタを形成する事は困難であっ
た。
上記課題を解決するために、この発明は、層間絶縁膜
を、第１層目をBPSG膜、第２層目をPSG膜とした２層膜
構造とする。その後PSG膜をウエットエッチングでウエ
ットエッチングし、次にBPSG膜をドライエッチングでエ
ッチングする。
を、第１層目をBPSG膜、第２層目をPSG膜とした２層膜
構造とする。その後PSG膜をウエットエッチングでウエ
ットエッチングし、次にBPSG膜をドライエッチングでエ
ッチングする。
ドライエッチングにウエットエッチングを併用する事
によりコンタクト孔になだらかな傾斜をつける事がで
き、900℃以上の熱処理を行なわなくとも配線金属の断
線をなくす事ができる。
によりコンタクト孔になだらかな傾斜をつける事がで
き、900℃以上の熱処理を行なわなくとも配線金属の断
線をなくす事ができる。
第１図（ａ）〜（ｄ）はシリコン基板１上に形成され
たＮ型の不純物の濃い拡散層３、Ｐ型の不純物の濃い拡
散層４およびＮ型の濃い不純物をドーピングした多結晶
シリコン膜５とを有する半導体装置の製造方法の工程順
の断面図を示す。第１図（ａ）は上記N+拡散層３、P+拡
散層４および多結晶シリコン膜５とを形成した後に、多
結晶シリコン膜５を軽く酸化しシリコン酸化膜６を形成
する。このシリコン酸化膜はこれ以前のプロセスで発生
するダメッジや汚染を除去する事以外にその上に形成す
るBPSG膜７からのボロン（Ｂ）およびリン（Ｐ）の拡散
を防止する事が目的である。その後ボロンフォスファラ
スシリケートグラスすなわちBPSG膜７を積層する。この
BPSG膜は化学気相成長（CVD）法で形成される。次にリ
ンシリケートガラスいわゆるPSG膜８を積層する。このP
SG膜もCVD法で形成される。上記のBPSG膜７とPSG膜８と
の２層の絶縁膜が配線同志を絶縁する層間絶縁膜とな
る。この後に上記の絶縁膜の緻密化の為の熱処理を行な
う。この熱処理の温度は800℃以上の温度で充分である
が、平坦化の為にリフローを行う目的ではBPSGおよびPS
G膜の不純物濃度にもよるが850℃以上の温度が必要とな
る。
たＮ型の不純物の濃い拡散層３、Ｐ型の不純物の濃い拡
散層４およびＮ型の濃い不純物をドーピングした多結晶
シリコン膜５とを有する半導体装置の製造方法の工程順
の断面図を示す。第１図（ａ）は上記N+拡散層３、P+拡
散層４および多結晶シリコン膜５とを形成した後に、多
結晶シリコン膜５を軽く酸化しシリコン酸化膜６を形成
する。このシリコン酸化膜はこれ以前のプロセスで発生
するダメッジや汚染を除去する事以外にその上に形成す
るBPSG膜７からのボロン（Ｂ）およびリン（Ｐ）の拡散
を防止する事が目的である。その後ボロンフォスファラ
スシリケートグラスすなわちBPSG膜７を積層する。この
BPSG膜は化学気相成長（CVD）法で形成される。次にリ
ンシリケートガラスいわゆるPSG膜８を積層する。このP
SG膜もCVD法で形成される。上記のBPSG膜７とPSG膜８と
の２層の絶縁膜が配線同志を絶縁する層間絶縁膜とな
る。この後に上記の絶縁膜の緻密化の為の熱処理を行な
う。この熱処理の温度は800℃以上の温度で充分である
が、平坦化の為にリフローを行う目的ではBPSGおよびPS
G膜の不純物濃度にもよるが850℃以上の温度が必要とな
る。
さて次に第１図（ｂ）に示す様にフォトレジスト９を
塗布しコンタクト孔を形成すべき領域のフォトレジスト
膜をフォトリソグラフィ法を用いて選択的に除去する。
次に佛酸（HF）系のウエットエッチング液、たとえば水
（H2O）で希釈した希釈HFあるいは佛化アンモニウム（N
H4F）で希釈したバッファード佛酸（BHF）液等を用い
て、PSG膜８をエッチングする。上記エッチング液によ
るBPSG膜のエッチング速度は、PSG膜のエッチング速度
に比較しかなり遅いので、PSG膜８をすべてエッチング
してBPSG膜７を残す事が、PSG膜８の膜厚バラツキを考
慮しても、充分可能である。たとえばＢ濃度3wt％およ
びＰ濃度5wt％のBPSG膜と8wt％のＰ濃度を有するPSG膜
との1/5希釈佛酸によるエッチング速度は15以上の比が
ある為BPSG膜７を余りエッチングさせずにコンタクト孔
10の領域のPSG膜をすべてエッチングできる。また上記
説明した様にエッチングの選択比が非常に大きい為に、
PSG膜の膜厚より計算したエッチング時間でのエッチン
グも可能となる。PSG膜８とBPSG膜７とのエッチング速
度の比を大きくする方法として、PSG膜中のリン（Ｐ）
濃度を大きくする事とBPSG膜中のボロン（Ｂ）濃度を大
きくする事が有効である。またBPSG膜７を形成後熱処理
を行い、この熱処理温度をPSG膜形成後の熱処理温度よ
り高くすれば、PSG膜８のエッチング速度をBPSG膜７の
エッチング速度よりはるかに大きくする事ができる。
塗布しコンタクト孔を形成すべき領域のフォトレジスト
膜をフォトリソグラフィ法を用いて選択的に除去する。
次に佛酸（HF）系のウエットエッチング液、たとえば水
（H2O）で希釈した希釈HFあるいは佛化アンモニウム（N
H4F）で希釈したバッファード佛酸（BHF）液等を用い
て、PSG膜８をエッチングする。上記エッチング液によ
るBPSG膜のエッチング速度は、PSG膜のエッチング速度
に比較しかなり遅いので、PSG膜８をすべてエッチング
してBPSG膜７を残す事が、PSG膜８の膜厚バラツキを考
慮しても、充分可能である。たとえばＢ濃度3wt％およ
びＰ濃度5wt％のBPSG膜と8wt％のＰ濃度を有するPSG膜
との1/5希釈佛酸によるエッチング速度は15以上の比が
ある為BPSG膜７を余りエッチングさせずにコンタクト孔
10の領域のPSG膜をすべてエッチングできる。また上記
説明した様にエッチングの選択比が非常に大きい為に、
PSG膜の膜厚より計算したエッチング時間でのエッチン
グも可能となる。PSG膜８とBPSG膜７とのエッチング速
度の比を大きくする方法として、PSG膜中のリン（Ｐ）
濃度を大きくする事とBPSG膜中のボロン（Ｂ）濃度を大
きくする事が有効である。またBPSG膜７を形成後熱処理
を行い、この熱処理温度をPSG膜形成後の熱処理温度よ
り高くすれば、PSG膜８のエッチング速度をBPSG膜７の
エッチング速度よりはるかに大きくする事ができる。
上記の様にウエットエッチングを行うとエッチングが
横方向にも進むので、コンタクトの形状は第１図（ｂ）
に示す様になだらかなテーパーを有する。
横方向にも進むので、コンタクトの形状は第１図（ｂ）
に示す様になだらかなテーパーを有する。
次に第１図（ｃ）に示す様に、ドライエッチング法を
用いてコンタクト孔10の領域に残っているBPSG膜７をエ
ッチングしコンタクト孔10を完全にあける。このドライ
エッチングに異方性エッチングを用いれば、フォトレジ
ストであけた穴と同じ大きさのコンタクト孔10をあける
事ができるので微細なコンタクト孔を形成する事が可能
となる。上記の様にして形成したコンタクト孔は、コン
タクト孔の上部がウエットエッチングによりなめらかな
テーパーがついており、コンタクト孔の下部は微細なコ
ンタクト孔が形成される。
用いてコンタクト孔10の領域に残っているBPSG膜７をエ
ッチングしコンタクト孔10を完全にあける。このドライ
エッチングに異方性エッチングを用いれば、フォトレジ
ストであけた穴と同じ大きさのコンタクト孔10をあける
事ができるので微細なコンタクト孔を形成する事が可能
となる。上記の様にして形成したコンタクト孔は、コン
タクト孔の上部がウエットエッチングによりなめらかな
テーパーがついており、コンタクト孔の下部は微細なコ
ンタクト孔が形成される。
この為に第１図（ｄ）に示す様にアルミニウム等に金
属配線11が形成されても、コンタクト孔10の付近で金属
配線11が断線する事もない。第１図（ｃ）でドライエッ
チングする前にウエットエッチングの際にレジストが膨
油するのを元に戻す為に200℃以下の温度でベーキング
する事もプロセスの安定化には必要である。またコンタ
クト孔のドライエッチングの後フォトレジスト９を除去
した後に熱処理を行い、ドライエッチングによるダメッ
ジ除去および各種の汚染を行ったり、コンタクト孔10を
少し丸める事もできる。
属配線11が形成されても、コンタクト孔10の付近で金属
配線11が断線する事もない。第１図（ｃ）でドライエッ
チングする前にウエットエッチングの際にレジストが膨
油するのを元に戻す為に200℃以下の温度でベーキング
する事もプロセスの安定化には必要である。またコンタ
クト孔のドライエッチングの後フォトレジスト９を除去
した後に熱処理を行い、ドライエッチングによるダメッ
ジ除去および各種の汚染を行ったり、コンタクト孔10を
少し丸める事もできる。
上記説明した様に、この発明は層間絶縁膜をBPSG膜と
PSG膜との２層膜にし、コンタクト孔のエッチングにお
いてウエットエッチングとドライエッチングを併用する
事により、なめらかな傾斜を有するコンタクト孔を形成
する事ができコンタクト孔でのAl配線の断線という問題
も発生しない。またコンタクトリフローという900℃以
上の温度での熱処理が不要となるのでN+およびP+拡散層
の延びがなくなり、より微細な半導体デバイスを形成で
きる。特にMOS半導体におけるトランジスタのチャネル
長を短くしてもソースドレインの拡散が広がる事もなく
安定したトランジスタを作成する事ができる。
PSG膜との２層膜にし、コンタクト孔のエッチングにお
いてウエットエッチングとドライエッチングを併用する
事により、なめらかな傾斜を有するコンタクト孔を形成
する事ができコンタクト孔でのAl配線の断線という問題
も発生しない。またコンタクトリフローという900℃以
上の温度での熱処理が不要となるのでN+およびP+拡散層
の延びがなくなり、より微細な半導体デバイスを形成で
きる。特にMOS半導体におけるトランジスタのチャネル
長を短くしてもソースドレインの拡散が広がる事もなく
安定したトランジスタを作成する事ができる。
第１図（ａ）〜（ｄ）は、本発明の半導体装置の製造方
法を示す工程順断面図、第２図（ａ）〜（ｄ）は従来の
半導体装置の製造方法を示す工程順断面図である。 １、21……シリコン基板 ２、22……素子分離用酸化膜 ３、23……N+拡散層（N+イオン注入層） ４、24……P+拡散層（P+イオン注入層） ５、25……多結晶シリコン膜 ６、26……シリコン酸化膜 ７、27……BPSG膜 ８……PSG膜 ９、29……フォトレジスト膜 10、28……コンタクト孔 11、30……Al配線
法を示す工程順断面図、第２図（ａ）〜（ｄ）は従来の
半導体装置の製造方法を示す工程順断面図である。 １、21……シリコン基板 ２、22……素子分離用酸化膜 ３、23……N+拡散層（N+イオン注入層） ４、24……P+拡散層（P+イオン注入層） ５、25……多結晶シリコン膜 ６、26……シリコン酸化膜 ７、27……BPSG膜 ８……PSG膜 ９、29……フォトレジスト膜 10、28……コンタクト孔 11、30……Al配線
Claims (2)
- 【請求項１】半導体基板の表面に高濃度の不純物を含む
領域または第１配線を形成する工程と、 前記高濃度の不純物を含む領域または前記第１配線の表
面にシリコン酸化膜を形成する工程と、 前記シリコン酸化膜の上にＢ濃度３重量％、Ｐ濃度５重
量％のBPSG膜を形成する工程と、 前記BPSG膜の上にＰ濃度８重量％のPSG膜を形成する工
程と、 前記PSG膜の上にフォトレジスト膜を形成する工程と、 前記フォトレジスト膜の前記高濃度の不純物を含む領域
または前記配線と対応する部分に開口が形成されるよう
に、前記フォトレジスト膜をパターンニングする工程
と、 前記パターンニングされたフォトレジスト膜をマスクと
して前記PSG膜を弗酸系のウエットエッチング液にてエ
ッチングする工程と、 前記パターンニングされたフォトレジスト膜をマスクと
して前記BPSG膜、 前記シリコン酸化膜を異方性ドライエッチングする工程
と、 前記フォトレジスト膜を除去し、前記PSG膜、前記BPSG
膜、およびシリコン酸化膜三者の開口部において、 前記高濃度の不純物を含む領域または前記第１配線と前
記PSG膜の上に形成された第２配線とがコンタクトする
工程とからなることを特徴とする半導体装置の製造方
法。 - 【請求項２】高濃度の不純物を含む領域または第１配線
とその上部に配置する第２配線とを電気的に絶縁する層
間絶縁膜が三層であり、下層の層間絶縁膜がシリコン酸
化膜、中層の層間絶縁膜がＢ濃度３重量％、Ｐ濃度５重
量％のBPSG膜、上層の層間絶縁膜がＰ濃度８重量％のPS
G膜であり、この三層の層間絶縁膜にはコンタクト孔が
形成され、上層の層間絶縁膜のコンタクト孔はテーパー
状になり、中層および下層の層間絶縁膜のコンタクト孔
は半導体基板の表面に対して垂直になっていることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63288364A JP2720179B2 (ja) | 1988-11-15 | 1988-11-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63288364A JP2720179B2 (ja) | 1988-11-15 | 1988-11-15 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02133941A JPH02133941A (ja) | 1990-05-23 |
| JP2720179B2 true JP2720179B2 (ja) | 1998-02-25 |
Family
ID=17729249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63288364A Expired - Lifetime JP2720179B2 (ja) | 1988-11-15 | 1988-11-15 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2720179B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5783034A (en) * | 1980-11-12 | 1982-05-24 | Toshiba Corp | Method for taper etching |
| JPS6258836A (ja) * | 1985-09-02 | 1987-03-14 | 日本電気株式会社 | 送風機駆動システム |
| JPS6358836A (ja) * | 1986-08-29 | 1988-03-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63111668A (ja) * | 1986-10-30 | 1988-05-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1988
- 1988-11-15 JP JP63288364A patent/JP2720179B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02133941A (ja) | 1990-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4679299A (en) | Formation of self-aligned stacked CMOS structures by lift-off | |
| US6020622A (en) | Trench isolation for semiconductor device with lateral projections above substrate | |
| JPS58220445A (ja) | 半導体集積回路の製造方法 | |
| JP2720179B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60145664A (ja) | 半導体装置の製造方法 | |
| JP2854019B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH07111288A (ja) | 素子分離の形成方法 | |
| JPH05243264A (ja) | トランジスタの製造方法 | |
| JP2950857B2 (ja) | 半導体装置の製造方法 | |
| JP2798953B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6117143B2 (ja) | ||
| US4679306A (en) | Self-aligned process for forming dielectrically isolating regions formed in semiconductor device | |
| JPH0313745B2 (ja) | ||
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| JPH03109739A (ja) | 薄膜半導体装置の製法 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 | |
| JPS60753A (ja) | 半導体装置の製造方法 | |
| JPS6316672A (ja) | 半導体素子の製造方法 | |
| JP2551028B2 (ja) | 半導体装置の製造方法 | |
| KR0122523B1 (ko) | 반도체 소자 제조방법 | |
| JPS6037614B2 (ja) | 半導体装置の製造方法 | |
| KR100249157B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPH05206056A (ja) | 半導体装置の製造方法 | |
| JPH09260664A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |