JPH05206056A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】ストレス等による素子特性劣化を防止しなが
ら、微細コンタクト形成プロセスを簡略化した半導体装
置の製造方法を提供することを目的とする。 【構成】ゲート電極１３およびソース，ドレイン拡散層
１６を有するＭＯＳトランジスタが形成されたシリコン
基板１１上にシリコン酸化膜１７とＢＰＳＧ膜１８を積
層形成し、このＢＰＳＧ膜１８上に拡散層１６に対する
コンタクト部に開口を有するフォトレジストパターン１
９を形成して、異方性エッチングにより開口に露出する
ＢＰＳＧ膜１８を途中までエッチングした後、等方性エ
ッチングにより残りのシリケートガラス膜１８をシリコ
ン酸化膜１７が露出するまでエッチングする。そしてコ
ンタクト部のシリコン酸化膜１７をエッチングして拡散
層１６を露出させ、電極配線２０を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に拡散層に対する電極配線コンタクト部の改
良に関する。

【０００２】

【従来の技術】メモリに代表される大規模半導体集積回
路では、素子の微細化と高密度化により電極配線の拡散
層に対するコンタクト部がますます微細化している。集
積回路を更に高密度化するには、例えば最小加工寸法よ
りも小さいコンタクト部を如何に信頼性良く形成するか
が極めて重要な問題となる。

【０００３】ＭＯＳ集積回路において、微細な電極配線
コンタクトを実現する方法として従来、図３〜図４に示
す方法が提案されている（特開平２−１３７２３４号公
報参照）。図３(a) に示すように、まずシリコン基板２
１上にゲート酸化膜２２を介して多結晶シリコン膜によ
るゲート電極２３をパターン形成する。ゲート電極２３
上にはこれと同時にパターン形成されるＣＶＤシリコン
酸化膜２４が積層されている。これらゲート電極２３と
シリコン酸化膜２４の側壁にはＣＶＤシリコン窒化膜２
５によるサイドウォールを形成する。その後、不純物の
イオン注入によりソース，ドレイン拡散層２６を形成す
る。

【０００４】こうしてＭＯＳトランジスタが形成された
後、図３(b) に示すように、拡散層２６表面にはシリコ
ン酸化膜２７を形成し、その後全面に後の工程で酸化防
止膜となるシリコン窒化膜２８をＣＶＤ法により薄く堆
積する。シリコン窒化膜２８は、その後の熱工程でスト
レス発生の原因になるため、フォトレジストパターンを
用いて不要な部分をエッチング除去する。

【０００５】次に図３(c) に示すように、多結晶シリコ
ン膜２９，ボロン燐シリケートガラス膜（ＢＰＳＧ膜）
３０を順次堆積し、この上にコンタクト孔開口用のフォ
トレジストパターン３１を形成して、ＢＰＳＧ膜３０を
エッチングする。多結晶シリコン膜２９はこのＢＰＳＧ
膜３０のエッチングの際のストッパとなる。

【０００６】次に図４(a) に示すように、コンタクト開
口に露出した多結晶シリコン膜２９をエッチング除去し
た後、フォトレジストパターン３１を剥離して、水蒸気
雰囲気中で熱処理を行って、コンタクト開口部以外に残
された多結晶シリコン膜を酸化膜３２に変えると同時に
ＢＰＳＧ膜３０をリフローさせて平坦化する。この熱処
理工程でシリコン窒化膜２８はゲート電極等の酸化を防
止する役目をする。

【０００７】その後、図４(b) に示すように、コンタク
ト開口部のシリコン窒化膜２８およびその下のシリコン
酸化膜２７をエッチングして拡散層２６を露出させ、多
結晶シリコン膜或いは金属膜等により電極配線３３を形
成する。

【０００８】この様な従来のコンタクト形成プロセスで
は、ＢＰＳＧ膜堆積の前に、酸化防止膜としてのシリコ
ン窒化膜とエッチングストッパとしての多結晶シリコン
膜の堆積工程を必要とする。しかも、シリコン窒化膜は
シリコン酸化膜と熱膨脹係数が大きく異なるため、スト
レスによるトランジスタ特性の劣化を防止する必要があ
り、そのため予めシリコン窒化膜の不要な部分を選択エ
ッチングする工程が含まれる。したがって、全体として
工程が非常に複雑になり、その結果製品コストの上昇や
歩留まり低下等の問題が生じる。

【０００９】

【発明が解決しようとする課題】以上のように従来の微
細コンタクト形成プロセスは、工程が複雑で製品コスト
上昇や歩留まり低下をもたらすという問題があった。

【００１０】本発明はこの様な事情を考慮してなされた
もので、ストレス等によるトランジスタ特性の劣化を確
実に防止しながら、微細コンタクト形成プロセスを簡略
化した半導体装置の製造方法を提供することを目的とす
る。

【００１１】

【課題を解決するための手段】本発明による半導体装置
の製造方法は、拡散層が形成された半導体基板上にシリ
コン酸化膜と不純物ドープのシリケートガラス膜を積層
形成し、このシリケートガラス膜上に前記拡散層に対す
るコンタクト部に開口を有する耐エッチングマスクを形
成して、異方性エッチングにより前記開口に露出するシ
リケートガラス膜を途中までエッチングした後、等方性
エッチングにより残りのシリケートガラス膜を前記シリ
コン酸化膜が露出するまでエッチングする。そしてコン
タクト部のシリコン酸化膜をエッチングして拡散層を露
出させ、露出した拡散層にコンタクトする電極配線を形
成する。

【００１２】

【作用】本発明は、等方性エッチングではシリケートガ
ラス膜とシリコン酸化膜の選択比が大きくとれることを
利用している。但し、等方性エッチングのみでシリケー
トガラス膜のエッチングを行なうと、サイドエッチング
によりコンタクト開口の面積が不要に大きくなる。その
ため、シリケートガラス膜のエッチングを途中までは異
方性エッチングで行なう。これにより、多結晶シリコン
膜をエッチングストッパとして用いることなく、シリケ
ートガラス膜に微細コンタクト開口を開けることができ
る。

【００１３】エッチングストッパとして多結晶シリコン
膜を用いた場合には、シリケートガラス膜のリフローの
熱処理工程で多結晶シリコン膜を同時に酸化膜に変える
必要があることから、この熱処理工程を酸化性雰囲気で
行なうことが必要であったのに対して、本発明では多結
晶シリコン膜を用いないから、この熱処理工程を非酸化
性雰囲気中で行なうことができる。したがって酸化防止
のためのシリコン窒化膜を設ける必要もない。

【００１４】その結果、熱膨脹係数の差によるストレス
発生という問題もなく、またその様なストレスを小さく
するための不要な部分のシリコン窒化膜のエッチングと
いう工程も必要としない。

【００１５】

【実施例】以下、図面を参照しながら本発明の実施例を
説明する。

【００１６】図１〜図２は、本発明の一実施例によるＭ
ＯＳ型半導体装置の製造工程を示す断面図である。図１
(a) に示すように、シリコン基板１１上にゲート酸化膜
１２を介して多結晶シリコン膜によるゲート電極１３を
パターン形成する。ゲート電極１３上にはこれと同時に
パターン形成されるＣＶＤシリコン酸化膜１４が積層さ
れている。これらゲート電極１３とシリコン酸化膜１４
の側壁にはＣＶＤシリコン窒化膜１５によるサイドウォ
ールを形成する。その後、不純物のイオン注入によりソ
ース，ドレイン拡散層１６を形成する。ここまでの工程
は、従来と変わらない。

【００１７】その後全面に、ＴＥＯＳ（Ｔetra Ｅthyl
Ｏrtho Ｓilicate ）をガスソースとして、減圧下で
薄いシリコン酸化膜１７と厚いＢＰＳＧ膜１８を順次積
層形成する。この方法では、シリコン酸化膜１７を基板
上に均一性よく堆積形成することができる。そして次
に、これらの積層膜上にコンタクト開口用の耐エッチン
グマスクとしてフォトレジストパターン１９を形成す
る。

【００１８】そして、図２(a) に示すように、ＢＰＳＧ
膜１８を選択エッチングする。このエッチング工程は、
ＢＰＳＧ膜１８の途中までは異方性ドライエッチングで
あるＲＩＥを用い、残りのＢＰＳＧ膜は等方性ドライエ
ッチングであるＣＤＥを用いる。ＣＤＥではシリコン酸
化膜１７がＢＰＳＧ膜エッチングのストッパとして作用
するため、コンタクト開口部のＢＰＳＧ膜１８をきれい
にエッチングすることができる。

【００１９】その後図２(b) に示すように、フォトレジ
ストパターン１９を除去して、窒素ガス等の非酸化性雰
囲気中で熱処理してＢＰＳＧ膜１８をリフローさせて平
坦化した後、異方性ドライエッチングであるＲＩＥまた
は弗化アンモニウム溶液を用いてシリコン酸化膜１７を
エッチング除去し、多結晶シリコン膜または金属膜によ
り拡散層１６にコンタクトする電極配線２０を形成す
る。

【００２０】こうしてこの実施例によれば、シリコン窒
化膜を用いることなく、したがって熱処理工程でストレ
スを生じることなく、電極配線コンタクトを形成するこ
とができる。また、シリコン窒化膜を用いた場合のスト
レスを小さくするためのシリコン窒化膜エッチングとい
う工程もないから、全体として工程は簡略化されてい
る。これにより、製品コストの低減，歩留まり向上が図
られる。

【００２１】なお実施例では、ＢＰＳＧ膜を用いたが、
これに代って、燐シリケートガラス（ＰＳＧ）膜、ボロ
ンシリケートガラス（ＢＳＧ）膜等を用いることもでき
る。また実施例では、ＣＶＤシリコン窒化膜のサイドウ
ォール付のＭＯＳトランジスタを用いて、フォトレジス
トパターンの窓より小さいコンタクトをゲート電極間に
セルフアラインで形成する場合を説明したが、この様な
サイドウォールのないＭＯＳトランジスタを集積形成す
る場合にも本発明は有効である。その場合もコンタクト
電極配線がゲート電極と短絡する事態は当然防止する必
要がある。そのためには例えばゲート電極の側壁を熱酸
化膜でカバーする。その他本発明はその趣旨を逸脱しな
い範囲で種々変形して実施することができる。

【００２２】

【発明の効果】以上説明したように本発明によれば、ス
トレス等による素子特性劣化をもたらすことなく、コン
タクト形成プロセスを簡略化した半導体装置の製造方法
を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例によるコンタクト形成工程断
面図（前半）。

【図２】本発明の一実施例によるコンタクト形成工程断
面図（後半）。

【図３】従来例によるコンタクト形成工程断面図（前
半）。

【図４】従来例によるコンタクト形成工程断面図（後
半）。

【符号の説明】

１１…シリコン基板、 １２…ゲート酸化膜、 １３…ゲート電極、 １４…シリコン酸化膜、 １５…シリコン窒化膜、 １６…拡散層、 １７…シリコン酸化膜、 １８…ＢＰＳＧ膜、 １９…フォトレジストパターン、 ２０…電極配線。

Claims (2)

【特許請求の範囲】
1. 【請求項１】拡散層が形成された半導体基板上にシリコ
   ン酸化膜と不純物ドープのシリケートガラス膜を積層形
   成する工程と、 前記シリケートガラス膜上に前記拡散層に対するコンタ
   クト部に開口を有する耐エッチングマスクを形成する工
   程と、 異方性エッチングにより前記開口に露出するシリケート
   ガラス膜を途中までエッチングした後、等方性エッチン
   グにより残りのシリケートガラス膜を前記シリコン酸化
   膜が露出するまでエッチングする工程と、 前記コンタクト部のシリコン酸化膜をエッチングして、
   前記拡散層を露出させる工程と、 露出した前記拡散層にコンタクトする電極配線を形成す
   る工程と、を有することを特徴とする半導体装置の製造
   方法。
2. 【請求項２】拡散層が形成された半導体基板上にシリコ
   ン酸化膜と不純物ドープのシリケートガラス膜を積層形
   成する工程と、 前記シリケートガラス膜上に前記拡散層に対するコンタ
   クト部に開口を有する耐エッチングマスクを形成する工
   程と、 異方性エッチングにより前記開口に露出するシリケート
   ガラス膜を途中までエッチングした後、等方性エッチン
   グにより残りのシリケートガラス膜を前記シリコン酸化
   膜が露出するまでエッチングする工程と、 前記耐エッチングマスクを除去して前記シリケートガラ
   ス膜をリフローさせる工程と、 前記コンタクト部のシリコン酸化膜をエッチングして、
   前記拡散層を露出させる工程と、 露出した拡散層にコンタクトする電極配線を形成する工
   程と、を有することを特徴とする半導体装置の製造方
   法。