JPH11145305A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11145305A JPH11145305A JP9305157A JP30515797A JPH11145305A JP H11145305 A JPH11145305 A JP H11145305A JP 9305157 A JP9305157 A JP 9305157A JP 30515797 A JP30515797 A JP 30515797A JP H11145305 A JPH11145305 A JP H11145305A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- mask
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】本願発明は、層間絶縁膜をエッチングしても、
コンタクト孔の底部に層間絶縁膜が残留しない半導体装
置の製造方法を提供する事を目的とする。 【解決手段】本願発明は、上面に第一の絶縁膜が、側面
に第一の側壁絶縁膜が形成された第一のゲート電極を、
一導電型半導体基板上に形成すると共に、上面に第二の
絶縁膜が、側面に第一の側壁絶縁膜が形成された第二の
ゲート電極を、前記第一のゲート電極と所定の距離だけ
離隔して平行に形成する工程と、前記第一及び第二の絶
縁膜の上面の高さよりも高く形成された層間絶縁膜と、
前記層間絶縁膜の上に、所定の形状にパターニングされ
たマスク材を形成する工程と、前記マスク材をマスクと
して使用し、前記層間絶縁膜をエッチングする事によ
り、前記第一及び第二のゲート電極間の前記一導電型半
導体基板の表面を露出させ、自己整合的にコンタクト孔
を形成する工程を具備する。
コンタクト孔の底部に層間絶縁膜が残留しない半導体装
置の製造方法を提供する事を目的とする。 【解決手段】本願発明は、上面に第一の絶縁膜が、側面
に第一の側壁絶縁膜が形成された第一のゲート電極を、
一導電型半導体基板上に形成すると共に、上面に第二の
絶縁膜が、側面に第一の側壁絶縁膜が形成された第二の
ゲート電極を、前記第一のゲート電極と所定の距離だけ
離隔して平行に形成する工程と、前記第一及び第二の絶
縁膜の上面の高さよりも高く形成された層間絶縁膜と、
前記層間絶縁膜の上に、所定の形状にパターニングされ
たマスク材を形成する工程と、前記マスク材をマスクと
して使用し、前記層間絶縁膜をエッチングする事によ
り、前記第一及び第二のゲート電極間の前記一導電型半
導体基板の表面を露出させ、自己整合的にコンタクト孔
を形成する工程を具備する。
Description
【０００１】
【発明の属する技術分野】本願発明は、半導体装置の製
造方法に関し、特に、自己整合的なコンタクトを形成す
る方法に関する。
造方法に関し、特に、自己整合的なコンタクトを形成す
る方法に関する。
【０００２】
【従来の技術】図１（１）に示されるように、Ｐ型半導
体基板１の表面に拡散層１７、１８、１９が形成され、
拡散層１７、１８に隣接してゲート絶縁膜６が形成され
ている。そのゲート絶縁膜６の上には不純物を含んだポ
リシリコンからなる導電膜４が形成され、その上には窒
化膜からなる絶縁膜２が積層形成されている。導電膜４
はゲート電極として使用され、絶縁膜２は後述の様にキ
ャップ材として使用される。ゲート絶縁膜６、導電膜
４、絶縁膜２からなるゲート電極部の両側面には窒化膜
からなる側壁３が形成されている。側壁３が側面に形成
されたゲート電極部が、所定の間隔だけ離隔して二つ形
成される。
体基板１の表面に拡散層１７、１８、１９が形成され、
拡散層１７、１８に隣接してゲート絶縁膜６が形成され
ている。そのゲート絶縁膜６の上には不純物を含んだポ
リシリコンからなる導電膜４が形成され、その上には窒
化膜からなる絶縁膜２が積層形成されている。導電膜４
はゲート電極として使用され、絶縁膜２は後述の様にキ
ャップ材として使用される。ゲート絶縁膜６、導電膜
４、絶縁膜２からなるゲート電極部の両側面には窒化膜
からなる側壁３が形成されている。側壁３が側面に形成
されたゲート電極部が、所定の間隔だけ離隔して二つ形
成される。
【０００３】全面にＢＰＳＧからなる層間絶縁膜６を全
面に堆積し、更にその上に、所定の形状にパターニング
されたレジスト７が形成される。次に、図１（２）に示
した様に、このパターニングされたレジスト７をマスク
にして異方性エッチング法（例えば、ＲＩＥ法）を用い
て、層間絶縁膜６をエッチングし、拡散層１８に達する
はずのコンタクト孔を形成する。
面に堆積し、更にその上に、所定の形状にパターニング
されたレジスト７が形成される。次に、図１（２）に示
した様に、このパターニングされたレジスト７をマスク
にして異方性エッチング法（例えば、ＲＩＥ法）を用い
て、層間絶縁膜６をエッチングし、拡散層１８に達する
はずのコンタクト孔を形成する。
【０００４】次に、図１（３）に示した様に、コンタク
ト孔内及び層間絶縁膜６の上に、導電膜８（例えば、タ
ングステン）を形成する。次に、図１（４）に示した様
に、ＣＭＰ法を用いて層間絶縁膜６の上面まで、導電膜
８を研磨して平坦にする。ここで、導電膜８はコンタク
ト孔８にのみ残留し、この残留した導電膜８はコンタク
トプラグとして使用される。以上により、自己整合コン
タクト（ＳＡＣ）が形成される。
ト孔内及び層間絶縁膜６の上に、導電膜８（例えば、タ
ングステン）を形成する。次に、図１（４）に示した様
に、ＣＭＰ法を用いて層間絶縁膜６の上面まで、導電膜
８を研磨して平坦にする。ここで、導電膜８はコンタク
ト孔８にのみ残留し、この残留した導電膜８はコンタク
トプラグとして使用される。以上により、自己整合コン
タクト（ＳＡＣ）が形成される。
【０００５】また、コンタクトプラグとして使用される
導電膜８と、ゲート電極として使用される導電膜４とが
短絡していない。ゲート電極として使用される導電膜４
は、その上面を絶縁膜２に覆われ、その側面は絶縁膜か
らなる側壁に覆われているからである。特に、絶縁膜２
をキャップ材と呼ぶ。
導電膜８と、ゲート電極として使用される導電膜４とが
短絡していない。ゲート電極として使用される導電膜４
は、その上面を絶縁膜２に覆われ、その側面は絶縁膜か
らなる側壁に覆われているからである。特に、絶縁膜２
をキャップ材と呼ぶ。
【０００６】
【発明が解決しようとする課題】ここで、図１（２）の
コンタクト孔を開口する工程に注目する。ここで、注意
しなければならない事は、実際のコンタクト孔の高さは
Ｈ１であるが、この段階では孔の高さはＨ２（＞Ｈ１）
である事である。
コンタクト孔を開口する工程に注目する。ここで、注意
しなければならない事は、実際のコンタクト孔の高さは
Ｈ１であるが、この段階では孔の高さはＨ２（＞Ｈ１）
である事である。
【０００７】即ち、この工程では、孔の高さは実際のコ
ンタクト孔の高さＨ１にレジストＨ３の高さを加えたＨ
２である事である。従って、層間絶縁膜６をエッチング
する際、孔の高さはＨ２であり、エッチャントガスが十
分に孔の中に供給されない。この為、完全に拡散層１８
を露出する事ができず、コンタクト孔の底に層間絶縁膜
６の一部が残留してしまう。
ンタクト孔の高さＨ１にレジストＨ３の高さを加えたＨ
２である事である。従って、層間絶縁膜６をエッチング
する際、孔の高さはＨ２であり、エッチャントガスが十
分に孔の中に供給されない。この為、完全に拡散層１８
を露出する事ができず、コンタクト孔の底に層間絶縁膜
６の一部が残留してしまう。
【０００８】この後、絶縁膜６がコンタクト孔の底に残
留していると、コンタクト孔に埋め込んだ導電膜８と拡
散層１８との電気的に接続する事が出来きず、接触不良
となってしまう。
留していると、コンタクト孔に埋め込んだ導電膜８と拡
散層１８との電気的に接続する事が出来きず、接触不良
となってしまう。
【０００９】この問題を解決する為に、幾つかの改善策
が考えられる。第一に、図１（２）の層間絶縁膜６のエ
ッチング工程で、十分に長いエッチング時間で層間絶縁
膜６をエッチングする。これにより、コンタクト孔の底
部に層間絶縁膜６が残留しない様にする。
が考えられる。第一に、図１（２）の層間絶縁膜６のエ
ッチング工程で、十分に長いエッチング時間で層間絶縁
膜６をエッチングする。これにより、コンタクト孔の底
部に層間絶縁膜６が残留しない様にする。
【００１０】しかし、この方法では、コンタクト孔の底
部に層間絶縁膜６は残留しないが、絶縁膜２の上部２０
がエッチングされてしまい、ゲート電極として使用する
導電膜４が露出してしまう。すると、コンタクト孔に埋
め込む導電膜８とゲート電極として使用される導電膜４
が短絡してしまう。
部に層間絶縁膜６は残留しないが、絶縁膜２の上部２０
がエッチングされてしまい、ゲート電極として使用する
導電膜４が露出してしまう。すると、コンタクト孔に埋
め込む導電膜８とゲート電極として使用される導電膜４
が短絡してしまう。
【００１１】絶縁膜２の上部２０がエッチングされても
導電膜４が露出しない様に、絶縁膜２の高く形成する事
も出来る。しかし、これではゲート絶縁膜６と導電膜４
と絶縁膜２の高さが高くなってまい、その上層に形成さ
れる配線等の平坦性を保てなく恐れがある。
導電膜４が露出しない様に、絶縁膜２の高く形成する事
も出来る。しかし、これではゲート絶縁膜６と導電膜４
と絶縁膜２の高さが高くなってまい、その上層に形成さ
れる配線等の平坦性を保てなく恐れがある。
【００１２】第二に、層間絶縁膜６をエッチングする
時、コンタクト孔の底部にエッチャントガスが十分到達
する様に、ゲート電極間の間隔をあける。しかし、これ
では半導体素子の微細化が困難となる。
時、コンタクト孔の底部にエッチャントガスが十分到達
する様に、ゲート電極間の間隔をあける。しかし、これ
では半導体素子の微細化が困難となる。
【００１３】本願発明は上述の様な問題に鑑みてなされ
たものであり、本願発明は、層間絶縁膜をエッチングし
ても、コンタクト孔の底部に層間絶縁膜が残留しない半
導体装置の製造方法を提供する事を目的とする。
たものであり、本願発明は、層間絶縁膜をエッチングし
ても、コンタクト孔の底部に層間絶縁膜が残留しない半
導体装置の製造方法を提供する事を目的とする。
【００１４】
【課題を解決するための手段】上述の目的を達成する為
に、上面に第一の絶縁膜が形成され、側面に第一の側壁
絶縁膜が形成された第一のゲート電極を、一導電型半導
体基板上に形成すると共に、上面に第二の絶縁膜が形成
され、側面に第一の側壁絶縁膜が形成された第二のゲー
ト電極を、前記一導電型半導体基板上であって前記第一
のゲート電極と所定の距離だけ離隔して平行に形成する
工程と、前記第一及び第二のゲート絶縁膜上に形成され
た第一及び第二の絶縁膜の上面の高さよりも高く形成さ
れた層間絶縁膜と、前記層間絶縁膜の上に、前記第一及
び第二のゲート電極の間に自己整合的なコンタクトを形
成する様にパターニングされたマスク材を形成する工程
と、 前記マスク材をマスクとして使用し、前記層間絶
縁膜をエッチングする事により、前記第一及び第二のゲ
ート電極間の前記一導電型半導体基板の表面を露出さ
せ、自己整合的にコンタクト孔を形成する工程と、を具
備する事を特徴とする。
に、上面に第一の絶縁膜が形成され、側面に第一の側壁
絶縁膜が形成された第一のゲート電極を、一導電型半導
体基板上に形成すると共に、上面に第二の絶縁膜が形成
され、側面に第一の側壁絶縁膜が形成された第二のゲー
ト電極を、前記一導電型半導体基板上であって前記第一
のゲート電極と所定の距離だけ離隔して平行に形成する
工程と、前記第一及び第二のゲート絶縁膜上に形成され
た第一及び第二の絶縁膜の上面の高さよりも高く形成さ
れた層間絶縁膜と、前記層間絶縁膜の上に、前記第一及
び第二のゲート電極の間に自己整合的なコンタクトを形
成する様にパターニングされたマスク材を形成する工程
と、 前記マスク材をマスクとして使用し、前記層間絶
縁膜をエッチングする事により、前記第一及び第二のゲ
ート電極間の前記一導電型半導体基板の表面を露出さ
せ、自己整合的にコンタクト孔を形成する工程と、を具
備する事を特徴とする。
【００１５】本願発明は、上述の様な構成を採用する事
により、層間絶縁膜をエッチングしても、コンタクト孔
の低部に層間絶縁膜が残留しない半導体装置の製造方法
を提供する事が出来る。
により、層間絶縁膜をエッチングしても、コンタクト孔
の低部に層間絶縁膜が残留しない半導体装置の製造方法
を提供する事が出来る。
【００１６】
【発明の実施の形態】本願発明にかかる実施形態を図面
を参照しながら詳細に説明する。図２（１）に示される
様に、Ｐ型半導体基板１０１の上面に、二酸化シリコン
からなるゲート絶縁膜１０２を熱酸化法を用いて１０ｎ
ｍ程度の厚さで形成する。次に、その上に減圧ＣＶＤ法
を用いて、厚さ１００ｎｍ程度の不純物を含んだポリシ
リコンからなる導電膜１０３を形成する。更に、導電膜
１０３の上に、プラズマＣＶＤ法を用いて、厚さ１００
ｎｍ程度の窒化膜からなる絶縁膜１０４を堆積する。こ
の導電膜１０３はゲート電極として使用され、絶縁膜１
０４はキャップ材として使用される。次に、異方性エッ
チング法（例えば、ＲＩＥ法）を用いて上述の絶縁膜１
０２、導電膜１０３、絶縁膜１０４を所定の形状にエッ
チングする。次に、図２（２）に示した様に、ゲート絶
縁膜１０２、導電膜１０３、絶縁膜１０４をマスクに使
用し、イオン注入法を用いて、Ｐ型半導体基板１０１の
表面にリン等の不純物を一旦、イオン注入を行う。そし
て、その後、ゲート絶縁膜１０２、導電膜１０３、絶縁
膜１０４の側面に、窒化膜からなる側壁１１０〜１１３
を形成する。更に、側壁１１０〜１１３、絶縁膜１０４
をマスクに使用し、イオン注入法を用いて、砒素等の不
純物をＰ型半導体基板１０１の表面に、再度イオン注入
を行う。以上の様にして、Ｎ型拡散層１０５〜１０７を
形成する。
を参照しながら詳細に説明する。図２（１）に示される
様に、Ｐ型半導体基板１０１の上面に、二酸化シリコン
からなるゲート絶縁膜１０２を熱酸化法を用いて１０ｎ
ｍ程度の厚さで形成する。次に、その上に減圧ＣＶＤ法
を用いて、厚さ１００ｎｍ程度の不純物を含んだポリシ
リコンからなる導電膜１０３を形成する。更に、導電膜
１０３の上に、プラズマＣＶＤ法を用いて、厚さ１００
ｎｍ程度の窒化膜からなる絶縁膜１０４を堆積する。こ
の導電膜１０３はゲート電極として使用され、絶縁膜１
０４はキャップ材として使用される。次に、異方性エッ
チング法（例えば、ＲＩＥ法）を用いて上述の絶縁膜１
０２、導電膜１０３、絶縁膜１０４を所定の形状にエッ
チングする。次に、図２（２）に示した様に、ゲート絶
縁膜１０２、導電膜１０３、絶縁膜１０４をマスクに使
用し、イオン注入法を用いて、Ｐ型半導体基板１０１の
表面にリン等の不純物を一旦、イオン注入を行う。そし
て、その後、ゲート絶縁膜１０２、導電膜１０３、絶縁
膜１０４の側面に、窒化膜からなる側壁１１０〜１１３
を形成する。更に、側壁１１０〜１１３、絶縁膜１０４
をマスクに使用し、イオン注入法を用いて、砒素等の不
純物をＰ型半導体基板１０１の表面に、再度イオン注入
を行う。以上の様にして、Ｎ型拡散層１０５〜１０７を
形成する。
【００１７】次に、図３（１）に示して様に、厚さ６０
０ｎｍ程度のＢＰＳＧからなる層間絶縁膜１１５を全面
に形成する。そして、その上に、プラズマＣＶＤ法を用
いて、厚さ１００ｎｍ程度の窒化シリコンからなる絶縁
膜１１７を形成する。
０ｎｍ程度のＢＰＳＧからなる層間絶縁膜１１５を全面
に形成する。そして、その上に、プラズマＣＶＤ法を用
いて、厚さ１００ｎｍ程度の窒化シリコンからなる絶縁
膜１１７を形成する。
【００１８】次に、図３（２）に示した様に、絶縁膜１
１７の上に回転塗布法を用いてレジスト１１９を塗布
し、写真蝕刻法を用いてレジストを所望の形状にパター
ニングする。このパターニングされたレジスト１１９を
マスクにして、異方性エッチング法（例えば、ＲＩＥ
法）を用いて、絶縁膜１１７をエッチングして、層間絶
縁膜１１５の上面の一部を露出させる。次に、図４
（１）に示した様に、アッシングによりパターニングさ
れたレジスト１１９を除去する。以上により、所望の形
状に窒化シリコンからなる絶縁膜１１７をパターニング
する事が出来る。次に、図４（２）に示した様に、絶縁
膜１１７をマスクに使用し、層間絶縁膜１１５をＲＩＥ
法等の異方性エッチング法を用いてエッチングする。こ
れにより、拡散層１０６に達するコンタクトホール１２
０を開口する。従来技術においては、コンタクトホール
１２０を開口する為に、ｘｎｍ程度の厚いレジストをマ
スクにして使用していた。しかし、本願においては、１
００ｎｍ程度と薄い絶縁膜１１７をマスクとして使用す
るので、マスク（本願の場合、絶縁膜１１７）上面から
Ｐ型半導体１０１の表面までの距離Ｈ５だけで良い。こ
れは、窒化シリコンは、二酸化シリコンに比べ高いエッ
チング選択比を持つからである。マスク（本願の場合、
絶縁膜１１７）上面からＰ型半導体１０１の表面までの
距離が縮まった事により、異方性エッチングに使用され
るエッチャントガスが、コンタクトホール１２０の底に
十分供給される。この為、コンタクトホール１２０の底
に層間絶縁膜が残留する事はない（図１（２）参照）。
次に、図４（３）に示した様に、プラズマＣＶＤ法を用
いて、コンタクトホール１２０内及び層間絶縁膜１１５
の上に、リンを含んだポリシリコンからなる導電膜１２
５を形成する。その後、ＣＭＰ法を用いて導電膜１２５
を絶縁膜１１７の上面まで研磨し平坦にする。次に、図
５に示す様に、熱リン酸溶液に浸す事により絶縁膜１１
７を除去し、希ふっ酸溶液に浸す事によりポリシリコン
１２５の一部を除去する事により、平坦化を行う。ここ
で、導電膜１２５はコンタクトホール１２０にのみ残留
し、この残留した導電膜１２５はコンタクトプラグとし
て使用される。以上により、自己整合コンタクト（ＳＡ
Ｃ）が形成される。また、コンタクトプラグとして使用
される導電膜１２５と、ゲート電極として使用される導
電膜１０３とが短絡していない。ゲート電極として使用
される導電膜１２５は、その上面を絶縁膜１０４に覆わ
れ、その側面は絶縁膜からなる側壁１１５〜１１３に覆
われているからである。この後、図示はしていないが、
種々の配線を形成する等の工程を経て半導体装置が完成
する。尚、上記実施例では、セルフアライコンタクト
（ＳＡＣ）の場合を例に説明したが、これに限定される
事はない。例えば、上層配線と下層配線とのコンタクト
等にも使用できる。また、本実施形態では、コンタクト
ホール１２０を形成する際のマスクとして、窒化シリコ
ン膜を使用しているが、層間絶縁膜１１５と高い選択比
を持つものであれば、なんでも良い。
１７の上に回転塗布法を用いてレジスト１１９を塗布
し、写真蝕刻法を用いてレジストを所望の形状にパター
ニングする。このパターニングされたレジスト１１９を
マスクにして、異方性エッチング法（例えば、ＲＩＥ
法）を用いて、絶縁膜１１７をエッチングして、層間絶
縁膜１１５の上面の一部を露出させる。次に、図４
（１）に示した様に、アッシングによりパターニングさ
れたレジスト１１９を除去する。以上により、所望の形
状に窒化シリコンからなる絶縁膜１１７をパターニング
する事が出来る。次に、図４（２）に示した様に、絶縁
膜１１７をマスクに使用し、層間絶縁膜１１５をＲＩＥ
法等の異方性エッチング法を用いてエッチングする。こ
れにより、拡散層１０６に達するコンタクトホール１２
０を開口する。従来技術においては、コンタクトホール
１２０を開口する為に、ｘｎｍ程度の厚いレジストをマ
スクにして使用していた。しかし、本願においては、１
００ｎｍ程度と薄い絶縁膜１１７をマスクとして使用す
るので、マスク（本願の場合、絶縁膜１１７）上面から
Ｐ型半導体１０１の表面までの距離Ｈ５だけで良い。こ
れは、窒化シリコンは、二酸化シリコンに比べ高いエッ
チング選択比を持つからである。マスク（本願の場合、
絶縁膜１１７）上面からＰ型半導体１０１の表面までの
距離が縮まった事により、異方性エッチングに使用され
るエッチャントガスが、コンタクトホール１２０の底に
十分供給される。この為、コンタクトホール１２０の底
に層間絶縁膜が残留する事はない（図１（２）参照）。
次に、図４（３）に示した様に、プラズマＣＶＤ法を用
いて、コンタクトホール１２０内及び層間絶縁膜１１５
の上に、リンを含んだポリシリコンからなる導電膜１２
５を形成する。その後、ＣＭＰ法を用いて導電膜１２５
を絶縁膜１１７の上面まで研磨し平坦にする。次に、図
５に示す様に、熱リン酸溶液に浸す事により絶縁膜１１
７を除去し、希ふっ酸溶液に浸す事によりポリシリコン
１２５の一部を除去する事により、平坦化を行う。ここ
で、導電膜１２５はコンタクトホール１２０にのみ残留
し、この残留した導電膜１２５はコンタクトプラグとし
て使用される。以上により、自己整合コンタクト（ＳＡ
Ｃ）が形成される。また、コンタクトプラグとして使用
される導電膜１２５と、ゲート電極として使用される導
電膜１０３とが短絡していない。ゲート電極として使用
される導電膜１２５は、その上面を絶縁膜１０４に覆わ
れ、その側面は絶縁膜からなる側壁１１５〜１１３に覆
われているからである。この後、図示はしていないが、
種々の配線を形成する等の工程を経て半導体装置が完成
する。尚、上記実施例では、セルフアライコンタクト
（ＳＡＣ）の場合を例に説明したが、これに限定される
事はない。例えば、上層配線と下層配線とのコンタクト
等にも使用できる。また、本実施形態では、コンタクト
ホール１２０を形成する際のマスクとして、窒化シリコ
ン膜を使用しているが、層間絶縁膜１１５と高い選択比
を持つものであれば、なんでも良い。
【００１９】
【発明の効果】本願発明は、アスペクト比の高いコンタ
クトを形成する際、厚いレジストをマスクとして使用せ
ず、高い選択比を持つ窒化シリコンをマスクとして使用
している。この為、マスク（本願の場合、絶縁膜１１
７）上面からＰ型半導体１０１の表面までの距離を短く
出来るので、底に層間絶縁膜が残留する事無くコンタク
トホールを開口する事が出来る。
クトを形成する際、厚いレジストをマスクとして使用せ
ず、高い選択比を持つ窒化シリコンをマスクとして使用
している。この為、マスク（本願の場合、絶縁膜１１
７）上面からＰ型半導体１０１の表面までの距離を短く
出来るので、底に層間絶縁膜が残留する事無くコンタク
トホールを開口する事が出来る。
【図１】従来技術にかかるセルフアラインコンタクトの
製造工程を説明する為の図である。
製造工程を説明する為の図である。
【図２】本願発明にかかるセルフアラインコンタクトの
製造工程の一部を説明する為の図である。
製造工程の一部を説明する為の図である。
【図３】本願発明にかかるセルフアラインコンタクトの
製造工程の一部を説明する為の図である。
製造工程の一部を説明する為の図である。
【図４】本願発明にかかるセルフアラインコンタクトの
製造工程の一部を説明する為の図である。
製造工程の一部を説明する為の図である。
【図５】本願発明にかかるセルフアラインコンタクトの
製造工程の一部を説明する為の図である。
製造工程の一部を説明する為の図である。
１０１ Ｐ型半導体基板 １０２ ゲート絶縁膜 １０３ ゲート電極 １０４、１１０〜１１３ 絶縁膜 １０５〜１０７ 拡散層 １１５ 層間絶縁膜 １１７ 絶縁膜 １１９ レジスト １２０ コンタクトホール １２５ 導電膜
Claims (2)
- 【請求項１】上面に第一の絶縁膜が形成され、側面に第
一の側壁絶縁膜が形成された第一のゲート電極を、一導
電型半導体基板上に形成すると共に、上面に第二の絶縁
膜が形成され、側面に第一の側壁絶縁膜が形成された第
二のゲート電極を、前記一導電型半導体基板上であって
前記第一のゲート電極と所定の距離だけ離隔して平行に
形成する工程と、 前記第一及び第二のゲート絶縁膜上に形成された第一及
び第二の絶縁膜の上面の高さよりも高く形成された層間
絶縁膜と、 前記層間絶縁膜の上に、前記第一及び第二のゲート電極
の間に自己整合的なコンタクトを形成する様にパターニ
ングされたマスク材を形成する工程と、 前記マスク材をマスクとして使用し、前記層間絶縁膜を
エッチングする事により、前記第一及び第二のゲート電
極間の前記一導電型半導体基板の表面を露出させ、自己
整合的にコンタクト孔を形成する工程と、を具備する事
を特徴とする半導体装置の製造方法。 - 【請求項２】前記コンタクト孔を形成する工程の後に、 前記コンタクト孔に導電膜を形成する工程と、 前記マスク材を剥離する工程と、を具備する事を特徴と
する請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9305157A JPH11145305A (ja) | 1997-11-07 | 1997-11-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9305157A JPH11145305A (ja) | 1997-11-07 | 1997-11-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145305A true JPH11145305A (ja) | 1999-05-28 |
Family
ID=17941763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9305157A Pending JPH11145305A (ja) | 1997-11-07 | 1997-11-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145305A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421154B1 (ko) * | 2000-06-15 | 2004-03-03 | 사이프레스 세미컨덕터 코포레이션 | 집적 회로에 금속화물 및 접촉 구조물을 제조하는 방법 |
| KR100433093B1 (ko) * | 1999-12-31 | 2004-05-27 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR20130046339A (ko) * | 2011-10-27 | 2013-05-07 | 삼성전자주식회사 | 자기 정렬 콘택 형성 기술을 이용한 집적 회로 장치의 제조 방법 |
-
1997
- 1997-11-07 JP JP9305157A patent/JPH11145305A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100433093B1 (ko) * | 1999-12-31 | 2004-05-27 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR100421154B1 (ko) * | 2000-06-15 | 2004-03-03 | 사이프레스 세미컨덕터 코포레이션 | 집적 회로에 금속화물 및 접촉 구조물을 제조하는 방법 |
| KR20130046339A (ko) * | 2011-10-27 | 2013-05-07 | 삼성전자주식회사 | 자기 정렬 콘택 형성 기술을 이용한 집적 회로 장치의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3921582B2 (ja) | 半導体装置の製造方法 | |
| JPH10321724A (ja) | 半導体装置およびその製造方法 | |
| JP2002280452A (ja) | 効果的に短絡を防止できる集積回路装置およびその製造方法 | |
| US5600170A (en) | Interconnection structure of semiconductor device | |
| JPH0677428A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH11145305A (ja) | 半導体装置の製造方法 | |
| US6146997A (en) | Method for forming self-aligned contact hole | |
| US6835615B2 (en) | Method of manufacturing buried gate MOS semiconductor device having PIP capacitor | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| TWI336930B (en) | Methods for forming a bit line contact | |
| US6200853B1 (en) | Method of manufacturing semiconductor device having capacitor contact holes | |
| JP2822795B2 (ja) | 半導体装置の製造方法 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100548594B1 (ko) | 디램의 커패시터 노드 형성방법 | |
| JP3353732B2 (ja) | 半導体装置の製造方法 | |
| KR100293457B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2001291846A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH11340457A (ja) | 半導体装置及びその製造方法 | |
| KR100631938B1 (ko) | 커패시터 제조방법 | |
| JPH1174355A (ja) | 半導体装置の製造方法 | |
| KR19990074636A (ko) | 반도체소자의 콘택 형성방법 | |
| KR19980015073A (ko) | 랜딩 패드를 갖는 반도체 소자의 제조방법 | |
| JPH11214497A (ja) | 半導体装置の素子分離用トレンチ構造 | |
| JPH11177090A (ja) | 半導体装置及びその製造方法 | |
| JPH05198684A (ja) | 半導体装置の製造方法 |