JPH1174355A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1174355A
JPH1174355A JP17842998A JP17842998A JPH1174355A JP H1174355 A JPH1174355 A JP H1174355A JP 17842998 A JP17842998 A JP 17842998A JP 17842998 A JP17842998 A JP 17842998A JP H1174355 A JPH1174355 A JP H1174355A
Authority
JP
Japan
Prior art keywords
insulating film
forming
wiring
contact hole
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17842998A
Other languages
English (en)
Inventor
Toru Ozaki
徹 尾崎
Hirosuke Koyama
裕亮 幸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17842998A priority Critical patent/JPH1174355A/ja
Publication of JPH1174355A publication Critical patent/JPH1174355A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置が微細化されても信頼性の高い半
導体装置を提供する為の半導体装置の製造方法を提供す
る。 【解決手段】 半導体基板に配線として使用する第1の
導電材料が埋め込まれた絶縁膜を形成する工程と、前記
絶縁膜に前記第1の導電材料まで達しない配線溝を形成
する工程と、前記配線溝の内部及び前記絶縁膜の上面に
塗布型絶縁膜を形成する塗布型絶縁膜形成工程と、前記
塗布型絶縁膜及び前記絶縁膜の一部を除去する事によ
り、前記第1の導電材料まで達するコンタクト孔を形成
する工程と、残存した前記絶縁膜を剥離する工程と、前
記コンタクト孔及び前記配線溝内に配線として使用する
第2の導電材料を埋め込む為の工程とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
製造方法に関し、特に、半導体装置の製造方法に関す
る。
【0002】
【従来の技術】従来技術を図1を用いて詳細に説明す
る。図1(1)に示したように、アルミニウムからなる
金属配線1が埋め込まれた絶縁膜2に、写真蝕刻法を用
いて配線溝3を形成する。ここで、図1(1)に示した
配線溝3は、紙面に垂直方向に伸びて形成されている。
この場合、配線溝の深さをA、配線の幅をBとする。ま
た、配線の溝Aと配線の幅Bとの比(A/B)をアスペ
クト比と言う。次に、図1(2)に示したように、厚さ
50nm〜100nm程度の反射防止膜を配線溝3の内
壁及び絶縁膜2の上面に形成し、その後に、回転塗布法
を用いてレジスト5を全面に形成する。
【0003】次に、図1(3)に示すように、リソグラ
フィー法を用いて、レジスト5を所定の形状に加工す
る。その後、所望の形状に加工されたレジストをマスク
にして、反射防止膜4及び絶縁膜2をRIE法を用いて
エッチング除去し、金属配線1に達するコンタクトホー
ル6を形成する。次に、図1(4)に示すように、レジ
スト5及び反射防止膜4を除去し、ついで、図1(5)
に示したように、コンタクトホール6に配線材料、例え
ば、タングステンを埋め込む。
【0004】
【発明が解決しようとする課題】しかし、近年の半導体
装置の微細化にともない、配線の幅が0.2μm以下に
なると、配線溝内のレジスト膜が厚くなり溝底でコンタ
クトパターンが解像できなくなる。即ち、配線溝3のア
スペクト比が大きくなるにつれて、レジスト5を所望の
形状に加工する事が困難となり、その結果コンタクトホ
ール6も所望の形状に加工する事が困難となる。
【0005】本発明は、以上の様な問題に鑑みてなされ
たものであり、半導体装置が微細化されても信頼性の高
い半導体装置を提供する為の半導体装置の製造方法を提
供する事を目的とする。
【0006】
【課題を解決するための手段】上記の目的を達成する
為、本発明に係る半導体装置の第1の製造方法は、半導
体基板に配線として使用する第1の導電材料が埋め込ま
れた絶縁膜を形成する工程と、前記絶縁膜に、前記第1
の導電材料まで達しない配線溝を形成する工程と、前記
配線溝の内部及び前記絶縁膜の上面に塗布型絶縁膜を形
成する塗布型絶縁膜形成工程と、前記塗布型絶縁膜及び
前記絶縁膜の一部を除去する事により、前記第1の導電
材料まで達するコンタクト孔を形成する工程と、残存し
た前記絶縁膜を剥離する工程と、前記コンタクト孔及び
前記配線溝内に、配線として使用する第2の導電材料を
埋め込む工程と、を有する事を特徴とする。
【0007】本発明に係る半導体装置の第2の製造方法
は、半導体基板に第1の絶縁膜を介して第1の配線層を
形成する工程と、前記第1の配線層が形成された第1の
絶縁膜上に第2の絶縁膜を形成する工程と、前記第2の
絶縁膜上に配線溝を形成するための第1のマスクを形成
する工程と、前記第1のマスクが形成された第2の絶縁
膜上に、前記第1の配線層に達するコンタクト孔を形成
するための第2のマスクを形成する工程と、前記第1の
マスクと第2のマスクの重なった開口部に露出する前記
第2の絶縁膜をエッチングしてコンタクト孔を形成する
工程と、前記コンタクト孔に配線溝形成時のマスクとな
る埋め込み材を埋め込む工程と、前記第2のマスクを除
去して、前記第1のマスクの開口部に露出する前記第2
の絶縁膜をその膜厚の途中までエッチングして配線溝を
形成する工程と、前記コンタクト孔内の埋め込み材を除
去する工程と、前記配線溝及びコンタクト孔に第2の配
線層を埋め込み形成する工程と、を有することを特徴と
する。
【0008】本発明による第1の製造方法によれば、配
線溝が形成された面を塗布型絶縁膜により平坦化し、そ
の平坦面でコンタクト孔の形成のリソグラフィ工程を行
うことができる。従って、微小寸法のコンタクト孔を所
望の形状に加工することができる。本発明によると第2
の製造方法によれば、配線溝の形成前にコンタクト孔形
成を行うため、平坦面でのコンタクト孔形成が可能であ
り、やはり微小寸法のコンタクト孔を所望の形状に加工
することができる。
【0009】
【発明の実施の形態】本発明の第1の実施例を図面を参
照しながら詳細に説明する。図2(a)に示される様
に、シリコン基板10に層間絶縁膜としてCVDシリコ
ン酸化膜110を形成し、このシリコン酸化膜110に
埋め込まれた配線100を形成する。配線100は、シ
リコン酸化膜110に形成した溝に金属、多結晶シリコ
ン等の導電材料を平坦に埋め込んで形成する。配線10
0は、狭義の信号配線に限らず、基板10に形成された
拡散層(図示せず)に対して、後に形成される配線のコ
ンタクトをとるためだけの目的で埋め込まれる中継用の
電極を含む。配線100が形成されたCVD酸化膜11
0上に、層間絶縁膜としてCVDシリコン酸化膜120
を堆積する。次に、写真蝕刻法を用いて酸化膜120を
エッチングし、酸化膜120を所定厚み残した配線溝1
30を形成する。図2(b)は、図2(a)の正面断面
図を表わしたものである。
【0010】次に、図3(a)に示される様に、酸化膜
120の上面及び配線溝130の中に塗布型絶縁膜とし
てSOG(Spin On Glass)膜140を回転塗布法を用
いて形成し、その後、熱を加えて焼き固める。ここで、
塗布型絶縁膜とは、半液体状の流動性に富む絶縁材料を
塗布し、アニールして硬化させる膜をいう。塗布型絶縁
膜の材料は、半液体状の流動体であるため、配線溝13
0の様な段差があっても、その上面142は平坦にな
る。図3(b)は、図3(a)の正面断面図を示してい
る。
【0011】次に、図4(a)に示される様に、SOG
膜140の上に、回転塗布法を用いて、反射防止膜15
0を形成し、その上に、レジスト160を形成する。そ
の後、リソグラフィー法を用いてレジスト160にコン
タクト孔形成のための開口170を形成する。この開口
170を介して反射防止膜150、SOG膜140及び
酸化膜120をエッチングして、コンタクト孔171を
形成する。図4(b)は、図4(a)の正面断面図を示
した。
【0012】反射防止膜150は、レジスト160を加
工する際に使用するリソグラフィー法において、パター
ンマスク(図示せず)を通して照射する光が、レジスト
160内で反射する事を防止するために設けられてい
る。具体的に反射防止膜150には例えばシプレイ社A
R3を用いる。この反射防止膜150を使用すれば、レ
ジスト160を精度よく加工する事ができる。しかし、
レジスト160の加工精度がそれほど要求されない場合
には、この反射防止膜160は無くても良い。また、図
の断面において、形成されるコンタクト孔171は、リ
ソグラフィー法の際のパターンマスクの合わせずれによ
り、配線100のエッジから幅Wだけずれている例を示
している。
【0013】次に、図5(a)に示されるように、レジ
スト160及び反射防止膜150をO2アッシングによ
り除去する。図5(b)は、図5(a)の正面断面図を
示した。次に、塗布型酸化膜であるSOG膜140を、
ウエットエッチング法により、エッチング除去する。具
体的に例えば、希フッ化水素溶液(例えば、フッ化水素
溶液を1000分の1に希釈したもの)、アルカリ溶液
に浸す事により、SOG膜140を除去する。これによ
り、図6に示すように配線溝130が露出する。
【0014】次に、酸化膜120の全面に、導電材料と
してタングステンをMOCVD法(metal organic chem
ical vapor deposition)を用いて堆積する。その後、
エッチバック法、CMP(Chemical Mechanical Polish
ing)法等を用いて配線溝130及びコンタクト孔17
1に導電材料を残存させて、図7に示すように配線18
0を形成する。図7(b)は、図7(a)の正面断面図
を示している。更に上部配線を形成する場合には、図8
(a)に示される様に、層間絶縁膜としてCVD法によ
るシリコン酸化膜190を形成し、以下同様の工程の繰
り返しにより多層配線構造の半導体装置が形成される。
図8(b)は、正面断面図を示している。
【0015】本実施形態によると、配線溝130を形成
した後に塗布型絶縁膜を形成する事によって、配線溝1
30が形成された面を平坦にする事ができる。半導体基
板表面に凹凸があっても、熱を加えて焼き固める前の塗
布型酸化膜は半液体状なので、塗布型酸化膜の上面を平
坦にする事は容易である為である。従って、塗布型絶縁
膜の上に形成する反射防止膜及びレジストを平坦に形成
する事が出来るので、レジスト形成後のリソグラフィー
工程において、レジストを所望の形状に加工する事が容
易になる。この結果、微小径のコンタクト孔を所望の形
状で形成することができる。
【0016】次に、第2の実施形態を図9〜図15を用
いて詳細に説明する。理解を容易ににする為、第1の実
施例と同じ物には同じ符号を付した。図9(a)に示さ
れる様に、シリコン基板10上のシリコン酸化膜110
に配線100を埋め込み形成することは、先の実施例と
同じである。このシリコン酸化膜110上に層間絶縁膜
としてCVD法等を用いて形成されたシリコン酸化膜1
20とCVD法等を用いて形成されたシリコン窒化膜1
25の積層膜を堆積する。次に、写真蝕刻法を用いて窒
化膜125を配線溝のパターンに加工し、得られた窒化
膜パターンを用いて酸化膜120をエッチングして配線
溝130を形成する。図9(b)は、図9(a)の正面
図を表わしたものである。
【0017】次に、図10(a)に示される様に、塗布
型絶縁膜としてSOG膜140を回転塗布により形成す
る。SOG膜140はその後、熱を加えて焼き固める。
このSOG膜140により表面は平坦になる。図10
(b)は、図10(a)の正面断面図を示している。次
に、図11(a)に示される様に、SOG膜140の上
に、回転塗布法を用いて、反射防止膜150を形成し、
その上に、レジスト160を形成する。そして、リソグ
ラフィー法を用いてレジスト160にコンタクト孔形成
のための開口170を形成する。図11(b)は、図1
1(a)の正面断面図を示した。
【0018】反射防止膜150は、レジスト160を加
工する際に使用するリソグラフィー法において、パター
ンマスク(図示せず)を通して照射する光が、レジスト
160内で反射する事を防止するために用いられてい
る。この反射防止膜150を使用すれば、レジスト16
0を精度よく加工する事ができる。また本実施形態で
は、シリコン酸化膜120とは屈折率及び反射率が異な
るシリコン窒化膜125が配線溝の周囲を覆っており、
この窒化膜125が反射防止膜も兼ねている。このため
レジスト160は、より精度よく加工することが出来、
配線溝にコンタクト孔を直接アラインメントさせること
ができる。レジスト160の加工精度がそれほど要求さ
れない場合には、この反射防止膜150は無くても良
い。
【0019】次に、図12(a)に示される様にレジス
ト160をマスクにして、異方性エッチング法であるR
IE法により反射防止膜150、SOG膜140、酸化
膜120をエッチングして、コンタクト孔171を形成
する。SOG膜140及び酸化膜120のRIEには、
48+Co+Ar雰囲気中で、40mTorrの条件
を用いる。反射防止膜150のRIEには、CF42
2+Ar雰囲気中で、40mTorrの条件を用いる。
図12(b)は、図12(a)の正面断面図を示した。
【0020】図の断面では、レジスト160の開口17
0のエッジが配線100のエッジから幅Wだけずれて配
線100の内側に入った場合を示している。しかしこの
実施例の場合、開口170の径が配線100の幅と同じ
程度としても、コンタクト孔171は、配線100から
外れることはない。何故なら、上で使用するRIE法の
条件では、窒化膜125はエッチングされず、コンタク
ト孔171のエッング工程で窒化膜125がエッチング
ストッパとなるからである。即ち配線溝130が配線1
00の幅内にある限り、コンタクト孔171のエッジは
配線100の外にでることはない。この結果、コンタク
ト孔171の形成工程でオーバーエッチングを行って
も、配線100の周囲の酸化膜110がエッチングされ
ることはない。
【0021】次に、レジスト160及び反射防止膜15
0を除去する。引き続きSOG膜140を、フッ化水素
溶液又はアルカリ溶液に浸す事により除去して、図13
に示すように配線溝130を露出させる。次に、窒化膜
125及び配線溝130の全面に、導電材料としてタン
グステンをスパッタ法を用いて形成する。その後、タン
グステンをエッチバック法若しくはCMP法等を用いて
配線溝130及びコンタクト孔171にのみ残存させる
ことにより、下地の配線100に接続された配線180
を得る。図14(b)は、図13(a)の正面断面図を
示している。更に配線層を重ねる場合には、図15
(a)(b)に示される様に、層間絶縁膜としてCVD
シリコン酸化膜190を堆積する。以下、同様の工程の
繰り返しにより配線を形成する。
【0022】本実施形態によっても、レジストを形成す
る面を平坦にすることにより、微小なコンタクト孔を確
実に形成することができる。また本実施形態では、窒化
膜125が配線溝130を加工するためのマスクとな
り、同時にその後のコンタクト孔エッチングの際のエッ
チングストッパとなる。これにより、コンタクト孔形成
用のレジストの開口170が配線100の範囲からずれ
たとしても、配線100の周囲の酸化膜110がエッチ
ングされる事態が防止される。即ち、コンタクト孔17
1が配線溝130に自己整合される。この結果、コンタ
クト孔がずれることにより、隣り合うコンタクト孔同士
の寄生容量が増加するという事態も防止される。
【0023】次に、第3の実施形態を図16〜図21を
用いて詳細に説明する。これらの図でも、第1の実施例
と同じ物には同じ符号を付した。図16(a)に示され
る様に、シリコン基板10上のシリコン酸化膜110に
配線100を埋め込み形成することは、先の実施例と同
じである。このシリコン酸化膜110上に層間絶縁膜と
してCVDシリコン酸化膜120とCVDシリコン窒化
膜125の積層膜を堆積する。次に、写真蝕刻法を用い
て窒化膜125を配線溝のパターンに加工し、得られた
窒化膜パターンを用いて酸化膜120をエッチングして
配線溝130を形成する。図16(b)は、図16
(a)の正面図を表わしたものである。
【0024】次に、図17(a)に示される様に、塗布
型絶縁膜としてSOG膜140を回転塗布により形成す
る。SOG膜140はその後、熱を加えて焼き固める。
このSOG膜140により表面は平坦になる。図17
(b)は、図17(a)の正面断面図を示している。次
に、図18(a)に示される様に、SOG膜140の上
に、回転塗布法を用いて、反射防止膜150を形成し、
その上に、レジスト160を形成する。そして、リソグ
ラフィー法を用いてレジスト160にコンタクト孔形成
のための開口170を加工する。図18(b)は、図1
8(a)の正面断面図を示した。
【0025】反射防止膜150は、レジスト160を加
工する際に使用するリソグラフィー法において、パター
ンマスク(図示せず)を通して照射する光が、レジスト
160内で反射する事を防止する事が出来る。この為、
この反射防止膜150を使用すれば、レジスト160を
精度よく加工する事ができる。本実施形態では、窒化膜
125は反射防止膜も兼ねている為、レジスト160
は、より精度よく加工することが出来る。しかし、レジ
スト160の加工精度がそれほど要求されない場合に
は、この反射防止膜160は無くても良い。
【0026】次に、図19(a)に示される様にレジス
ト160をマスクにして、異方性エッチング法であるR
IE法により反射防止膜150、SOG膜140、酸化
膜120をエッチングして、コンタクト孔171を形成
する。SOG膜140及び酸化膜120のRIEには、
ウェハ温度130〜150℃、C48+Co+Ar雰囲
気中で、40mTorrの条件を用いる。反射防止膜1
50のRIEには、CF42+O2+Ar雰囲気中で、4
0mTorrの条件を用いる。図19(b)は、図19
(a)の正面断面図を示した。
【0027】図の断面では、レジスト160の開口17
0が配線100の幅を含んで配線幅より大きく形成され
た場合を示している。上のRIE条件では窒化膜125
はエッチングされない。従ってコンタクト孔171は、
窒化膜125の開口で決まる幅をもって配線100の幅
内に形成される。即ち、コンタクト孔171は、配線溝
130に自己整合されて形成され、コンタクト孔171
の形成工程でオーバーエッチングを行っても、配線10
0の周囲の酸化膜110がエッチングされることはな
い。
【0028】次に、レジスト160及び反射防止膜15
0を除去する。引き続きSOG膜140を、フッ化水素
溶液又はアルカリ溶液に浸す事により除去して配線溝1
30を露出させる。次いで窒化膜125及び配線溝13
0の全面に、導電材料としてタングステンをスパッタ法
を用いて形成する。その後、タングステンをエッチバッ
ク法若しくはCMP法等を用いて配線溝130及びコン
タクト孔171にのみ残存させることにより、下地の配
線100に接続された配線180を得る。図20(b)
は、図20(a)の正面断面図を示している。更に配線
層を重ねる場合には、図21(a)(b)に示される様
に、層間絶縁膜としてCVDシリコン酸化膜190を堆
積する。以下、同様の工程の繰り返しにより配線を形成
する。
【0029】本実施形態によっても、先の実施形態と同
様の効果が得られる。また第3の実施形態では、コンタ
クト孔形成のためのレジストの開口170を配線100
の幅より大きく形成しているが、コンタクト孔171
は、窒化膜125により決まる配線溝内にセルフアライ
ンされて形成される。即ち多少の合わせずれがあっても
コンタクト孔が左右に寄って形成される事はない。従っ
て、図示していない隣のコンタクト孔との距離が短くな
ってしまうことない。
【0030】なお、第2及び第3の実施形態において、
CVDシリコン窒化膜は、CVDシリコン酸化膜に対し
てエッチング選択比を大きくとれる材料として用いられ
ている。この趣旨から、シリコン窒化膜に代わって、多
結晶シリコン膜を用いることもできる。但しこの場合、
配線180を形成した後に多結晶シリコン膜はエッチン
グ除去する。
【0031】また、第1〜第3の実施形態において、塗
布型絶縁膜としてSOG膜を用いたが、これは平坦化が
容易で且つ、ウェットエッチングでCVDシリコン酸化
膜に対してエッチング選択比が大きくとれる材料として
用いられている。この意味で、層間絶縁膜であるシリコ
ン酸化膜120が不純物の添加されていない酸化膜であ
る場合には、SOG膜に代わって、減圧CVD法により
堆積したBPSG膜を用いることができる。
【0032】次に本発明の第4の実施形態を、図22〜
図32を用いて説明する。この実施形態では、ここまで
の実施形態とは、配線溝の形成工程とコンタクト孔形成
工程を逆にする。
【0033】図22に示すように、シリコン基板10上
にCVDシリコン酸化膜110を介して配線100を形
成する。配線100は例えば、不純物がドープされた多
結晶シリコン層であり、シリコン酸化膜110に平坦に
埋め込まれている。この構造は、酸化膜110に配線溝
を形成し、多結晶シリコン層を堆積して研磨或いはエッ
チングすることにより得られる。研磨にはCMP法が用
いられる。エッチングには、CF4+O2ガスを用いたC
DE(Chemical Dry Etching)法、HBrガスを用いた
RIE法が用いられる。配線100はこの例では、図で
は面内の一方向に延びる信号配線として示している。し
かし配線100は、この上に形成される配線を基板10
の拡散層にコンタクトさせるためだけの埋め込み導体で
あってもよい。
【0034】この後、図23に示すように、層間絶縁膜
としてCVD法等によるシリコン酸化膜120を堆積す
る。より具体的にシリコン酸化膜120は、減圧CVD
法によるBPSG膜とする。次いで図24に示すよう
に、酸化膜120上に、配線溝を加工するために用いら
れる第1のマスクとなるアモルファスシリコン膜126
をパターン形成する。アモルファスシリコン膜126
は、CVD又はスパッタにより堆積し、レジストをマス
クとして、HBrガスを用いたRIEによりエッチング
する。これにより配線溝に対応する開口127が形成さ
れる。
【0035】この実施例では、この後配線溝を形成する
前に、図25に示すように、コンタクト孔加工のための
開口170を持つ第2のマスクとしてのレジスト160
をパターン形成する。そして次に、二つのマスクの開口
127,170の重なった部分に露出するシリコン酸化
膜120をエッチングして、図26示すようように、コ
ンタクト孔171を形成する。このシリコン酸化膜12
0のエッチングには、CHF3+O2ガスを用いたRIE
法を利用する。その後、レジスト160をO2アッシン
グにより除去すると、図27の構造となる。
【0036】次に、下地の配線100が露出したコンタ
クト孔171を、後の配線溝形成時にマスクとなる適当
な埋め込み材200で一旦埋め込む。具体的にこの実施
例ではレジストを埋め込み材として用いる。即ち図28
に示すようにレジスト200を塗布し、これを図29に
示すように、コンタクト孔171の途中まで埋め込む。
このレジスト200のエッチングには、O2アッシン
グ、O2ガスを用いたRIE、CF4+O2ガスを用いた
CDE等が用いられる。
【0037】続いて、アモルファスシリコン膜126を
マスクとして、シリコン酸化膜120をエッチングし、
図30に示すようにシリコン酸化膜120を所定厚み残
して配線溝130を形成する。このシリコン酸化膜12
0のエッチングには、CHF3+O2ガスによるRIEを
用いる。その後、レジスト200をO2アッシングによ
り除去して、図31の状態を得る。
【0038】最後に、配線材料としてWを配線溝130
及びコンタクト孔171に埋め込んで、図32に示すよ
うに下地配線100に接続された配線180を形成す
る。配線材料には、Wの他Alその他の金属を用い得
る。
【0039】この実施形態によれば、配線溝の形成前に
コンタクト孔形成を行うため、平坦面でのコンタクト孔
形成が可能であり、微小寸法のコンタクト孔を所望の形
状に加工することができる。また配線溝とコンタクト孔
は自己整合的に形成される。配線溝に先立って形成され
るコンタクト孔は一旦埋め込むことにより、配線溝形成
工程でコンタクト孔周辺のオーバーエッチングが防止さ
れる。従って、コンタクト不良や、コンタクト部に近接
する他の配線との短絡事故が防止される。特にこの実施
例の配線構造をDRAMセルのビット線に適用した場合
有効である。高集積化DRAMでは、微細ピッチのワー
ド線の間隙でビット線を下地とコンタクトさせることが
必要になる。この場合、コンタクト孔側面でオーバーエ
ッチングがあると、ビット線とワード線の短絡事故が発
生する。この実施例によると、配線溝形成工程でコンタ
クト孔は保護されているため、この様な事故が確実に防
止される。
【0040】なお、先の実施例と同様に、図25の工程
で、レジスト160の下地に反射防止膜を形成すること
も有効である。また、図26におけるコンタクト孔17
1の形成工程で、下地の配線100を露出させず、一部
酸化膜120を残した状態としてもよい。この場合、埋
め込みレジスト200を除去した図31に示す工程で、
残された酸化膜をウェットエッチングにより除去すれば
よい。
【0041】
【発明の効果】本発明によれば、半導体装置が微細化さ
れても信頼性の高い半導体装置の製造方法を提供するこ
とが出来る。
【図面の簡単な説明】
【図1】従来技術におけるコンタクト孔の製造工程を示
した図である。
【図2】本発明の第1の実施形態にかかる半導体装置の
製造方法を示した図である(その1)。
【図3】本発明の第1の実施形態にかかる半導体装置の
製造方法を示した図である(その2)。
【図4】本発明の第1の実施形態にかかる半導体装置の
製造方法を示した図である(その3)。
【図5】本発明の第1の実施形態にかかる半導体装置の
製造方法を示した図である(その4)。
【図6】本発明の第1の実施形態にかかる半導体装置の
製造方法を示した図である(その5)。
【図7】本発明の第1の実施形態にかかる半導体装置の
製造方法を示した図である(その6)。
【図8】本発明の第1の実施形態にかかる半導体装置の
製造方法を示した図である(その7)。
【図9】本発明の第2の実施形態にかかる半導体装置の
製造方法を示した図である(その1)。
【図10】本発明の第2の実施形態にかかる半導体装置
の製造方法を示した図である(その2)。
【図11】本発明の第2の実施形態にかかる半導体装置
の製造方法を示した図である(その3)。
【図12】本発明の第2の実施形態にかかる半導体装置
の製造方法を示した図である(その4)。
【図13】本発明の第2の実施形態にかかる半導体装置
の製造方法を示した図である(その5)。
【図14】本発明の第2の実施形態にかかる半導体装置
の製造方法を示した図である(その6)。
【図15】本発明の第2の実施形態にかかる半導体装置
の製造方法を示した図である(その7)。
【図16】本発明の第3の実施形態にかかる半導体装置
の製造方法を示した図である(その1)。
【図17】本発明の第3の実施形態にかかる半導体装置
の製造方法を示した図である(その2)。
【図18】本発明の第3の実施形態にかかる半導体装置
の製造方法を示した図である(その3)。
【図19】本発明の第3の実施形態にかかる半導体装置
の製造方法を示した図である(その4)。
【図20】本発明の第3の実施形態にかかる半導体装置
の製造方法を示した図である(その5)。
【図21】本発明の第3の実施形態にかかる半導体装置
の製造方法を示した図である(その6)。
【図22】本発明の第4の実施形態にかかる半導体装置
の製造方法を示した図である(その1)。
【図23】本発明の第4の実施形態にかかる半導体装置
の製造方法を示した図である(その2)。
【図24】本発明の第4の実施形態にかかる半導体装置
の製造方法を示した図である(その3)。
【図25】本発明の第4の実施形態にかかる半導体装置
の製造方法を示した図である(その4)。
【図26】本発明の第4の実施形態にかかる半導体装置
の製造方法を示した図である(その5)。
【図27】本発明の第4の実施形態にかかる半導体装置
の製造方法を示した図である(その6)。
【図28】本発明の第4の実施形態にかかる半導体装置
の製造方法を示した図である(その7)。
【図29】本発明の第4の実施形態にかかる半導体装置
の製造方法を示した図である(その8)。
【図30】本発明の第4の実施形態にかかる半導体装置
の製造方法を示した図である(その9)。
【図31】本発明の第4の実施形態にかかる半導体装置
の製造方法を示した図である(その10)。
【図32】本発明の第4の実施形態にかかる半導体装置
の製造方法を示した図である(その11)。
【符号の説明】
10…シリコン基板、100、180…配線、110、
120…CVDシリコン酸化膜、130…配線溝、14
0…SOG膜、171…コンタクト孔、125…CVD
シリコン窒化膜、126…アモルファスシリコン膜、2
00…レジスト(埋め込み材)。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板に配線として使用する第1の
    導電材料が埋め込まれた絶縁膜を形成する工程と、 前記絶縁膜に、前記第1の導電材料まで達しない配線溝
    を形成する工程と、 前記配線溝の内部及び前記絶縁膜の上面に塗布型絶縁膜
    を形成する塗布型絶縁膜形成工程と、 前記塗布型絶縁膜及び前記絶縁膜の一部を除去する事に
    より、前記第1の導電材料まで達するコンタクト孔を形
    成する工程と、 残存した前記塗布型絶縁膜を剥離する工程と、 前記コンタクト孔及び前記配線溝内に、配線として使用
    する第2の導電材料を埋め込む工程と、を有する事を特
    徴とする半導体装置の製造方法。
  2. 【請求項2】 半導体基板に配線として使用する第1の
    導電材料が埋め込まれた絶縁膜を形成する工程と、 前記絶縁膜に、前記第1の導電材料まで達しない配線溝
    を形成する工程と、 前記配線溝の内部及び前記絶縁膜の上面に塗布型絶縁膜
    を形成する塗布型絶縁膜形成工程と、 前記塗布型絶縁膜の上面に反射防止膜を形成する工程
    と、 前記反射防止膜、前記塗布型絶縁膜及び前記絶縁膜の一
    部を除去する事により、前記第1の導電材料まで達する
    コンタクト孔を形成する工程と、 残存した前記反射防止膜及び残存した前記絶縁膜を剥離
    する工程と、 前記コンタクト孔及び前記配線溝内に、配線として使用
    する第2の導電材料を埋め込む工程と、を有する事を特
    徴とする半導体装置の製造方法。
  3. 【請求項3】 半導体基板に配線として使用する第1の
    導電材料が埋め込まれた第1の絶縁膜を形成する工程
    と、 前記第1の絶縁膜の上面に第2の絶縁膜を形成する工程
    と、 前記第1の絶縁膜及び前記第2の絶縁膜の一部を除去す
    る事により、前記第1の導電材料まで達しない配線溝を
    形成する工程と、 前記配線溝の内部及び前記第2の絶縁膜の上面に塗布型
    絶縁膜を形成する塗布型絶縁膜形成工程と、 前記塗布型絶縁膜及び前記第1の絶縁膜を除去する事に
    より、前記第1の導電材料まで達するコンタクト孔を形
    成する工程と、 前記塗布型絶縁膜を除去する工程と、 前記配線溝及び前記コンタクト孔に第2の導電材料を埋
    め込む工程と、を有することを特徴とする半導体装置の
    製造方法。
  4. 【請求項4】 半導体基板に配線として使用する第1の
    導電材料が埋め込まれた第1の絶縁膜を形成する工程
    と、 前記第1の絶縁膜の上面に第2の絶縁膜を形成する工程
    と、 前記第1の絶縁膜及び前記第2の絶縁膜の一部を除去す
    る事により、前記第1の導電材料まで達しない配線溝を
    形成する工程と、 前記配線溝の内部及び前記第2の絶縁膜の上面に塗布型
    絶縁膜を形成する塗布型絶縁膜形成工程と、 前記塗布型絶縁膜の上面に反射防止膜を形成する工程
    と、 前記反射防止膜及び前記塗布型絶縁膜及び前記第1の絶
    縁膜を除去する事により、前記第1の導電材料まで達す
    るコンタクト孔を形成する工程と、 前記反射防止膜及び前記塗布型絶縁膜を除去する工程
    と、 前記配線溝及び前記コンタクト孔に第2の導電材料を埋
    め込む工程と、を有することを特徴とする半導体装置の
    製造方法。
  5. 【請求項5】 前記塗布型絶縁膜形成工程により形成さ
    れた塗布型絶縁膜の上面が概略平坦に形成される事を特
    徴とする請求項1乃至4記載の半導体装置の製造方法。
  6. 【請求項6】 前記第2の絶縁膜を形成する工程は、前
    記第1の絶縁膜の屈折率と異なる屈折率を有する前記第
    2の絶縁膜を形成する工程である事を特徴とする請求項
    3又は4記載の半導体装置の製造方法。
  7. 【請求項7】 半導体基板に第1の絶縁膜を介して第1
    の配線層を形成する工程と、 前記第1の配線層が形成された第1の絶縁膜上に第2の
    絶縁膜を形成する工程と、 前記第2の絶縁膜上に配線溝を形成するための第1のマ
    スクを形成する工程と、 前記第1のマスクが形成された第2の絶縁膜上に、前記
    第1の配線層に達するコンタクト孔を形成するための第
    2のマスクを形成する工程と、 前記第1のマスクと第2のマスクの重なった開口部に露
    出する前記第2の絶縁膜をエッチングしてコンタクト孔
    を形成する工程と、 前記コンタクト孔内に配線溝形成時のマスクとなる埋め
    込み材を埋め込む工程と、 前記第2のマスクを除去して、前記第1のマスクの開口
    部に露出する前記第2の絶縁膜をその膜厚の途中までエ
    ッチングして配線溝を形成する工程と、 前記コンタクト孔内の埋め込み材を除去する工程と、 前記配線溝及びコンタクト孔に第2の配線層を埋め込み
    形成する工程と、を有することを特徴とする半導体装置
    の製造方法。
JP17842998A 1997-06-27 1998-06-25 半導体装置の製造方法 Pending JPH1174355A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17842998A JPH1174355A (ja) 1997-06-27 1998-06-25 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-171375 1997-06-27
JP17137597 1997-06-27
JP17842998A JPH1174355A (ja) 1997-06-27 1998-06-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1174355A true JPH1174355A (ja) 1999-03-16

Family

ID=26494120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17842998A Pending JPH1174355A (ja) 1997-06-27 1998-06-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH1174355A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411301B2 (en) 2002-06-21 2008-08-12 Renesas Technology Corp. Semiconductor integrated circuit device
EP2233139A1 (en) 2009-03-23 2010-09-29 FUJIFILM Corporation Minoxidil aqueous composition containing bile acid

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411301B2 (en) 2002-06-21 2008-08-12 Renesas Technology Corp. Semiconductor integrated circuit device
US7786585B2 (en) 2002-06-21 2010-08-31 Renesas Electronics Corp. Semiconductor integrated circuit device
US7977238B2 (en) 2002-06-21 2011-07-12 Renesas Electronics Corporation Method of manufacturing a semiconductor integrated circuit device
US8093723B2 (en) 2002-06-21 2012-01-10 Renesas Electronics Corporation Method of manufacturing a semiconductor integrated circuit device
EP2233139A1 (en) 2009-03-23 2010-09-29 FUJIFILM Corporation Minoxidil aqueous composition containing bile acid

Similar Documents

Publication Publication Date Title
US6316329B1 (en) Forming a trench mask comprising a DLC and ASH protecting layer
KR100328749B1 (ko) 듀얼다마신구조를갖는반도체장치제조방법
JPH09153545A (ja) 半導体装置及びその製造方法
US5663108A (en) Optimized metal pillar via process
US7064044B2 (en) Contact etching utilizing multi-layer hard mask
US6278189B1 (en) High density integrated circuits using tapered and self-aligned contacts
JPH0282626A (ja) 半導体装置の相互接続方法
JPH07122638A (ja) 半導体装置の製造方法
JP2000307001A (ja) 半導体装置の製造方法
KR20000035246A (ko) 반도체 구조물의 제조 방법
US20010039114A1 (en) Method Of Forming Contact Or Wiring In Semiconductor Device
JPH1174355A (ja) 半導体装置の製造方法
US6391745B1 (en) Method for forming overlay verniers for semiconductor devices
KR0124144B1 (ko) 반도체 장치 및 그의 제조방법
JP2590711B2 (ja) 半導体装置の製造方法
JPH1174174A (ja) 半導体装置の製造方法
KR20040079836A (ko) 반도체 장치의 제조 방법
KR100235960B1 (ko) 반도체소자의 도전 라인 형성방법
JPH11145305A (ja) 半導体装置の製造方法
KR100439477B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
JP2000164497A (ja) 半導体装置及びその製造方法
JP3831966B2 (ja) 半導体装置とその製造方法
KR100315457B1 (ko) 반도체 소자의 제조 방법
KR100881082B1 (ko) 듀얼 다마신 공정을 이용한 배선 형성 방법
KR100439027B1 (ko) 셀프 얼라인 콘택형성방법