KR100881082B1 - 듀얼 다마신 공정을 이용한 배선 형성 방법 - Google Patents

듀얼 다마신 공정을 이용한 배선 형성 방법 Download PDF

Info

Publication number
KR100881082B1
KR100881082B1 KR1020020057073A KR20020057073A KR100881082B1 KR 100881082 B1 KR100881082 B1 KR 100881082B1 KR 1020020057073 A KR1020020057073 A KR 1020020057073A KR 20020057073 A KR20020057073 A KR 20020057073A KR 100881082 B1 KR100881082 B1 KR 100881082B1
Authority
KR
South Korea
Prior art keywords
layer
etch stop
etch
cell region
forming
Prior art date
Application number
KR1020020057073A
Other languages
English (en)
Other versions
KR20040025220A (ko
Inventor
정영배
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020057073A priority Critical patent/KR100881082B1/ko
Publication of KR20040025220A publication Critical patent/KR20040025220A/ko
Application granted granted Critical
Publication of KR100881082B1 publication Critical patent/KR100881082B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 셀 영역의 식각 정지막으로 사용되는 실리콘 질화막을 제거하여, 에치 모니터링 박스 영역에만 식각 정지막을 남겨 식각된 정도를 측정하고 타겟에 맞게 공정을 진행할 수 있도록 함으로써 셀 영역에 식각 정지막이 없어도 듀얼 다마신 구조를 형성할 수 있도록 하여 식각 정지막에 의한 유전율 증가를 방지할 수 이점이 있다.
다마신, 저유전체, 식각 정지막, 셀, 식각 타겟

Description

듀얼 다마신 공정을 이용한 배선 형성 방법{METHOD FOR FORMING LINE USED DUAL DAMASCENE}
도1은 종래 기술에 의한 듀얼 다마신 공정을 이용한 배선 형성 공정을 나타낸 제 1 실시예이다.
도2는 종래 기술에 의한 듀얼 다마신 공정을 이용한 배선 형성 공정을 나타낸 제 2 실시예이다.
도3a 내지 도3 는 본 발명에 의한 듀얼 다마신 공정을 이용한 배선 형성 방법을 나타낸 도면이다.
- 도면의 주요부분에 대한 부호의 설명 -
300 : 장벽층 301 : 제 1 저유전체막
302 : 식각 정지막 303 : 제 1 포토레지스트 패턴
304 : 제 2 저유전체막 305 : 하드마스크
306 : 제 2 포토레지스트 패턴 307 : 제 3 포토레지스트 패턴
308 : 비아홀 309 : 듀얼 스택
본 발명은 듀얼 다마신 공정시 셀 영역에 식각 정지막이 없어도 듀얼 다마신 구조를 형성할 수 있어 식각 정지막에 의해 유전율이 증가하는 문제점을 해결할 수 있는 듀얼 다마신 공정을 이용한 배선 형성 방법에 관한 것이다.
일반적으로, 다마신(Damascene) 공정은 하부 절연막질을 배선 모양으로 사진 식각(photo-lithography)기술을 이용하여 일정 깊이 식각하여 홈을 형성하고, 상기 홈에 텅스텐(W) 등의 도전 물질을 채워 넣고 필요한 배선 이외의 도전 물질은 에치백(Etch back)이나 화학적기계적연마(Chemical Mechanical Polishing; CMP) 등의 기술을 이용하여 제거함으로써 처음에 형성한 홈 모양으로 배선을 형성하는 기술이다.
이 기술은 주로 DRAM 등의 비트 라인(bit line) 또는 워드라인(Wordline) 형성에 이용되는데, 언급한 다마신 방식을 적용하여 DRAM의 비트 라인을 형성하는 통상의 방법은 다음과 같다. 즉, 비트 라인 형성을 위한 홈을 하부 절연막질에 형성한후, 비트 라인을 반도체 기판에 접속시키기 위한 콘택홀을 비트 라인 중간에 사진 식각 기술을 이용하여 형성하고, 이후, 텅스텐, 알루미늄 또는 구리 등의 도전 물질을 상기 비트 라인 형성을 위한 홈과 콘택홀을 완전히 채우도록 증착한 후 화학적기계적 연마나 에치백 공정을 진행하여 하부 절연막질 상의 필요 없는 도전 물 질을 제거한다.
상기와 같이 다마신 방식으로 비트 라인을 형성할 경우, 비트 라인과 비트 라인과 하부의 반도체 기판과의 접속(Interconnection)을 동시에 완성할 수 있을 뿐만 아니라, 비트 라인에 의해 발생하는 단차(Step)를 없앨 수 있으므로 후속 공정을 용이하게 한다.
그리고, 반도체 소자의 제조 공정에서 금속층은 이중 또는 다중 구조로 형성되며, 알루미늄(Al)과 같은 금속배선 형태로 이루어지는데, 금속은 표면 반사율이 매우 높기 때문에 금속층을 패터닝하기 위한 사진 공정시 빛의 산란이 발생하여 금속층에 노칭(Notching) 및 씨닝(Thinning) 문제가 일어난다. 이러한 문제는 반도체 소자가 고집적화됨에 따라 금속 배선의 폭이 감소되기 때문에 더욱 심하게 나타난다. 그러므로 이를 방지하기 위하여 금속층상에 반사 방지막(Anti Reflective Coating)을 형성한다.
도전형 물질로 구리를 이용한 다마신 공정에서 스택 구조는 비아를 형성하여 금속 층을 형성할 때 비아와 금속층의 두께를 일정하게 유지시키기 위해 금속 트렌치 식각시 비아 부위가 식각되는 것을 방지하기 위해 식각 정지막으로 실리콘 질화막을 사용한다.
도1은 종래 기술에 의한 듀얼 다마신 공정을 이용한 배선 형성 공정을 나타낸 제 1 실시예이다.
도1을 참조하면, 하부층(미도시함)과의 장벽층(100)으로 실리콘 질화막을 증착한 후 비아를 형성하는 제 1 저유전체막(101)을 증착하고 그 상부에 식각 정지막(102)으로 실리콘 질화막 증착한다. 상기 식각 정지막(102) 상부에 금속층을 형성하는 부위인 제 2 저유전막(103)을 증착한 다음 하드 마스크(104)로 실리콘 질화막을 증착한 후 식각 및 금속 증착 공정을 진행하여 듀얼 다마신 스택(105)을 형성한다.
그러나 층간절연막이 하나의 저유전체 물질로 구성되지 않고 세 개의 물질 즉, 두 개의 저유전체 층과 중간에 존재하는 실리콘 질화막으로 구성됨으로써, 유전체막의 두께를 증가시켜 유전율이 높아지게 되어 저유전체 물질을 사용하는 이점을 상쇄시키는 문제가 있었다.
도2는 종래 기술에 의한 듀얼 다마신 공정을 이용한 배선 형성 공정을 나타낸 제 2 실시예이다.
도2를 참조하면, 하부층(미도시함)과의 장벽층(200)으로 실리콘 질화막을 증착한 후 비아를 형성하는 제 1 저유전체막(201)을 증착한다. 상기 제 1 저유전체막 상부에 금속층을 형성하는 부위인 제 2 저유전체막(202)을 증착한 다음 하드 마스크(203)로 실리콘 질화막을 증착한 후 식각 및 금속 증착 공정을 진행하여 듀얼 다마신 스택(204)을 형성한다.
이러한 방법은 저유전체막 사이에 실리콘 질화막을 식각 정지막으로 형성할 경우 나타나는 문제를 해결하기 위한 방안으로 식각 정지막이 없는 스택 구조를 적용하는 것이나 이는 금속 트렌치 식각 공정시 식각 타겟을 확인하는데 어려운 문제점이 있었다.
상기와 같이 종래의 식각 타겟을 설정하는데 어려운 문제점을 해결하기 위한 본 발명은 듀얼 다마신 스택 형성시 셀 영역의 식각 정지막으로 사용되는 실리콘 질화막을 제거하여, 에치 모니터링 박스 영역에만 식각 정지막을 남겨 식각된 정도를 측정하고 타겟에 맞게 공정을 진행할 수 있도록 함으로써 셀 영역에 식각 정지막이 없어도 듀얼 다마신 구조를 형성할 수 있어 식각 정지막에 의해 유전율이 증가하는 문제점을 해결하기 위한 듀얼 다마신 공정을 이용한 배선 형성 방법을 제공하는 것이다.
상기와 같은 목적을 실현하기 위한 본 발명은, 셀 영역과 에치 모니터링 박스 영역에 장벽층, 제1 저유전체막 및 식각 정지막을 차례로 형성하는 단계와, 에치 모니터링 박스 영역에만 남도록 셀 영역의 식각 정지막을 제거하는 단계와, 셀 영역의 식각 정지막이 제거된 결과물 상에 제2 저유전체막 및 하드 마스크를 형성하는 단계와, 셀 영역의 하드 마스크 및 제2 저유전체막을 식각하여 셀 영역에 제1 비아홀을 형성하는 단계와, 셀 영역 및 에치 모니터링 박스 영역의 제2 저유전체막을 식각하여, 셀 영역 및 에치 모니터링 박스 영역에 제2 비아홀을 형성하는 단계, 및 제1 및 제2 비아홀을 금속으로 매립하여 배선층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 장벽층과 식각 정지막 및 하드마스크는 실리콘 질화막으로 형성할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도3a 내지 도3f는 본 발명에 의한 듀얼 다마신 공정을 이용한 배선 형성 방법을 나타낸 도면이다.
도3a를 참조하면, 하부층과의 장벽층(300)으로 실리콘 질화막을 증착한 후 비아를 형성하는 부위인 제 1 저유전체막(301)을 증착한 다음, 식각 정지막(302)을 증착한 후 셀 영역(A)의 식각 정지막(302)을 제거하기 위한 제 1 포토레지스트 패턴(303)을 형성한다. 참조부호 "B"는 에치 모니터링 박스 영역을 나타낸다.
도3b를 참조하면, 상기 제 1 포토레지스트 패턴(도 3a의 303)을 이용하여 셀 영역(A)의 식각 정지막(302)을 제거하여 에치 모니터링 박스 부위(B)에만 식각 정지막(302)을 남기고 제1 포토레지스트 패턴을 제거한다.
도3c를 참조하면, 금속 층을 형성하는 부위인 제 2 저유전체막(304)을 증착한 후 하드 마스크(305) 역할을 하는 실리콘 질화막을 증착한다.
도3d를 참조하면, 셀 영역(A)의 비아홀을 형성하기 위한 제 2 포토레지스트 패턴(306)을 형성한 다음, 제2 포토레지스트 패턴(306)을 마스크로 하여 셀 영역(A)의 하드마스크(305) 및 제 2 저유전체막(304)을 식각한다.
도3e를 참조하면, 제2 포토레지스트 패턴을 제거한 다음, 셀 영역(A)및 에치 모니터링 박스 영역(B)에 제3 포토레지스트 패턴(307)을 형성하고, 이를 이용하여 비아홀(308)을 형성한다.
도3f를 참조하면, 상기 제 3 포토레지스트 패턴(307)을 제거한 후 금속 증착 공정을 진행하여 듀얼 다마신 스택(309)을 형성한다.
이와 같이 본원 발명은 식각 정지막이 없을 때, 식각 타겟 설정이 어렵고 식가된 정도를 측정하는데 발생하는 어려움을 해결하면서 식각 정지막에 의해 유전율이 커지는 문제점을 동시에 해결할 수 있다.
상기한 바와 같이 듀얼 다마신 스택 형성시 셀 영역의 식각 정지막으로 사용되는 실리콘 질화막을 제거하여, 에치 모니터링 박스 영역에만 식각 정지막을 남겨 식각된 정도를 측정하고 타겟에 맞게 공정을 진행할 수 있도록 함으로써 셀 영역에 식각 정지막이 없어도 듀얼 다마신 구조를 형성할 수 있어 식각 정지막에 의해 유전율이 증가하는 문제점을 해결하여 소자의 특성을 향상시킬 수 있는 이점이 있다.

Claims (2)

  1. 셀 영역과 에치 모니터링 박스 영역에 장벽층, 제1 저유전체막 및 식각 정지막을 차례로 형성하는 단계;
    상기 에치 모니터링 박스 영역에만 남도록 상기 셀 영역의 식각 정지막을 제거하는 단계;
    셀 영역의 식각 정지막이 제거된 결과물 상에 제2 저유전체막 및 하드 마스크를 형성하는 단계;
    셀 영역의 상기 하드 마스크 및 제2 저유전체막을 식각하여 상기 셀 영역에 제1 비아홀을 형성하는 단계;
    상기 셀 영역 및 에치 모니터링 박스 영역의 제2 저유전체막을 식각하여, 상기 셀 영역 및 에치 모니터링 박스 영역에 제2 비아홀을 형성하는 단계; 및
    상기 제1 및 제2 비아홀을 금속으로 매립하여 배선층을 형성하는 단계를 포함하는 것을 특징으로 하는 듀얼 다마신 공정을 이용한 배선 형성 방법.
  2. 제 1항에 있어서,
    상기 장벽층과 식각 정지막 및 하드마스크는 실리콘 질화막으로 형성하는 것을 특징으로 하는 듀얼 다마신 공정을 이용한 배선 형성 방법.
KR1020020057073A 2002-09-18 2002-09-18 듀얼 다마신 공정을 이용한 배선 형성 방법 KR100881082B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020057073A KR100881082B1 (ko) 2002-09-18 2002-09-18 듀얼 다마신 공정을 이용한 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020057073A KR100881082B1 (ko) 2002-09-18 2002-09-18 듀얼 다마신 공정을 이용한 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20040025220A KR20040025220A (ko) 2004-03-24
KR100881082B1 true KR100881082B1 (ko) 2009-01-30

Family

ID=37328175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020057073A KR100881082B1 (ko) 2002-09-18 2002-09-18 듀얼 다마신 공정을 이용한 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100881082B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020009211A (ko) * 2000-07-25 2002-02-01 윤종용 듀얼 다마신 배선구조의 반도체 소자 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020009211A (ko) * 2000-07-25 2002-02-01 윤종용 듀얼 다마신 배선구조의 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20040025220A (ko) 2004-03-24

Similar Documents

Publication Publication Date Title
US7119006B2 (en) Via formation for damascene metal conductors in an integrated circuit
KR100349680B1 (ko) 듀얼 다마신 배선의 형성 방법
KR100460771B1 (ko) 듀얼다마신 공정에 의한 다층 배선의 형성 방법
KR100268459B1 (ko) 반도체 장치의 콘택 플러그 형성 방법
US7135783B2 (en) Contact etching utilizing partially recessed hard mask
KR100881082B1 (ko) 듀얼 다마신 공정을 이용한 배선 형성 방법
KR100515058B1 (ko) 금속 패턴을 갖는 반도체 소자의 형성방법
KR100230733B1 (ko) 반도체 소자의 다층 금속 배선 형성 방법
US20020001877A1 (en) Interconnect formation in a semiconductor device
KR100568794B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100403351B1 (ko) 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법
US7524760B2 (en) Semiconductor device and method for manufacturing the same
KR100609036B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100379530B1 (ko) 반도체 소자의 듀얼 다마신 형성방법
KR100235960B1 (ko) 반도체소자의 도전 라인 형성방법
KR100269662B1 (ko) 반도체 장치의 도전체 플러그 형성 방법
KR100383084B1 (ko) 반도체 소자의 플러그 형성 방법
KR100523655B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR930011503B1 (ko) 반도체장치의 금속배선 형성방법
KR100799123B1 (ko) 반도체 소자의 높은 종횡비를 갖는 콘택 플러그 형성 방법
KR100741593B1 (ko) 상감법에 의한 구리 금속배선의 형성방법
KR20050116483A (ko) 반도체소자의 콘택홀 형성 방법
JPH1174355A (ja) 半導体装置の製造方法
KR20000045377A (ko) 반도체소자의 도전배선 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 12