JPH1174174A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 アライメント溝上の埋め込み金属膜上に凹部
が一応は形成されるが、ＣＭＰ法後には、結局平坦化さ
れてしまい、凹部は消滅する。 【解決手段】 シリコン基板１上に素子分離用の酸化膜
パターン２を形成し、半導体素子を形成した後、層間絶
縁膜３を堆積し、下地の酸化膜パターン２による層間絶
縁膜３表面の緩やかな凸部を化学的機械研磨法にて除去
し、平坦化する。次に、コンタクト開口部５形成のため
のレジストマスク４を形成する。このとき、コンタクト
開口部５の最小寸法よりも狭い幅を有する開口部をレジ
ストに形成する。このレジストをマスクに、プラズマエ
ッチングによりコンタクト開口部を形成するとき、マイ
クロローディング効果により、コンタクト開口部よりも
狭い幅の開口部ではプラズマエッチングは進行せず、エ
ッチングレートの低下により層間絶縁膜３に深さの浅い
溝パターン６を形成しただけである。これが溝パターン
６となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法、更に詳しくは、フォトリソグラフィ工程でのマス
ク合わせ用の位置合わせパターン即ちアライメントパタ
ーンを形成を有する半導体装置の製造方法に関するもの
である。

【０００２】

【従来の技術】近年、半導体装置の微細化、高集積化が
進んでおり、半導体装置の金属配線やコンタクトも縮小
される動向にある。また、半導体装置の配線を一層の絶
縁膜上だけでは賄いきれなくなっており、絶縁膜上に配
線層を、更に絶縁膜を敷いてその上に配線層といったよ
うに配線層を重畳していく多層配線技術が不可欠となっ
てきている。

【０００３】そのため、アルミニウムや銅に代表される
金属や高融点金属の金属化合物（窒化物、酸化物、珪化
物、炭化物含む）や合金のコンタクト開口部への埋め込
み及び平坦化の要求がより一層大きくなってくる。金属
配線及びコンタクト等の金属膜を形成する方法として、
スパッタリング法、化学的気相成長（ＣＶＤ）法等が知
られている。この金属膜をコンタクト開口部に埋め込
み、平坦化する方法として、スパッタフロー法、レーザ
メルト法といった熱処理方法やエッチバック法、化学的
機械研磨（ＣＭＰ）法が知られている。

【０００４】スパッタリフロー法やレーザメルト法は、
スパッタ法を用いたとき、コンタクト開口部に金属膜を
平坦に埋め込む有力な方法で、特にコンタクト部と配線
が同種の金属を用いる場合によい。但し、高温の熱処理
による平坦化なので、基板へのストレスが非常に大き
い。また、コンタクト部と配線が異なった種類の金属を
用いるような連続成膜処理できない場合、一旦コンタク
ト開口部を埋め込んだ後、コンタクト開口部からはみ出
した金属を除去するために、エッチバック法又はＣＭＰ
法を併用する必要がある。

【０００５】エッチバック法は、特に成膜方法によら
ず、コンタクト開口部を金属でほぼ完全に埋め込んだと
きに平坦化するのに有力な方法である。スパッタリフロ
ー法等の熱処理なしで埋め込む方法としてＣＶＤ法を用
い、完全にコンタクト開口部を金属で埋め込んだ後、開
口部からはみ出している残りの金属をプラズマエッチン
グ若しくはウエットエッチングにて除去し、コンタクト
部のみ金属が埋め込まれた状態にする。但し、この方法
だと下地や該金属膜の段差や凹凸の影響が残り、埋め込
み部の十分な平坦化ができない、金属の残渣が残るとい
った問題がある。

【０００６】多層配線形成において、多層の段差の積み
重ねによる累積段差が配線加工精度を悪くしたり、配線
の断裂やパターニングできないなどの障害となってく
る。そこで、エッチバック法に代わり、研磨方法、特に
化学的機械研磨（ＣＭＰ）法が有力となってくる。この
方法では、上層に段差や凹部があっても、絶縁性物質と
導電性物質を選択的にも同等に研磨することができ、各
層が平坦化されるので、各層毎に研磨することで多層配
線や多層コンタクトが上記のような障害がなく形成しや
すい。

【０００７】次に、アライメントマークの従来技術につ
いて説明する。

【０００８】上記のようなコンタクト開口部への金属の
埋め込み及びコンタクト部の平坦化工程完了後に金属膜
を成膜し、レジスト膜塗布後のフォトリソグラフィ工程
及びプラズマエッチングによる微細加工により配線を形
成するのだが、下地のアライメントマークと配線加工用
のフォトマスクとの位置合わせが重要となる。

【０００９】従来、下地の段差や凹凸に則して、上層も
成膜時に段差や凹部が形成されるため、半導体装置製造
用マスクの位置合わせに用いられるアライメントマーク
としては、半導体基板に形成された溝パターン、素子分
離用の局所酸化方法（ＬＯＣＯＳ酸化法）で形成された
半導体基板上の凸部の酸化膜パターン、ゲート電極加工
時に形成された凸部の疑似ゲート電極パターンなどがあ
る。これらのアライメントマークが上層に転写されて段
差部を形成し、各層のフォトリソグラフィの位置合わせ
に用いられるのだが、多層配線を用いた半導体装置では
各層間膜が増えることにより、レジスト膜塗布後に下層
のアライメントマークを検出光にて拾いにくくなるとい
った問題、また上層に転写されたアライメントマークが
凹凸に限らず各層の平坦化処理で除去されてしまうとい
った問題が生じ、アライメントが困難となる。

【００１０】そこで、コンタクト開口部形成時のエッチ
ング処理で形成された溝若しくは溝に金属膜が埋め込ま
れた後の凹部をアライメントマークとして使用されるこ
とが知られている。

【００１１】以下、半導体基板上に形成された従来のア
ライメントマークの形成工程を図３及び図４を用いて説
明する。尚、図３及び図４は従来の多層配線を有する半
導体装置の製造工程を示す図である。

【００１２】まず、図３（ａ）に示すように、半導体基
板２１上に半導体素子や素子分離分離２２を形成した
後、配線層間絶縁膜２３を形成する。次に図３（ｂ）に
示すように、配線とのコンタクト開口部を形成するた
め、レジストマスク２４にて異方性エッチングを行い、
コンタクト開口部２５ａとアライメント溝２５ｂを同時
に形成する。アライメント溝２５ｂは素子分離部２２上
に形成されているため、エッチングはシリコン基板にま
で至らず、途中で止まるように設定されており、問題と
ならず、且つ、コンタクト開口部よりも深い溝が形成さ
れている。レジストマスク２４を除去した後、バリアメ
タル２６、タングステン膜２７を順次成膜し、コンタク
ト開口部２５ａとアライメント溝２５ｂに埋め込んでし
まう。このとき、図３（ｃ）に示すように、アライメン
ト溝２５ｂ上のタングステン膜２７には段差ができる。
これは、アライメント溝２５ｂがコンタクト開口部２５
ａに比べて、多少広い溝であったためで、タングステン
膜をエッチバックすることで、図４（ａ）に示すような
段差３０がタングステンプラグ２８とともに形成され
る。この段差３０が配線金属膜成膜後に影響し、図４
（ｂ）に示すようにアライメント部２９上で、配線金属
膜３１に窪み３２が形成され、配線形成用フォトリソグ
ラフィのためのアライメントを窪み３２にて行うことが
可能となる。

【００１３】

【発明が解決しようとする課題】しかしながら、識別し
得る段差を確保するために、アライメント溝を深く、ま
た広くすると、今度は半導体装置用チップのＬＳＩのレ
イアウト面積を侵食するので、できるだけ微小なアライ
メントパターンを形成することが望ましい。金属エッチ
バック法では、上記方法に比べ、凹部や段差が形成しや
すいが、逆に金属コンタクト部の中心部にできやすい隙
間のある所では半導体基板までエッチングしてしまうこ
とが問題となってくる。また、表面段差部に埋め込み金
属膜の残渣が見られるなど問題が出てきた。

【００１４】そこで、研磨方法及び化学的機械研磨法を
用いることで、金属エッチバック法で見られた上記問題
は解消し、ほとんどのコンタクト部が平坦に埋め込ま
れ、他の方法に比べて微細化に極めて有利である。

【００１５】ところが、図５（ａ）に示すように、コン
タクト開口部３８と同じようにアライメント溝３９の埋
め込み金属膜２７までが平坦に埋め込まれてしまうの
で、エッチバック法で形成できた段差や凹部がなくなっ
てしまった。そのため、図５（ｂ）に示すように、配線
金属膜４０形成後に窪みができないため、配線加工用フ
ォトリソグラフィのアライメントがとれないという問題
が新たに生じた。このため、形成されたコンタクト部に
対して最適に配置された配線を精度良くパターニングす
ることができない。尚、図５は従来技術の問題点の説明
に供する図である。

【００１６】そこで、アライメント用の凹部を形成する
ために、例えば、単純にコンタクト部に比べ溝幅を大き
くしてやることが他の方法同様に考えられるが、以下の
点でアライメントの窪みを形成するには問題がある。

【００１７】例えば、アラインメント溝の幅を大きくと
っても、通常、コンタクト開口部を埋め込むのに十分な
膜厚を有する配線金属膜を成膜するため、このときの埋
め込み金属膜の膜厚は、コンタクトの深さ（絶縁膜の膜
厚とほぼ同じ）より厚いか同程度である。アライメント
溝上の埋め込み金属膜上に凹部が一応は形成されるが、
ＣＭＰ法後には、結局平坦化されてしまい、凹部は消滅
する。

【００１８】本発明は素子の微細化に障害とならないよ
うな溝からなるアライメントマークに関するものであ
り、更に、該溝や溝から生じる配線金属膜にアライメン
ト可能な凹部を形成するための製造方法を提供すること
を目的とするものである。

【００１９】

【課題を解決するための手段】請求項１記載の本発明の
半導体装置の製造方法は、半導体素子が形成された半導
体基板上に層間絶縁膜を形成する第１工程と、該層間絶
縁膜上にレジストを塗布し、上記半導体素子と配線とを
電気的に接続するコンタクト開口部形成用の一又は複数
の開口部と該開口部より狭い幅を有するアライメント用
開口部形成用の開口部とを形成する第２工程と、該レジ
ストをマスクとして、上記層間絶縁膜をエッチングする
ことで、上記コンタクト開口部及びアライメント用開口
部を形成する第３工程と、上記コンタクト開口部内への
バリアメタル膜を形成すると同時に該アライメント用開
口部を上記バリアメタル膜により中空にしつつ塞ぐ第４
工程と、コンタクトプラグ材料を全面に堆積することに
より、コンタクト開口部内にコンタクトプラグ材料を埋
設する第５工程と、化学的機械研磨法にて上記コンタク
トプラグ材料及び上記アライメント用開口部上のバリア
メタル膜を除去し、コンタクトプラグを形成すると同時
に、上記アライメント用開口部を再度露出させる第６工
程と、配線材料を全面を堆積した後、フォトレジストを
塗布し、上記アライメント用開口部によりフォトレジス
ト表面に生じる窪みをアライメントマークとして用い、
配線形成用のフォトマスクのアライメントを行いパター
ニングする第７工程と、上記パターニングされたフォト
レジストをマスクに配線を形成する第８工程とを有する
ことを特徴とするものである。

【００２０】また、請求項２記載の本発明の半導体装置
の製造方法は、上記配線形成後、層間絶縁膜を形成し、
該層間絶縁膜上にレジストを塗布し、上記下層配線と上
層配線とを電気的に接続するコンタクト開口部形成用の
一又は複数の開口部と該開口部より狭い幅を有するアラ
イメント用開口部形成用の開口部とを形成する第９工程
と、上記第３工程乃至第８工程とを繰り返すことによ
り、多層配線を形成することを特徴とする、請求項１記
載の半導体装置の製造方法である。

【００２１】更に、請求項３記載の本発明の半導体装置
の製造方法は、上記コンタクト開口部の最小寸法幅より
狭い幅であって、且つ、該コンタクト開口部より浅い溝
からなり、該溝の幅の１／２よりも厚くバリアメタル膜
を形成することを特徴とする、請求項１又は請求項２記
載の半導体装置の製造方法である。

【００２２】

【発明の実施の形態】以下、実施の形態に基づいて本発
明について詳細に説明する。

【００２３】図１及び図２は本発明の一実施の形態の半
導体装置の製造工程図である。尚、図１及び図２におい
て、１は半導体基板、２は酸化膜パターン、３は層間絶
縁膜、４はレジストマスク、５はコンタクト開口部、６
は溝パターン、７はバリアメタル、８はタングステン
膜、９はＣＭＰ研磨直後のコンタクト部のタングステン
プラグ、１０は配線金属膜、１１は配線金属膜表面に形
成されたアライメントマークを示す。

【００２４】図１及び図２を用いて、本発明の実施の形
態の半導体装置の製造工程を説明する。

【００２５】図１（ａ）に示すように、シリコン基板１
上に局所酸化（ＬＯＣＯＳ）法にて素子分離用の酸化膜
パターン２を形成し、半導体素子を形成した後、プラズ
マＣＶＤ法にて膜厚が約１．２μｍのＳｉＯ₂又はＳｉ
ＯＮからなる層間絶縁膜３を堆積し、下地の酸化膜パタ
ーン２による層間絶縁膜３表面の緩やかな凸部を化学的
機械研磨法にて除去し、平坦化する。

【００２６】次に、図１（ｂ）に示すように、コンタク
ト開口部５形成のためのレジストマスク４を形成する。
このとき、コンタクト開口部５の最小寸法０．３μｍよ
りも狭い、０．１μｍの幅を有する開口部をレジストに
形成する。このレジストをマスクに、プラズマエッチン
グによりコンタクト開口部を形成するとき、マイクロロ
ーディング効果により、コンタクト開口部よりも狭い幅
（０．１μｍ）の開口部ではプラズマエッチングは進行
せず、エッチングレートの低下により層間絶縁膜３に深
さ０．８μｍの浅い溝パターン６を形成しただけであ
る。これにより本発明のアライメントマークとなる溝パ
ターン６が形成される。ここで、溝パターン６の幅の１
／２より厚くバリアメタル７が形成されれば、溝パター
ン６に中空を形成することができる。

【００２７】次に、レジスト除去後、図１（ｃ）に示す
ように、膜厚０．７２μｍの金属膜（下層から膜厚０．
１２μｍのＴｉＮ／Ｔｉの２層バリアメタル７はスパッ
タ法で被着し、膜厚０．６μｍのタングステン膜８はＣ
ＶＤ法で形成する。）を成膜した。この際、図１（ｃ）
に示すように溝パターン６上部はバリアメタル７で塞が
れて、内部は中空になっている。

【００２８】次に、図２（ａ）に示すように、ＣＭＰ法
後に、タングステンプラグ９が形成されると同時に、再
度溝パターン６が表面に現れる。この場合、ＣＭＰ処理
は絶縁膜／金属膜との間の選択比が１／２０のものを用
いたので、溝パターン６周辺の絶縁膜はほとんど削られ
ず、該溝パターン６の深さを所定の値に収めることがで
きる。但し、非選択性のＣＭＰ処理だと研磨時間ばらつ
きあり、該溝パターン６の深さの基板面内での制御性及
び再現性がとりにくい。

【００２９】次に、図２（ｂ）に示すように、ＡｌＣｕ
から成る配線金属膜１０をスパッタリング法で０．５μ
ｍ被着し、リフローすると溝パターン６に配線金属膜１
０が埋め込まれ、深さ０．６μｍ、幅０．６μｍの窪み
１１ができる。この程度の大きさの窪み１１でも、レジ
ストを塗布し、プリベークした後の露光工程にて、マス
ク位置合わせのためのアライメント光（波長６３８ｎｍ
のＨｅＮｅレーザ）による検出が可能となった。

【００３０】その後、配線金属膜１０上にレジスト（図
示せず。）を塗布し、該レジストのパターンマスクを上
記アライメントマーク（窪み）１１にて、位置合わせし
て、露光、プリベーク処理、現像工程にて配線用レジス
トパターンを形成し、更にドライエッチング処理にて配
線を加工、形成させる。

【００３１】次に、絶縁性の配線層間膜として、プラズ
マＣＶＤ法にてＳｉＯ₂又はＳｉＯＮから成る絶縁膜を
堆積し、下地の配線パターンによる絶縁膜表面の緩やか
な凸部を化学的機械研磨法にて除去し平坦化するか、先
にコンタクト部及びアライメント溝を形成してから化学
的機械研磨法にて除去し平坦化する。

【００３２】その後、配線材料を堆積しパターニングす
る工程を繰り返すことにより、多層配線が形成される
が、上層の配線形成工程は基本的には絶縁膜平坦化工程
の前後のどちらかに入れればよい。

【００３３】

【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、配線形成用の露光の際のフォトマス
クの位置合わせを可能とする微細なアライメントマーク
を絶縁性の配線層間絶縁膜に高精度に加工、形成でき、
多層配線形成を容易に行うことができる。

【図面の簡単な説明】

【図１】本発明の一の実施の形態の半導体装置の製造工
程の前半を示す図である。

【図２】本発明の一の実施の形態の半導体装置の製造工
程の後半を示す図である。

【図３】従来の多層配線を有する半導体装置の製造工程
の前半を示す図である。

【図４】従来の多層配線を有する半導体装置の製造工程
の後半を示す図である。

【図５】従来技術の問題点の説明に供する図である。

【符号の説明】

１ 半導体基板 ２ 酸化膜パターン ３ 層間絶縁膜 ４ レジストマスク ５ コンタクト開口部 ６ 溝パターン ７ バリアメタル ８ タングステン膜 ９ タングステンプラグ １０ 配線金属膜 １１ アライメントマーク

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体素子が形成された半導体基板上に
   層間絶縁膜を形成する第１工程と、 該層間絶縁膜上にレジストを塗布し、上記半導体素子と
   配線とを電気的に接続するコンタクト開口部形成用の一
   又は複数の開口部と該開口部より狭い幅を有するアライ
   メント用開口部形成用の開口部とを形成する第２工程
   と、 該レジストをマスクとして、上記層間絶縁膜をエッチン
   グすることで、上記コンタクト開口部及びアライメント
   用開口部を形成する第３工程と、 上記コンタクト開口部内へのバリアメタル膜を形成する
   と同時に該アライメント用開口部を上記バリアメタル膜
   により中空にしつつ塞ぐ第４工程と、 コンタクトプラグ材料を全面に堆積することにより、コ
   ンタクト開口部内にコンタクトプラグ材料を埋設する第
   ５工程と、 化学的機械研磨法にて上記コンタクトプラグ材料及び上
   記アライメント用開口部上のバリアメタル膜を除去し、
   コンタクトプラグを形成すると同時に、上記アライメン
   ト用開口部を再度露出させる第６工程と、 配線材料を全面を堆積した後、フォトレジストを塗布
   し、上記アライメント用開口部によりフォトレジスト表
   面に生じる窪みをアライメントマークとして用い、配線
   形成用のフォトマスクのアライメントを行いパターニン
   グする第７工程と、 上記パターニングされたフォトレジストをマスクに配線
   を形成する第８工程とを有することを特徴とする、半導
   体装置の製造方法。
2. 【請求項２】 上記配線形成後、層間絶縁膜を形成し、
   該層間絶縁膜上にレジストを塗布し、上記下層配線と上
   層配線とを電気的に接続するコンタクト開口部形成用の
   一又は複数の開口部と該開口部より狭い幅を有するアラ
   イメント用開口部形成用の開口部とを形成する第９工程
   と、上記第３工程乃至第８工程とを繰り返すことによ
   り、多層配線を形成することを特徴とする、請求項１記
   載の半導体装置の製造方法。
3. 【請求項３】 上記コンタクト開口部の最小寸法幅より
   狭い幅であって、且つ、該コンタクト開口部より浅い溝
   からなり、該溝の幅の１／２よりも厚くバリアメタル膜
   を形成することを特徴とする、請求項１又は請求項２記
   載の半導体装置の製造方法。