JPH1027845A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】リソグラフィの際の位置合わせのずれの影響が
少なく、微細化に適した半導体装置の製造方法を提供す
る。 【解決手段】下層配線層1 を有する半導体基板上にシリ
コン酸化膜10を形成する工程と、シリコン酸化膜10上に
エッチングの選択比の異なるシリコン窒化膜11を形成す
る工程と、配線層形成予定領域のシリコン窒化膜11を選
択的にエッチング除去して溝を形成する工程と、その溝
にフォトレジスト12b を形成する工程と、コンタクトホ
ール形成予定領域に穴を有するフォトレジスト13を形成
し、その位置のフォトレジスト12b を除去してシリコン
酸化膜10を露出させる工程と、フォトレジスト13b 、シ
リコン窒化膜11をマスクとして、コンタクトホール形成
予定領域のシリコン酸化膜10を選択的に除去して下層配
線層1 を露出させてコンタクトホールを形成する工程と
を備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、特に多層の配線層と異なる層の配線層ど
おしを接続する接続部を形成する方法に関する。

【０００２】

【従来の技術】図５（ａ）〜（ｆ）は、異なる層の配線
層と両配線層を接続する接続部（以下、コンタクトと記
す）を含む半導体装置を製造する際の従来の製造方法を
説明する図である。

【０００３】まず、図５（ａ）に示すように、半導体基
板上の層間絶縁膜上に設けられた下層配線層１の上を含
む全面に厚い絶縁膜２を堆積し、次に、その絶縁膜２の
上にリソグラフィによってコンタクト形成用のコンタク
トホールの形成予定領域に穴を有するパターンのフォト
レジスト３を形成する。

【０００４】図５（ｂ）に示すように、フォトレジスト
３をマスクとして、コンタクトホール形成予定領域の絶
縁膜２をエッチングによって除去し、下層配線層１の表
面を露出させる。続いて、図５（ｃ）に示すように、そ
のフォトレジスト３をアッシングによって除去し、コン
タクトホールを形成する。

【０００５】次に、図５（ｄ）に示すように、全面に導
電層４を堆積する。図５（ｅ）に示すように、リソグラ
フィによってコンタクトホールを含む配線層形成予定領
域に対応した形状のパターンのフォトレジスト５を形成
する。図５（ｆ）に示すように、フォトレジスト５をマ
スクに配線層形成予定領域以外の導電層４をエッチング
によって除去した後、アッシングでフォトレジスト５を
除去する。この方法により、２層の配線層と、両配線層
を接続するコンタタクト４とが形成される。

【０００６】図６（ａ）〜（ｈ）は、異なる層の配線層
とコンタクトを含む半導体装置を製造する別の従来の製
造方法を説明する図である。図６（ａ）に示すように、
半導体基板上の層間絶縁膜上に設けられた下層配線層１
の上に絶縁膜２を形成し、その絶縁膜２の上にリソグラ
フィによってコンタクトホール形成予定領域に穴を有す
るパターンのフォトレジスト３を形成する。図６（ｂ）
に示すように、フォトレジスト３をマスクとして、絶縁
膜２をエッチング除去した後、アッシングによってフォ
トレジスト３を除去し、コンタクトホールを形成する。

【０００７】続いて、全面に導電層を形成すると共にコ
ンタクトホールに埋込む。図６（ｃ）に示すように、化
学的機械的研磨法（以下、ＣＭＰ法と記す）もしくはエ
ッチングを用いてコンタクトホール内のみに導電層６を
残すと共に、絶縁膜２を露出させる。続いて、図６
（ｄ）に示すように、コンタクト６と、絶縁膜２の上に
絶縁膜７を形成する。

【０００８】図６（ｅ）に示すように、配線層形成予定
領域に対応した位置に穴を有するパターンのフォトレジ
スト８を形成する。図６（ｆ）に示すように、フォトレ
ジスト８を用いて配線層形成予定領域の絶縁膜７を除去
し溝を形成する。その後、図６（ｇ）に示すように、ア
ッシングによってフォトレジスト８を除去する。この配
線層形成予定領域はコンタクト６の上部も含んでいる。
続いて、全面に導電膜を形成すると共に、配線層形成予
定領域に対応した位置の溝を埋め込む。図６（ｈ）に示
すように、ＣＭＰ法もしくはエッチングによってその溝
に導電層９を残し、絶縁膜７の表面を露出させる。この
方法により、２層配線層とコンタクトの形成工程が完了
し、コンタクト６と配線層９が形成される。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来方法では、下記のような問題がある。最初の従来例で
は、リソグラフィによるフォトレジスト３によってコン
タクトホールを形成し、全面に導電層を形成した後、別
のリソグラフィによるフォトレジスト５を用いて、不要
な導電層４を除去している。また、次の従来例では、リ
ソグラフィによるフォトレジスト３によって形成された
コンタクトホールに導電層を埋め込んでコンタクト６を
形成した後、別のリソグラフィによるフォトレジスト８
によって形成された配線層形成予定領域に対応した位置
の溝に導電層９を埋め込んで配線層を形成している。つ
まり、いずれの場合でも、先のリソグラフィによる形成
パターンと後のリソグラフィによる形成パターンとの位
置合わせのずれに対処するため、寸法に余裕を取らねば
ならず、微細化に適さないという問題があった。一方、
微細化のためにはリソグラフィを高精度に行う必要があ
るという問題があった。

【００１０】この発明の目的は、多層配線層と配線層間
を接続するコンタクトを形成する際に、リソグラフィの
際の位置合わせのずれの影響が少なく、高精度のリソグ
ラフィが不要で、微細化に適した半導体装置の製造方法
を提供することにある。

【００１１】

【課題を解決するための手段】上記課題を解決し目的を
達成するために、この発明の半導体装置の製造方法にお
いては以下の手段を講じた。請求項１に記載した本発明
の半導体装置の製造方法は、第１導電層を有する半導体
基板上の全面に第１絶縁膜を形成する工程と、前記第１
絶縁膜上の全面に前記第１絶縁膜とエッチングの選択比
の異なる第２絶縁膜を形成する工程と、前記第１導電層
の上部のコンタクトホール形成予定領域を含む第２導電
層形成予定領域に対応した位置の少なくとも前記第２絶
縁膜を、選択的にエッチング除去して溝を形成する工程
とを備えている。少なくとも前記溝にフォトレジストを
形成する工程と、前記コンタクトホール形成予定領域に
対応した位置の前記フォトレジストのみを選択的に除去
して前記第１絶縁膜を露出させ、それ以外の前記第２導
電層形成予定領域に対応した位置の前記フォトレジスト
を残す工程とを備えている。異方性エッチングによっ
て、前記コンタクトホール形成予定領域に対応した位置
に露出している前記第１絶縁膜を選択的に除去して前記
第１導電層を露出させ、コンタクトホールを形成する工
程と、前記フォトレジストを除去する工程と、前記コン
タクトホール内を含む全面に導電膜を形成し、この導電
膜をパターニングして、前記コンタクトホール形成予定
領域に対応した位置に前記第１導電層と接続されたコン
タクトを形成するとともに前記コンタクトホール形成予
定領域以外の前記第２導電層形成予定領域に対応した位
置には前記第１導電層とは前記第１絶縁膜を介して離間
された第２導電層を形成する工程とを備えている。

【００１２】上記本発明の半導体装置の製造方法におい
ては、前記第２導電層形成予定領域に対応した位置の溝
を形成した後に前記コンタクトホールを形成する際、前
記コンタクトホール形成予定領域に対応した位置以外の
その溝には前記フォトレジストがあり、かつ、前記コン
タクトホール形成予定領域の周辺には少なくとも第２絶
縁膜があるので、エッチングによって前記溝と前記コン
タクトホールが相対的に正確な位置に形成される。従っ
て、リソグラフィの際、位置合わせのずれを考慮して寸
法に余裕を取る必要がなく、微細なパターンの形成に適
している。

【００１３】請求項２に示すように、前記コンタクトホ
ール形成予定領域に対応した位置の前記フォトレジスト
のみを選択的に除去して前記第１絶縁膜を露出させる工
程が、この位置のフォトレジストに対する露光工程を含
むリソグラフィによって行われる。

【００１４】上記本発明の半導体装置の製造方法におい
ては、前記コンタクトホール形成予定領域に対応した位
置の前記フォトレジストはリソグラフィによって除去さ
れるので、前記フォトレジストは前記コンタクトホール
形成予定領域に対応した位置以外の少なくとも前記第２
導電層形成予定領域に対応した位置の溝に容易に形成さ
れる。

【００１５】請求項３に示すように、少なくとも前記溝
に前記フォトレジストを形成する工程は、全面にフォト
レジストを堆積し、続いて、現像及びドライエッチング
及び化学的機械的研磨法の少なくとも一つによって、少
なくとも前記第２導電層形成予定領域に対応した位置の
溝に前記フォトレジストを残すことによって行われてい
る。

【００１６】上記本発明の半導体装置の製造方法におい
ては、前記第２導電層形成予定領域に対応した位置の溝
に前記フォトレジストを埋め込み、その後、現像、ドラ
イエッチング、またはＣＭＰ法が行われるので、前記フ
ォトレジストは少なくとも前記第２導電層形成予定領域
の溝に容易に形成される。

【００１７】請求項４に記載した本発明の半導体装置の
製造方法は、第１導電層を有する半導体基板上の全面に
第１絶縁膜を形成する工程と、前記第１絶縁膜上の全面
に前記第１絶縁膜とエッチングの選択比の異なる第２絶
縁膜を形成する工程と、前記第１導電層上部のコンタク
トホール形成予定領域を含む第２導電層形成予定領域に
対応した位置の少なくとも前記第２絶縁膜を、選択的に
エッチング除去して溝を形成する工程とを備えている。
少なくとも前記溝に第１のフォトレジストを形成する工
程と、前記コンタクトホール形成予定領域に対応した位
置に穴を有する形状の第２のフォトレジストを形成する
工程と、前記第２のフォトレジストをマスクに用いて前
記コンタクトホール形成予定領域に対応した位置の前記
第１のフォトレジストをエッチング除去して前記第１絶
縁膜を露出させる工程とを備えている。前記第２のフォ
トレジスト及び前記第２絶縁膜をマスクに用いた異方性
エッチングにより、前記コンタクトホール形成予定領域
に対応した位置に露出している前記第１絶縁膜を選択的
に除去して前記第１導電層を露出させ、コンタクトホー
ルを形成する工程と、前記第１及び第２のフォトレジス
トを除去する工程と、前記コンタクトホール内を含む全
面に導電膜を形成し、この導電膜をパターニングして、
前記コンタクトホール形成予定領域に対応した位置に前
記第１導電層と接続されたコンタクトを形成するととも
に前記コンタクトホール形成予定領域以外の前記第２導
電層形成予定領域に対応した位置には前記第１導電層と
は前記第１絶縁膜を介して離間された第２導電層を形成
する工程とを備えている。

【００１８】上記本発明の半導体装置の製造方法におい
ては、前記第２導電層形成予定領域に対応した位置の溝
を形成した後に前記コンタクトホールを形成する際、前
記コンタクトホール形成予定領域に対応する位置以外の
その溝には第１、第２のフォトレジストがあり、かつ、
前記コンタクトホール形成予定領域の周辺には少なくと
も第２絶縁膜があるので、エッチングによって前記溝と
前記コンタクトホールとが相対的に正確な位置に形成さ
れる。従って、第１、第２のフォトレジストが形成され
るリソグラフィの際、位置合わせのずれを考慮して寸法
に余裕を取る必要がなく、微細なパターンの形成に適し
ている。

【００１９】また、請求項５に示すように、前記第２の
フォトレジストをマスクに用いて前記コンタクトホール
形成予定領域に対応した位置の前記第１のフォトレジス
トをエッチング除去して前記第１絶縁膜を露出させる工
程が、ドライエッチング法により行われる。

【００２０】上記本発明の半導体装置の製造方法におい
ては、前記第２のフォトレジストは前記コンタクトホー
ル形成予定領域に対応した位置以外に形成されるので、
前記第１のフォトレジストがドライエッチングによって
前記コンタクトホール形成予定領域に対応した位置で除
去され、それ以外の前記第２導電層形成予定領域に対応
した位置の溝に容易に残される。

【００２１】請求項６に示すように、少なくとも前記溝
に前記第１のフォトレジストを形成する工程は、全面に
第１のフォトレジストを堆積し、続いて、現像及びドラ
イエッチング及び化学的機械的研磨法の少なくとも一つ
によって、少なくとも前記第２導電層形成予定領域に対
応した位置の溝に前記第１のフォトレジストを残すこと
によって行われている。

【００２２】上記本発明の半導体装置の製造方法におい
ては、前記第２導電層形成予定領域に対応した位置の溝
に前記第１のフォトレジストを埋め込み、その後、現
像、ドライエッチング、またはＣＭＰ法が行われるの
で、第１のフォトレジストは少なくとも前記第２導電層
形成予定領域の溝に容易に形成される。

【００２３】また、請求項１及び請求項２及び請求項４
及び請求項５のいずれか１つの項において、前記第１絶
縁膜はシリコン酸化膜であり、前記第２絶縁膜はシリコ
ン窒化膜となっている。

【００２４】上記本発明の半導体装置の製造方法におい
ては、シリコン酸化膜とシリコン窒化膜とのエッチング
の際の選択比を大きくできるので、前記第２導電層の形
成前に深さの異なる前記第２導電層形成予定領域に対応
した位置の溝と前記コンタクトホールとを形成すること
が容易となる。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。 （第１の実施の形態）図１（ａ）〜（ｄ）、図２（ａ）
〜（ｆ）、図３（ａ）〜（ｄ）は、本発明の第１の実施
の形態による半導体装置の製造方法を工程順に示す図で
ある。尚、図２（ａ）〜（ｃ）及び図３（ａ）、（ｂ）
は２層の配線層を形成する部分の断面を示し、図２
（ｄ）〜（ｆ）及び図３（ｃ）、（ｄ）は上記２層の配
線層どおしを接続するコンタクトを形成する部分の断面
を示している。

【００２６】まず、半導体基板上の層間絶縁膜上に設け
られた図１（ａ）中の下層配線層（第１導電層）１の上
を含む全面に絶縁膜例えば膜厚４０００オングストロー
ム（以下、オングストロームをＡと記す）のシリコン酸
化膜１０と、別の絶縁膜例えば膜厚３０００Ａのシリコ
ン窒化膜１１とを順次形成する。このシリコン酸化膜１
０の役割は、下層配線層１と後述する導電層による配線
層（第２導電層）との絶縁を図ることである。また、シ
リコン窒化膜１１の役割は、後述するシリコン酸化膜１
０のエッチング工程でエッチングの選択性を高くするこ
とと、下層配線層１と後述する導電層による配線層（第
２導電層）との絶縁を図ることである。

【００２７】続いて、リソグラフィによってコンタクト
ホール形成予定領域を含む配線層形成予定領域に対応し
た位置に穴を有するパターンのフォトレジスト１２を形
成する。

【００２８】続いて、図１（ｂ）に示すように、上記フ
ォトレジスト１２をマスクとして用いて異方性エッチン
グを行い、シリコン窒化膜１１、シリコン酸化膜１０の
一部を除去することによって、配線層形成予定領域に対
応した位置にシリコン酸化膜１０の露出している溝を形
成する。その溝の深さは半導体基板表面から０．４μｍ
とする。

【００２９】続いて、図１（ｃ）に示すように、その
溝、フォトレジスト１２の上にさらに１．５μｍのフォ
トレジストを堆積する。この時、その溝はこれらのフォ
トレジスト１２ａで完全に埋まる。

【００３０】図１（ｄ）に示すように、フォトレジスト
１２ａを現像液によるエッチング（現像）、異方性エッ
チング、等方性エッチング（例えばドライエッチン
グ）、ＣＭＰ法の少なくとも一つの方法によってエッチ
ングすることにより、シリコン窒化膜１１の表面の一部
を露出させると共に、少なくとも配線層形成予定領域に
対応した位置の溝にフォトレジスト１２ｂを残し、平坦
にする。

【００３１】次に、図２（ａ）、（ｄ）に示すように、
平坦にした表面の上にリソグラフィによって、コンタク
トホール形成予定領域及びその周辺（以下、コンタクト
ホール形成予定領域に対応した位置と称する）のみに穴
を有するパターンのフォトレジスト１３を形成する。

【００３２】図２（ｂ）、（ｅ）に示すように、上記フ
ォトレジスト１３をマスクとする異方性エッチングまた
は等方性エッチング（例えばドライエッチング）によっ
てコンタクトホール形成予定領域に対応した位置のフォ
トレジスト１２ｂを除去する。この結果、コンタクトホ
ール形成予定領域に対応した位置にはシリコン酸化膜１
０の露出部が形成され、その周囲のシリコン窒化膜１１
が露出しており（図２（ｅ））、そのコンタクトホール
形成予定領域以外の配線層形成予定領域に対応した位置
は、フォトレジスト１３ａで覆われている（図２
（ｂ））。この工程の後に残されるフォトレジスト１３
ａは、この工程の前の工程で形成されるフォトレジスト
１３と同じものであるが、その高さはエッチングされた
分だけ低くなっている。

【００３３】続いて、図２（ｃ）、（ｆ）に示すよう
に、シリコン窒化膜１１及びフォトレジスト１３ａとシ
リコン酸化膜１０との選択比の大きい条件で異方性エッ
チングを行い、コンタクトホール形成予定領域に対応し
た位置に露出していたシリコン酸化膜１０を下層配線層
１の表面が露出するまでエッチング除去する。この時、
コンタクトホール形成予定領域を除いた配線層形成予定
領域に対応した位置と、コンタクトホール形成予定領域
に対応した位置を除くシリコン窒化膜１１の上部とはフ
ォトレジスト１３ａで覆われている。従って、コンタク
トホールのみが開孔される。さらに、シリコン酸化膜１
０とシリコン窒化膜１１との選択比が大きいＲＩＥ等の
異方性エッチングによってコンタクトホールが開孔され
るので、配線層形成予定領域に対応した位置の溝とコン
タクトホールとの位置ずれは小さい。また、配線層形成
予定領域に対応した位置の溝の幅とコンタクトホールの
幅とはほぼ同じになる。

【００３４】図３（ａ）、（ｃ）に示すように、コンタ
クトホール形成予定領域を除く配線層形成予定領域に対
応した位置とシリコン窒化膜１１上のフォトレジスト１
２ｂ、１３ａを除去する。続いて、シリコン（以下、Ｓ
ｉと記す）、銅（以下、Ｃｕと記す）を含むアルミニウ
ム（以下、Ａｌと記す）化合物膜、例えばアルミシリコ
ン膜をスパッタ形成した後、真空中で加熱し、リフロー
させて配線層形成予定領域に対応した位置の溝及びコン
タクトホールを完全に埋め込む。図３（ｂ）、（ｄ）に
示すように、このようにして形成されたアルミシリコン
膜のうち配線層１４及びコンタクト１４ａを除く領域つ
まりシリコン窒化膜１１から上の部分をＣＭＰ法で除去
する。つまり、下層配線層１とはシリコン酸化膜１０を
介して配置された配線層１４と、下層配線層１に接続さ
れたコンタクト１４ａとが形成される。

【００３５】第１の実施の形態に係る方法では、配線層
形成予定領域に対応した位置の溝を形成した後にコンタ
クトホールを形成する際、コンタクトホール形成予定領
域に対応した位置以外の溝にはフォトレジスト１２ｂ、
１３ａがあり、かつ、コンタクトホール形成予定領域の
周辺にはシリコン窒化膜１１があるので、エッチングに
よって溝とコンタクトホールとが相対的に正確な位置に
形成される。従って、フォトレジスト１２、１３が形成
されるリソグラフィの際、形成パターンの位置合わせの
ずれを考慮して形成パターンの寸法に余裕を取ること及
び高精度のパターンを形成することが不要で、微細な配
線層の形成に適している。 （第２の実施の形態）次に第２の実施の形態について説
明する。

【００３６】この実施の形態では前記図１（ａ）〜
（ｄ）に示す工程は第１の実施の形態と共通である。つ
まり、半導体基板上の層間絶縁膜上に設けられた下層配
線層１の上を含む全面にシリコン酸化膜１０とシリコン
窒化膜１１とを順に形成する。そして、コンタクトホー
ル形成予定領域を含む配線層形成予定領域に対応した位
置に穴を有するパターンの図１（ａ）に示すフォトレジ
スト１２を形成し、異方性エッチングによって、図１
（ｂ）に示すように、配線層形成予定領域に対応した位
置のシリコン窒化膜１１、シリコン酸化膜１０の一部を
除去し、シリコン酸化膜１０の露出している溝を形成す
る。

【００３７】続いて、図１（ｃ）に示すように、その上
にさらにフォトレジストを堆積し、図１（ｄ）に示すよ
うに、現像及びドライエッチング等のエッチングまたは
ＣＭＰ法によってシリコン窒化膜１１の一部を露出させ
ると共に、少なくともその溝にフォトレジスト１２ｂを
残し、平坦にする。

【００３８】その後、この形態に係る方法では図４
（ａ）〜（ｈ）の工程を経て半導体装置が製造される。
尚、図４（ａ）〜（ｄ）は２層の配線層を形成する部分
の断面を示し、図４（ｅ）〜（ｈ）は上記２層の配線層
どおしを接続するコンタクトを形成する部分の断面を示
している。

【００３９】まず、図４（ａ）、（ｅ）に示すように、
コンタクトホール形成予定領域に対応した位置に光透過
性を有するパターンのポジフィルム１５を用いた露光工
程を含むリソグラフフィによって、コンタクトホール形
成予定領域に対応した位置の溝のフォトレジスト１２ｂ
（図４（ｅ）中の点線と実線とで囲まれたフォトレジス
ト１２ｂ）のみを除去する。つまり、このコンタクトホ
ール形成予定領域に対応した位置の溝にはシリコン酸化
膜１０の露出部が形成される。

【００４０】続いて、図４（ｂ）、（ｆ）に示すよう
に、異方性エッチングによってコンタクトホール形成予
定領域に対応した位置に露出しているシリコン酸化膜１
０のみを除去して、コンタクトホールを開孔し、下層配
線層１を露出させる。この時、コンタクトホール形成予
定領域を除く配線層形成予定領域に対応した位置にはフ
ォトレジスト１２ｂが埋め込まれているので、コンタク
トホール形成予定領域に対応した位置に露出しているシ
リコン酸化膜１０のみが除去される。さらに、シリコン
酸化膜１０とシリコン窒化膜１１との選択比が大きい異
方性エッチングによってコンタクトホールが開孔される
ので、配線層形成予定領域に対応した位置の溝とコンタ
クトホールとの位置ずれは小さい。また、その溝の幅と
コンタクトホールの幅とはほぼ同じとなっている。

【００４１】続いて、図４（ｃ）、（ｇ）に示すよう
に、配線層形成予定領域に対応した位置の溝及びシリコ
ン窒化膜１１上のフォトレジスト１２ｂを除去し、Ｓ
ｉ、Ｃｕを含むＡｌ化合物膜をスパッタ形成した後、真
空中で加熱しリフローさせて、その溝及びコンタクトホ
ールを完全に埋め込む。図４（ｄ）、（ｈ）に示すよう
に、このようにして形成されたアルミシリコン膜のうち
配線層１６、コンタクト１６ａを除く領域つまりシリコ
ン窒化膜１１から上の部分をＣＭＰ法で除去する。つま
り、下層配線層１とはシリコン酸化膜１０を介して配置
された配線層１６と、下層配線層１に接続されたコンタ
クト１６ａとの形成が完了する。

【００４２】第２の実施の形態の方法においては、配線
層形成予定領域に対応した位置の溝を形成した後にコン
タクトホールを形成する際、コンタクトホール形成予定
領域に対応した位置以外の溝にはフォトレジスト１２ｂ
があり、かつ、コンタクトホール形成予定領域の周辺に
はシリコン窒化膜１１があるので、エッチングによって
溝とコンタクトホールとが相対的に正確な位置に形成さ
れる。従って、リソグラフィの際、形成パターンの位置
合わせのずれを考慮して形成パターンの寸法に余裕を取
ること及び高精度のパターンを形成することが不要で、
微細な配線層の形成に適している。

【００４３】尚、コンタクトホール及び配線層形成予定
領域に形成する導電層としては、Ａｌ膜、アルミシリコ
ン膜だけでなくメタル配線層材料であればどのようなも
ので使用することができる。

【００４４】

【発明の効果】以上説明したように、この発明によれ
ば、多層配線層と配線層間を接続するコンタクトを形成
する際に、リソグラフィの際の位置合わせのずれの影響
が少なく、高精度のリソグラフィが不要で、微細化に適
した半導体装置の製造方法を提供できる。

【図面の簡単な説明】

【図１】本発明の第１及び第２の実施の形態に係る半導
体装置の製造方法の工程を説明する断面図。

【図２】本発明の第１の実施の形態に係る半導体装置の
製造方法の工程を説明する断面図。

【図３】本発明の第１の実施の形態に係る半導体装置の
製造方法の工程を説明する断面図。

【図４】本発明の第２の実施の形態に係る半導体装置の
製造方法の工程を説明する断面図。

【図５】従来の半導体装置の製造方法の一例の工程を説
明する断面図。

【図６】従来の半導体装置の製造方法の一例の工程を説
明する断面図。

【符号の説明】

１…下層導電層、 ２、１０…シリコン酸化膜、 ３、５、８、１２、１２ａ、１２ｂ、１３、１３ａ…フ
ォトレジスト、 ４、６、１４ａ、１６ａ…導電層（コンタクト）、 ９、１４、１６…導電層（配線層）、 １１…シリコン窒化膜、 １５…リソグラフィの際のポジフィルム。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 第１導電層を有する半導体基板上の全面
   に第１絶縁膜を形成する工程と、 前記第１絶縁膜上の全面に前記第１絶縁膜とエッチング
   の選択比の異なる第２絶縁膜を形成する工程と、 前記第１導電層上部のコンタクトホール形成予定領域を
   含む第２導電層形成予定領域に対応した位置の少なくと
   も前記第２絶縁膜を、選択的にエッチング除去して溝を
   形成する工程と、 少なくとも前記溝にフォトレジストを形成する工程と、 前記コンタクトホール形成予定領域に対応した位置の前
   記フォトレジストのみを選択的に除去して前記第１絶縁
   膜を露出させ、それ以外の前記第２導電層形成予定領域
   に対応した位置の前記フォトレジストを残す工程と、 異方性エッチングによって、前記コンタクトホール形成
   予定領域に対応した位置に露出している前記第１絶縁膜
   を選択的に除去して前記第１導電層を露出させ、コンタ
   クトホールを形成する工程と、 前記フォトレジストを除去する工程と、 前記コンタクトホール内を含む全面に導電膜を形成し、
   この導電膜をパターニングして、前記コンタクトホール
   形成予定領域に対応した位置に前記第１導電層と接続さ
   れたコンタクトを形成するとともに前記コンタクトホー
   ル形成予定領域以外の前記第２導電層形成予定領域に対
   応した位置には前記第１導電層とは前記第１絶縁膜を介
   して離間された第２導電層を形成する工程とを備えたこ
   とを特徴とする半導体装置の製造方法。
2. 【請求項２】 前記コンタクトホール形成予定領域に対
   応した位置の前記フォトレジストのみを選択的に除去し
   て前記第１絶縁膜を露出させる工程が、この位置のフォ
   トレジストに対する露光工程を含むリソグラフィによっ
   て行われることを特徴とする請求項１に記載の半導体装
   置の製造方法。
3. 【請求項３】 少なくとも前記溝に前記フォトレジスト
   を形成する工程は、全面にフォトレジストを堆積し、続
   いて、現像及びドライエッチング及び化学的機械的研磨
   法の少なくとも一つによって、少なくとも前記第２導電
   層形成予定領域に対応した位置の溝に前記フォトレジス
   トを残すことによって行われることを特徴とする請求項
   １または請求項２に記載の半導体装置の製造方法。
4. 【請求項４】 第１導電層を有する半導体基板上の全面
   に第１絶縁膜を形成する工程と、 前記第１絶縁膜上の全面に前記第１絶縁膜とエッチング
   の選択比の異なる第２絶縁膜を形成する工程と、 前記第１導電層上部のコンタクトホール形成予定領域を
   含む第２導電層形成予定領域に対応した位置の少なくと
   も前記第２絶縁膜を、選択的にエッチング除去して溝を
   形成する工程と、 少なくとも前記溝に第１のフォトレジストを形成する工
   程と、 前記コンタクトホール形成予定領域に対応した位置に穴
   を有する形状の第２のフォトレジストを形成する工程
   と、 前記第２のフォトレジストをマスクに用いて前記コンタ
   クトホール形成予定領域に対応した位置の前記第１のフ
   ォトレジストをエッチング除去して前記第１絶縁膜を露
   出させる工程と、 前記第２のフォトレジスト及び前記第２絶縁膜をマスク
   に用いた異方性エッチングにより、前記コンタクトホー
   ル形成予定領域に対応した位置に露出している前記第１
   絶縁膜を選択的に除去して前記第１導電層を露出させ、
   コンタクトホールを形成する工程と、 前記第１及び第２のフォトレジストを除去する工程と、 前記コンタクトホール内を含む全面に導電膜を形成し、
   この導電膜をパターニングして、前記コンタクトホール
   形成予定領域に対応した位置に前記第１導電層と接続さ
   れたコンタクトを形成するとともに前記コンタクトホー
   ル形成予定領域以外の前記第２導電層形成予定領域に対
   応した位置には前記第１導電層とは前記第１絶縁膜を介
   して離間された第２導電層を形成する工程とを備えたこ
   とを特徴とする半導体装置の製造方法。
5. 【請求項５】 前記第２のフォトレジストをマスクに用
   いて前記コンタクトホール形成予定領域に対応した位置
   の前記第１のフォトレジストをエッチング除去して前記
   第１絶縁膜を露出させる工程が、ドライエッチング法に
   より行われることを特徴とする請求項４に記載の半導体
   装置の製造方法。
6. 【請求項６】 少なくとも前記溝に前記第１のフォトレ
   ジストを形成する工程は、全面に第１のフォトレジスト
   を堆積し、続いて、現像及びドライエッチング及び化学
   的機械的研磨法の少なくとも一つによって、少なくとも
   前記第２導電層形成予定領域に対応した位置の溝に前記
   第１のフォトレジストを残すことによって行われること
   を特徴とする請求項４または５に記載の半導体装置の製
   造方法。
7. 【請求項７】 前記第１絶縁膜はシリコン酸化膜であ
   り、前記第２絶縁膜はシリコン窒化膜であることを特徴
   とする請求項１、２、４、５のいずれか１つに記載の半
   導体装置の製造方法。