KR950000850B1 - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR950000850B1 KR950000850B1 KR1019910015376A KR910015376A KR950000850B1 KR 950000850 B1 KR950000850 B1 KR 950000850B1 KR 1019910015376 A KR1019910015376 A KR 1019910015376A KR 910015376 A KR910015376 A KR 910015376A KR 950000850 B1 KR950000850 B1 KR 950000850B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- forming
- semiconductor device
- insulating film
- opening
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 abstract 2
- 239000004020 conductor Substances 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 발명에 따른 제조공정도.
본 발명은 반도체 메모리 장치의 제조방법에 관한 것으로서, 특히 0.4μm 이하의 배선폭을 갖는 반도체 장치의 금속배선 형성방법 및 평탄화 방법에 관한 것이다.
최근 반도체 장치의 크기가 감소되고 웨이퍼내의 구성요소의 실장밀도가 증가됨에 따라 보다 좁은 선폭의 배선을 형성하기 위한 기술이 요구되고 있다.
또한 웨이퍼 표면 토포그래피(ropography)의 복잡성이 증가됨에 따라 웨이퍼 표면의 평탄화 기술이 중요한 문제로 대두되고 있다.
일반적으로 반도체 장치에서 다층금속배선의 형성 및 평탄화를 위하여 소정의 반도체 기판 상면에 금속층을 형성한 후 통상의 사진식각 공정으로 패턴 형성하여 식각공정을 실시한다. 그 다음 기판 상면에 산화막을 형성하는 공정을 2회이상 실시함에 의해 기판 표면을 평탄화시킨다. 그후 이러한 공정들을 순차적으로 반복하여 다층의 금속배선을 형성한다.
여기서 배선을 위한 도전층으로 블랭킷(blanket) 텅스텐 또는 알루미늄막을 사용한다.
상술한 바와 같이 금속층을 형성한 후 배선을 위한 패턴을 형성할 경우 사진 식각 공정의 한계로 인하여, 64M급 이상의 반도체 장치에서 요구되는 0.4μm급 이하의 배선폭을 구현할 수 없는 문제점이 있었다. 뿐만 아니라 배선의 식각 공정시 언더 컷(under cut)이 발생함에 의해 배선이 들뜨게 되어 프로파일(profile)이 불량해지는 문제점도 있었다.
또한, 배선의 언더컷 및 좁은 배선 간격은 후속되는 평탄화 공정에서 배선과 배선사이에 동공(void)을 유발시키는 문제점이 있었다.
따라서 본 발명의 목적은 반도체 장치의 제조방법에 있어서 0.4μm 이하의 배선폭을 용이하게 구현하기 위한 반도체 장치의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 반도체 장치의 제조방법에 있어서 동공의 발생없이 평탄화를 실시하기 위한 반도체 장치의 제조방법을 제공함에 있다.
이와 같은 본 발명의 목적은 반도체 장치의 제조방법에 있어서, 제 1 도 전형의 반도체 기판(1) 상면에 제 1 절연막(3)과 제 1 포토레지스트(5)를 순차적으로 형성하여 패턴 형성한 후 상기 제 1 절연막(3)의 소정 영역을 기판 표면이 노출될 때까지 식각하여 제 1 개구부(7)을 형성하는 제 1 공정과, 상기 제 1 개구부(7) 내부를 충분히 채울정도의 두께로 상기 기판(1) 상면에 제 1 도전층(8)을 형성하는 제 2 공정과, 상기 제 1 절연막(3)의 표면이 노출될 때까지 에치백 공정을 실시하는 제 3 공정과, 상기 기판(1) 상면에 제 2 절연막(13)과 제 2 포토레지스트(15)를 순차적으로 형성하여 패턴형성한 후 상기 제 1 개구부(7)에 해당하는 영역 상면 및 소정 영역의 상기 제 2 절연막(13)을 기판 표면이 노출될 때까지 식각하여 제 2 및 제 3 개구부(17, 19)를 형성하는 제 4 공정과, 상기 제 2 및 제 3 개구부(17, 19) 내부를 충분히 채울 정도의 두께로 상기 기판 상면에 제 2 도전층(23)을 형성하는 제 5 공정과, 상기 제 2 절연막(13)의 표면이 노출될 때까지 에치백 공정을 실시하는 제 6 공정과, 상기 기판(1) 상면에 제 3 절연막(25)을 형성하는 제 7 공정이 순차적으로 이루어지는 공정을 구비함을 특징으로 하는 반도체 장치의 제조방법를 제공함으로써 달성된다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제 1 (a) - (g)도는 본 발명에 따른 반도체 장치의 제조공정도로서 0.4μm의 배선폭을 갖는 반도체 장치를 일실시예로 하여 설명한다.
제 1 (a)도에서 제 1 도전형의 실리콘 기판(1) 상면에 8000Å정도와 두께를 갖는 제 1 실시콘 산화막(3)을 형성한 후 그 상면에 제 1 포토레지스트(5)를 도포한다. 그 다음 사진 식각 공정을 실시하여 제 1 배선이 형성될 영역의 포토레지스트(5)를 제거한다. 그 다음 패턴 형성된 제 1 포토레지스트(5)를 마스크로하여 제 1 실리콘 산화막(3)을 건식 식각함에 의해 0.5 × 0.5μm2크기의 제 1 개구부(7)를 형성한다.
제 1 (b)도에서 제 1 포토레지스트(5)를 제거한 후, 기판(1) 상면에 500Å정도의 두께를 갖는 글루(glue)층(9)과 8000Å정도의 두께를 갖는 제 1 블랭킷(blanket) 텅스텐(W)(8)을 순차적으로 적층한다.
제 1 (c)도에서 제 1 산화막(3)의 표면이 노출될 때까지 에치백 공정을 실시하여 제 1 개구부 내부에만 글루층(9)과 제 1 텅스텐(11)을 잔류시킨다.
제 1 (d)도에서 기판(1) 상면에 8000Å정도의 두께를 갖는 제 2 실리콘 산화막(13)을 형성한 후 그 상면에 제 2 포토레지스트(15)를 도포한다. 그 다음 사진 식각 공정을 실시하여 0.4μm의 배선폭을 갖는 제 2 및 제 3 개구부(17, 19)를 형성한다. 제 2 개구부(17)는 제 1 개구부 상면에 형성되며, 그 폭은 제 1 개구부 크기를 고려하여 0.6μm정도로 한다.
제 1 (e)도에서 제 2 포토레지스터(15)를 제거한 후, 기판(1) 상면에 500Å정도의 두께를 갖는 글루층(21)과 12000Å정도의 두께를 갖는 제 2 블랭킷 텅스텐(23)을 순차적으로 형성한다.
제 1 (f)도에서 제 2 산화막(13)의 표면이 노출될 때까지 에치백 공정을 실시하여 제 2 및 제 3 개구부 배부에만 글루층(21)과 제 2 텅스텐(23)를 잔류시킨다.
제 1 (g)도에서 기판(1) 상면에 8000Å정도의 두께를 갖는 제 3 실리콘 산화막(25)을 형성한다.
상술한 바와 같이 본 발명은 반도체 장치의 제조방법에 있어서 절연막을 식각하여 개구부를 형성한 후 기판 상면에 도전층을 형성하고 그 후 에치백 공정을 실시함에 의해 좁은 폭의 배선을 형성함과 동시에 평탄화를 용이하게 구현할 수 있는 효과가 있다.
Claims (4)
- 반도체 장치의 제조방법에 있어서, 제 1 도전형의 반도체 기판(1) 상면에 제 1 절연막(3)과 제 1 포토레지스트(5)를 순차적으로 형성하여 패턴 형성한 후 상기 제 1 절연막(3)의 소정 영역을 기판 표면이 노출될 때가지 식각하여 제 1 개구부(7)을 형성하는 제 1 공정과, 상기 제 1 개구부(7) 내부를 충분히 채울정도의 두께로 상기 기판(1) 상면에 제 1 도전층(8)을 형성하는 제 2 공정과, 상기 제 1 절연막(3)의 표면이 노출될 때까지 에치백 공정을 실시하는 제 3 공정과, 상기 기판(1) 상면에 제 2 절연막(13)과 제 2 포토레지스트(15)를 순차적으로 형성하여 패턴형성한 후 상기 제 1 개구부(7)에 해당하는 영역 상면 및 소정 영역의 상기 제 2 절연막(13)을 기판 표면이 노출될 때까지 식각하여 제 2 및 제 3 개구부(17, 19)를 형성하는 제 4 공정과, 상기 제 2 및 제 3 개구부(17, 19) 내부를 충분히 채울 정도의 두께로 상기 기판 상면에 제 2 도전층(23)을 형성하는 제 5 공정과, 상기 제 2 절연막(13)의 표면이 노출될 때까지 에치백 공정을 실시하는 제 6 공정과, 상기 기판(1) 상면에 제 3 절연막(25)을 형성하는 제 7 공정이 순차적으로 이루어지는 공정을 구비함을 특징으로 하는 반도체 장치의 제조방법.
- 제 1 항에 있어서, 상기 제 1, 제 2 및 제 3 절연막(3)(13)(25)이 실리콘 산화막임을 특징으로 하는 반도체 장치의 제조방법.
- 제 1 항에 있어서, 상기 제 1 및 제 4 공정후에 상기 기판(1) 상면에 글루층(9)(21)을 형성하는 공정을 각각 더 구비함을 특징으로 하는 반도체 장치의 제조방법.
- 제 3 항에 있어서, 상기 제 1 및 제 2 도전층(8)(23)이 텅스텐으로 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910015376A KR950000850B1 (ko) | 1991-09-03 | 1991-09-03 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910015376A KR950000850B1 (ko) | 1991-09-03 | 1991-09-03 | 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930006825A KR930006825A (ko) | 1993-04-22 |
| KR950000850B1 true KR950000850B1 (ko) | 1995-02-02 |
Family
ID=19319537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910015376A KR950000850B1 (ko) | 1991-09-03 | 1991-09-03 | 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950000850B1 (ko) |
-
1991
- 1991-09-03 KR KR1019910015376A patent/KR950000850B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930006825A (ko) | 1993-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6063702A (en) | Global planarization method for inter level dielectric layers using IDL blocks | |
| US5508233A (en) | Global planarization process using patterned oxide | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| KR950000850B1 (ko) | 반도체 장치의 제조방법 | |
| US6833232B2 (en) | Micro-pattern forming method for semiconductor device | |
| KR100449319B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JPH08107143A (ja) | 多層配線層の形成方法 | |
| KR100578222B1 (ko) | 반도체소자에서의 개선된 듀얼 대머신 공정 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| KR940002297B1 (ko) | 다층레지스트를 이용한 패턴형성방법 | |
| KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20000027880A (ko) | 반도체소자의 배선형성방법 | |
| KR100379530B1 (ko) | 반도체 소자의 듀얼 다마신 형성방법 | |
| KR0135142B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH05109719A (ja) | 半導体装置の製造方法 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| KR100365745B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR20010003687A (ko) | 반도체소자에서의 개선된 듀얼 대머신 공정 | |
| JP2001023981A (ja) | 半導体装置の製造方法 | |
| KR0167251B1 (ko) | 반도체 소자의 배선구조 및 그 제조방법 | |
| JP3079608B2 (ja) | 半導体装置の製造方法 | |
| KR0122508B1 (ko) | 미세콘택홀 형성방법 | |
| KR100213190B1 (ko) | 반도체 장치의 미세패턴 형성 방법 | |
| JP2787903B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090202 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |