JPH02262338A

JPH02262338A - 半導体装置の製造方法

Info

Publication number: JPH02262338A
Application number: JP8355389A
Authority: JP
Inventors: Toshiko Ono; 小野　寿子; Hideko Tsukioka; 月岡　英子
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-03-31
Filing date: 1989-03-31
Publication date: 1990-10-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、半導体装置の製造方法に係わり、特に層間絶
縁膜の平坦化プロセスの改良をはかった半導体装置の製
造方法に関する。

（従来の技術）従来、半導体集積回路においては、集積度向上の目的で
多層配線が多用されている。この多層配線を実現するに
は、層間絶縁膜の平坦化が必要である。しかし、従来技
術で多層配線を形成する場合、下層配線が密な部分と疎
な部分で、層間絶縁膜を同時に平坦化することは困難で
あり、また下層配線層に配線材料でダミーパターンを設
けた場合は、配線容量が増加するという問題がある。

この様子を、第２図及び第３図に示す。第２図（ａ）は
、基板２１上に第１の層間絶縁膜２２を堆積し、その上
に導電材料からなる配線２３を形成した状態である。第
２図（ｂ）は、上記工程により配線２３が形成された基
板２１上に第２の層間絶縁膜２４を堆積した状態である
。第２図（ｂ）から判るように、配線２３が密な部分で
は層間絶縁膜２４の平坦化は容易であるが、配線２３が
疎な部分では層間絶縁膜２４に段差が残る。層間絶縁膜
２４に段差がある場合、この上に形成する上層配線に段
切れ等が生じる虞れがある。

また、第３図は、配線が疎な部分のスペースに配線材料
でダミーパターン２５を設けることによって配線スペー
スを略一定とし、層間絶縁膜２４を平坦にした状態であ
る。この場合、上層配線２３ｃの段切れ等の問題がなく
なり、配線の信頼性は向上するが、上層配線２３ｃ、下
層配線２３ａ、隣接配線２３ｂとの間で寄生容量が生じ
、動作スピードの低下を招く。

（発明が解決しようとする課題）このように従来で、多層配線を形成する場合、配線の信
頼性から層間絶縁膜を平坦にする必要があるが、配線の
密な部分と疎な部分とを同時に同一な高さに平坦化する
ことは困難であった。

また、配線が疎な部分のスペースに配線材料でダミーパ
ターンを設けた場合、層間絶縁膜の平坦化は容易となる
が、配線容量の増大を招く欠点があった。

本発明は、上記事情を考慮してなされたもので、その目
的とするところは、配線容量の増加等を招くことなく層
間絶縁膜を平坦化することができ、素子特性及び信頼性
の向上等に寄与し得る半導体装置の製造方法を提供する
ことにある。

［発明の構成コ（課題を解決するための手段）本発明の骨子は、配線が疎な部分のスペースを埋めるた
めに、レジストでダミーパターンを形成し、このダミー
パターンと逆パターンに絶縁膜のパターンを形成するこ
とにある。

即ち本発明は、多層配線を有する半導体装置の製造方法
において、配線が形成された基板上にレジストを塗布し
、配線が疎な部分のスペースにレジストからなるライン
＆スペースのダミーパターンを形成したのち、配線及び
ダミーパターンが形成された基板上に第１の絶縁膜を堆
積し、次いでダミーパターンの上部が露出するまで第１
の絶縁膜を全面エツチングし、次いで露出したダミーパ
ターンを除去し、しかるのち第１の絶縁膜が形成された
基板上に２の絶縁膜を堆積するようにした方法である。

（作用）本発明によれば、配線の疎な部分のスペースにしＪスト
からなるダミーパターンを設けることにより、該スペー
スにダミーパターンと逆パターンの第１の絶縁膜を形成
することができる。

ここで、ダミーパターンのスペースを十分短くすれば、
その上に形成する第１の絶縁膜を平坦化することができ
、またダミーパターンのラインを十分短くすれば、第１
の絶縁膜上に形成する第２の絶縁膜を平坦化することが
できる。従って、ダミーパターンのライン＆スペースを
適当に（例えば配線が密な部分と同じ程度に）設定する
ことにより、層間絶縁膜を平坦化することが可能となる
。また、ダミーパターンとしてレジストを用いることに
より、露光・現像のみでダミーパターンを容易に形成す
ることができる。

（実施例）以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の一実施例に係わる半導体装置の製造工
程を示す断面図である。まず１．第１図（ａ）に示す如
く、半導体基板１１上に層間絶縁膜１２を堆積し、この
層間絶縁膜１２上に配線１３を形成し、さらに全面に薄
い絶縁膜１４を形成する。ここで、配線１３を形成する
には、層間絶縁膜１２上にＡ４７等の導電膜を堆積した
後、レジスト塗布、マスク合わせ、露光、現像等の工程
を経てこの導電膜を所望パターンに選択エツチングすれ
ばよい。また、絶縁膜１４は、後述する工程でレジスト
塗布による不純物の汚染等を防止したり、後工程でレジ
ストを露光する時の反射を防止するために形成するもの
である。

次いで、全面にレジストを塗布したのち、マスク合わせ
、露光、現像を行い、第１図（ｂ）に示す如く、配線の
疎な部分（広いスペース）にレジストのダミーパターン
１５を形成する。このダミーパターン１５のライン＆ス
ペースは、配線１３が密な部分と同程度となるように設
定した。また、ダミーパターン１５の厚さは、配線１３
の厚さＴ１よりも厚くした。

次いで、減圧ＣＶＤ法、プラズマＣＶＤ法。

ＬＰＤ法又はこれらの組合わせにより、第１図（ｅ）に
示す如く、基板全面に絶縁膜（第１の絶縁膜）１′６を
堆積する。このとき、配線１３及びダミーパターン１５
が全体に密に配置されていることから、絶縁膜１６の表
面は略平坦なものとなる。

次いで、第１図（ｄ）に示す如く、ＲＩＥ等によりダミ
ーパターン１５の上面が露出するまで絶縁膜１６を全面
エッチバックする。続いて、第１図（ｅ）に示す如く、
アッシャ−剥離等によりレジストのダミーパターン１５
を除去する。

この状態では、配線１３の疎な部分の広いスペースに絶
縁膜１６がダミーパターン１５と反対パターンに形成さ
れ、広いスペースがなくなっている。

次いで、第１図（「）に示す如く、全面に絶縁膜（第２
の絶縁膜）１７を堆積する。この絶縁膜１７の堆積には
、ＬＰＤ法、減圧ＣＶＤ法。

プラズマＣＶＤ法、或いはこれらの組み合わせを用いる
。このとき、下地には広いスペースが無くなっており、
ダミーパターン１５を除去した溝があるのみであるから
、絶縁膜１７の表面は略平坦なものとなる。つまり、絶
縁膜１６゜１７からなる層間絶縁膜が平坦に形成される
ことになる。

かくして本実施例方法によれば、配線１３の疎な部分の
広いスペースにレジストからなるダミーパターン１５を
設け、このダミーパターン１５と逆パターンに第１の絶
縁膜１６を形成しているので、第２の絶縁膜１７を形成
する際に下地に広いスペースが存在することはなく、下
地のスペースを略一定にすることができる。従って、第
２の絶縁膜１７を平坦に形成することが可能となり、層
間絶縁膜の平坦化が容易となる。そして、層間絶縁膜が
平坦化されれば、上層配線の段差切れや、露光時の反射
による配線の細り等が防止され、配線の信頼性が向上す
ることになる。

また、ダミーパターン１５をレジストで形成しているの
で、露光、現像により容易にダミーパターン１５を形成
することができる。しかも、ダミーパターン１５を除去
する際は、アッシャ−剥離等により容易に除去すること
ができる。

ここで、ダミーパターンを絶縁膜で形成する方法もある
が、この場合、配線の疎な部分のスペースに絶縁膜を選
択的に残すために、全面に絶縁膜を堆積したのち絶縁膜
の選択エツチングが必要となる。この選択エツチングで
は、配線上の絶縁膜をエツチングする際に配線にダメー
ジが生じる虞れがある。これに対し本実施例は、選択エ
ツチングは不要であり配線にダメージが生じることはな
く、また工程も簡略化することができる。

なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記第１の絶縁膜を堆積する前に形成した
薄い絶縁膜は下地の保護或いはレジスト露光時の反射防
止のためであり、レジスト材料が改良されれば省略する
ことも可能である。また、レジストからなるダミーパタ
ーンのライン及びスペースは、仕様に応じて適宜室めれ
ばよい。その他、本発明の要旨を逸脱しない範囲で、種
々変形して実施することができる。

［発明の効果］以上詳述したように本発明によれば、配線が疎な部分の
広いスペースを埋めるために、レジストでダミーパター
ンを形成し、このダミーパターンと逆パターンに第１の
絶縁膜のパターンを形成することにより、ｍ２の絶縁膜
を平坦に形成することができる。従って、層間絶縁膜を
容易に平坦化することができ、°且っ配線材料を埋込む
方法とは異なり、配線容量が増大する等の不都合もなく
、素子特性及び信頼性の向上をはかることが可能である
。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる半導体装置の製造工
程を示す断面図、第２図は従来工程を示す断面図、第３
図は従来の問題点を説明するための断面図である。１１・・・半導体基板、１２・・・層間絶縁膜、１３・・・配線、１４・・・絶縁膜、１５・・・ダミーパターン、１６・・・第１の絶縁膜、１７・・・第２の絶縁膜。

Claims

【特許請求の範囲】

配線が形成された基板上にレジストを塗布し配線が疎な
部分のスペースにレジストからなるライン、スペースの
ダミーパターンを形成する工程と、前記配線及びダミー
パターンが形成された基板上に第１の絶縁膜を堆積する
工程と、前記ダミーパターンの上部が露出するまで前記
第１の絶縁膜をエッチングする工程と、次いで前記ダミ
ーパターンを除去する工程と、次いで前記第１の絶縁膜
が形成された基板上に２の絶縁膜を堆積する工程とを含
むことを特徴とする半導体装置の製造方法。