JPH03185750A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置に係り、特に、良好なスクライブラ
インを形成するための半導体装置の構造に関する。

（従来の技術） 従来、ウェーハ上に複数個形成された半導体集積回路（
Ｉｃ）は、スクライブ工程によって、単体のＩＣチップ
に分離される。スクライブ工程でＩＣチップとして分離
するために、あらかじめ幅約１００μ−のスクライブラ
インが各ＩＣを直線的に区切る様に基板面に形成される
。

このスクライブラインは、ＩＣ素子の分離絶縁層や何段
階にも積層される配線層等を分離するための絶縁層等を
フォトエツチング等の手段により除去して得られるもの
で、直接基板面が表面に露出した状態として形成される
ものである。

第２図は従来のＩＣチップ１０の切断前のスクライブラ
イン近傍を示す断面図である。同図において、１１は例
えば、シリコン単結晶等の半導体からなる基板であり、
この基板１１上に切断前のＩＣチップ１０力Ｏ複数個形
成されている。１２は複数のＩＣチップ１０を分離する
ためのスクライブラインであり、各ＩＣチップ１０の側
”！！　１０８間の距ｆｉｌｌｓがスクライブライン１
２の幅を形成し、その高さｈがスクライブライン１２の
深さを形成している。

ＩＣチップ１０のスクライブライン１２近傍の側壁］Ｏ
ａは各種絶縁層が積層された状態となっている。

すなわち、１３はＩＣ素子分離絶縁層、１４は第１の配
線層間絶縁層、１５は第２の配線層間絶縁層、１６は絶
縁物からなる保護層であり、これらの絶縁層１３〜１６
は、各絶縁層毎に、薄膜形成手段とフォトリソグラフィ
等の手段によって順次積層形成されるものである。また
、各絶縁層の形成工程においては、絶縁層を形成される
毎にスクライブライン１２も同時に形成する必要がある
ことから、ＩＣチップ１０の側壁１０ａの高さり。

言いかえるならスクライブライン１２の高さは絶縁膜が
形成される毎に高くなるように形成されていた。

（本発明が解決しようとする課題） 上述の様に、スクライブライン１２の高さは絶縁膜が形
成される毎に高くなるため、スクライブライン１２の底
面上に堆積される図示しない配線層や絶縁層を除去する
に際して、フォトリソグラフィ時に使用されるフォトレ
ジストはスクライブライン１２の部分が特に厚い層とし
て形成される結果、露出不足となり、フォトレジストの
残りが生じ、配線層や絶縁層のエツチング残りが生じた
。

そのため、ＩＣチップを製作する際汚染源となり歩留り
の低下をもたらし、信頼性に欠ける等の問題点があった
。

（課題を解決するための手段） 本発明は上記課題を解決するためになされたものであり
、基板上に形成された半導体集積回路と、この回路上に
絶縁層を介して複数の配線層を順次形成してなる半導体
装置において、前記半導体装置の側壁を形成する前記各
絶縁層の端部が、前記半導体装置の内部方向に向って順
次後退する如く一体に接合形成されてなることを特徴と
する半導体装置を提供しようとするものである。

（実施例） 第１図は本発明になるＩＣチップ２０の切断前のスクラ
イブライン近傍を示す断面図であるが、第２図に示す従
来のＩＣチップ１０の構成要素と同−構成要素には同一
符号を符し、説明を省略する。

同図において２１は本発明になるスクライブラインを示
すものである。すなわち、本発明の切断前のＩｃチップ
２０においては、ＩＣチップ２０の側壁を形成している
各絶縁層１３〜１６は、スクライブライン２１の基板面
１１ａから順次ｄｘ〜ｄ４の厚さを有し、ＩＣチップ２
０の内部方向に対して、それぞれの端面（郡部）１３ａ
−１ｅａがｔ　　””−ｔ　：ａずつ後退し、後退部が
平面となる様に形成されている。従って、隣接するＩＣ
素子２０．２０の側壁間で形成されるスクライブライン
２１の幅は、スクライブラインの基板面１１ｇから上方
に向う程階段状に広がった形状を有している。

そのため、例えば、フォトレジスト等、平坦性の良い塗
布剤を回転塗布する場合スクライブライン２１の側壁が
階段状に外側に向って広っているため、塗付剤を側壁の
平面部に分散させることが出来、スクライブライン２１
上に塗布される塗付剤の最大膜厚を薄く制御することが
可能となる。

その結果露光不足によるフォトレジスト残り、また、こ
れに伴う配線層、絶縁層のエツチング残りを防ぐことが
出来るものである。

次に本発明の半導体装置の製造方法の１実施例について
述べる。まず、基板上に、図示しない窒化膜を形成し、
フォトリソグラフィ手段により、図示しないＩＣ素子領
域と幅ｗ１を有するスクライブライン２１の領域を除く
窒化膜を除去したのち、残りの窒化膜をマスクとして窒
化膜を除去した部分を酸化させ、ＩＣ素子の分離絶縁層
１３を形成する。そして、ＩＣ素子形成領域の窒化膜を
除去後、この領域に既知の素子形成手段により、図示し
ないＩＣ素子群を基板に形成する。その後、スクライブ
ライン領域２１の窒化膜をエツチングにより除去するこ
とにより高さｄ　　ＩａｉＷｌからなるスクライブライ
ン１２が形成される。

次に、前記ポリシリコン電極と図示しない第１の配線層
を絶縁するための厚さｄ２の第１の配線層間絶縁層１４
を形成するが、この時、前工程で形成され幅ｗ１のスク
ライブライン２１の底面１１ａ上にも当然第１の層間絶
縁１４が形成される。

次に、フォトリソグラフィ手段を用いて、第１の配線層
間絶縁層１４をエツチングすることにより、図示しない
接続孔と幅ｗ２を有する新しいスクライブライン２１を
形成する。この時スクライブラインの幅Ｗ　は幅ｗ２）
ｗｌとする。また、この時のエツチングによって、幅Ｗ
ｔのスクライブラインの底面１１ａに堆積された第１の
配線層間絶縁膜１４も同時に除去されるから、スクライ
ブライン２１は上方に広がった階段状に形成される。

次に、第１の配線層間絶縁層１４の上に図示しない第１
の配線層を形成し、同様、リソグラフィを用いたエツチ
ング手段により、配線パターンを形成するが、この時、
スクライブライン１２に形成された配線層も除去される
。

次に、図示しない第１の配線パターンとｍ２の配線層を
絶縁するための第２の配線層間絶縁層１５と保護層１６
を形成するが、これらの層１５゜１６に形成されるスク
ライブライン２１は前記同様に形成されるため説明は省
略する。

また、他の実施例として、前記絶縁膜１３，１４゜１５
．１６をスピン・オン・グラス（粘度の低い液体ガラス
）法により形成する場合があるが、この１時、スクライ
ブライン２１中ににガラスが厚く付着すると、クラック
が発生する等のトラブルが生じるが、本発明によると、
回転塗布膜の厚さを抑制出来るため、クラック発生によ
る素子の破壊やパーティクルの発生を防ぐ効果があり、
幅広い応用が可能である。

（発明による効果） 上述の様に、本発明によれば基板上に形成された半導体
集積回路と、この回路上に絶縁層を介して複数の配線層
を順次形成してなる半導体装置において、前記半導体装
置の側壁を形成する前記各絶縁層の端部が、前記半導体
装置の内部方向に向って順次後退する如く一体に接合形
成するように形成したため、隣接する半導体集積回路を
分離するためのスクライブラインの側壁を基板面から上
方に向う程階段状に広がった形状とすることが出来、フ
ォトレジスト等の塗布剤を側壁に分散させ薄くすること
が出来るため、露光不足によるレジスト残り、また、こ
れに伴う配線層、絶縁層のエツチング残りを防ぐことが
出来るため、生産性の歩留りが向上すると共に信頼性の
高い半導体装置の堤供をｉ１能とするものである。

【図面の簡単な説明】

第１図は、本発明になるＩＣチップの切断前のスクライ
ブライン近傍を示す断面図、第２図は、従来のＩＣチッ
プ１０の切断前のスクライブライン近傍を示す断面図で
ある。 １１・・・基板、１３・・・ＩＣ素子分離絶縁層、１４
・・・第１の配線層間絶縁層、 １５・・・第２の配線層間絶縁層、１６・・・保護層、
２０・・・ＩＣチップ、２１・・・スクライブライン。 芽Ｚ図

Claims (2)

【特許請求の範囲】
1. （１）基板上に形成された半導体集積回路と、この回路
   上に絶縁層を介して複数の配線層を順次形成してなる半
   導体装置において、前記半導体装置の側壁を形成する前
   記各絶縁層の端部が、前記半導体装置の内部方向に向っ
   て順次後退する如く一体に接合形成されてなることを特
   徴とする半導体装置。
2. （２）基板上に形成された複数の半導体集積回路を分離
   するためのスクライブラインの側壁を、半導体装置の側
   壁と一致さるように形成したことを特徴とする特許請求
   の範囲第１項記載の半導体装置の製造方法。