KR20020060334A - 균일성을 갖는 웨이퍼의 제조 방법 - Google Patents

Abstract

웨이퍼 가장자리의 절연막의 두께를 보상하여 웨이퍼 두께가 균일한 반도체 장치의 제조방법이 제공된다. 상기 반도체 장치의 제조방법은 웨이퍼 전면에 절연막을 형성하고, 상기 절연막 위에 포토 레지스트를 형성하는 단계, 상기 웨이퍼의 소정의 부분의 포토 레지스트를 노광하여 현상하는 단계, 상기 현상된 부분의 상기 절연막을 식각하는 단계, 및 상기 웨이퍼를 에치백하는 단계를 구비한다. 상기 소정의 부분은 상기 웨이퍼의 중심부분이고, 상기 노광은 블랭크 마스크를 사용하여 노광하는 것이 바람직하다.

Description

균일성을 갖는 웨이퍼의 제조 방법{Method for improving wafer uniformity }

본 발명은 반도체 제조공정에 관한 것으로, 보다 상세하게는 웨이퍼 가장자리 부분의 절연막 두께를 보상하여 웨이퍼 두께가 균일한 반도체 장치의 제조방법 에 관한 것이다.

일반적으로 화학 기계적 연마(chemical mechanical polishing; 이하 CMP라 한다.)장치는 반도체 장치 제조 공정 시 글로벌(global)한 평탄화 공정에 이용하는 장치로서 연마 패드를 이용한 기계적 성분과 슬러리(slurry) 용액 내의 화학적 성분에 의하여 웨이퍼의 표면을 기계-화학적으로 연마하는 장치이다.

그러나, CMP 장치를 이용하여 웨이퍼 표면의 평탄화 공정을 진행함에도 불구하고 웨이퍼 중심부분과 가장자리 부분에서 균일한 연마두께를 얻기가 매우 어렵다.

도 1a는 종래의 웨이퍼의 평면도를 나타낸다. 도 1a를 참조하면, 일반적으로 플렛 죤(plat-zone)을 갖는 웨이퍼(1)는 다수개의 칩(chip)들이 형성되고 웨이퍼의 중심으로부터의 거리에 따라 중심부분(5) 및 가장자리 부분(3)으로 나눌 수 있다.

도 1b는 종래의 웨이퍼의 단면도를 나타낸다. 도 1b를 참조하면, 웨이퍼(1)의 중심부분(5)과 가장자리부분의(3)의 연마두께는 균일하지 않는 문제점이 있다.

또한, 도 1b와 같은 수직 단면 구조를 갖는 웨이퍼(1) 위에 절연막을 형성하는 경우, 웨이퍼(1)의 중심부분(5)과 대비하여 웨이퍼의 가장자리부분(3)의 절연막은 얇게 형성되는 문제점이 있다.

즉, 종래의 기술에 의한 웨이퍼는 CMP 공정 및 다층 금속배선 구조를 사용하는 경우 웨이퍼(1)의 중심부분(5)과 대비하여 웨이퍼의 가장자리부분(3)의 절연막 및 금속 두께가 얇게 형성되어, 가장자리부분(3)의 칩(chip)의 사용이 어렵게되어 수율(Yield)을 저하시키는 문제점이 있다.

본 발명이 이루고자하는 기술적인 과제는 웨이퍼 가장자리의 절연막의 두께를 보상하여 웨이퍼 두께가 균일한 반도체 장치의 제조방법을 제공하는 것이다.

도 1a 및 1b는 종래의 웨이퍼의 평면도 및 단면도를 나타낸다.

도 2a 내지 도 4b는 본 발명의 일 실시예에 따른 가장자리 부분의 절연막의 두께가 보상된 웨이퍼를 제조하는 공정을 나타낸다.

도 5는 본 발명의 다른 실시예에 따른 가장자리 부분의 절연막의 두께가 보상된 웨이퍼의 수직 단면을 나타낸다.

상기 기술적 과제를 달성하기 위한 웨이퍼 두께가 균일한 반도체 장치의 제조방법은 웨이퍼 전면에 절연막을 형성하고, 상기 절연막 위에 포토 레지스트를 형성하는 단계, 상기 웨이퍼의 소정의 부분의 포토 레지스트를 노광하여 현상하는 단계, 상기 현상된 부분의 상기 절연막을 식각하는 단계, 및 상기 웨이퍼를 에치백하는 단계를 구비한다.

상기 소정의 부분은 상기 웨이퍼의 중심부분이고, 상기 노광은 블랭크 마스크를 사용하여 노광하는 것이 바람직하다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 2a 내지 도 4b는 본 발명의 일 실시예에 따른 가장자리 부분의 절연막의 두께가 보상된 웨이퍼를 제조하는 공정을 나타낸다.

도 2a를 참조하면, 도 2a의 웨이퍼(10) 전면은 다수개의 칩을 구비하는 중심부분(a)과 가장자리부분(b)으로 나눌 수 있다. 도 2a의 웨이퍼(10) 전면에는 절연막으로 산화막을 형성하고, 상기 절연막 위에 포토 레지스트를 적층한다.

도 2b는 웨이퍼(10)의 수직 단면을 나타낸다. 도 2b를 참조하면, 웨이퍼(10)인 실리콘 기판(Si-기판; 10) 위에 절연막(11)을 적층하고, 절연막(11) 위에 감광성 포토 레지스트(13)를 적층한다.

도 2b를 참조하면, 실리콘 기판(10)의 바닥면으로부터 가장자리부분(b)의 두께와 중심부분(a)의 두께가 균일하지 않기 때문에, 웨이퍼(10) 전면에 절연막(11)을 만들더라도 가장자리부분(b)의 두께와 중심부분(a)의 두께는 균일하지 않게 된다.

또한, 절연막(11)이 형성된 웨이퍼(10)의 전면에 포토 레지스트(13)를 떨어뜨린 후 웨이퍼(10)를 고속으로 회전시켜 웨이퍼(10)의 전면에 원하는 두께로 포토 레지스트(13)를 도포하는 공정에서도 실리콘 기판(10)의 바닥면으로부터 가장자리부분(b)의 두께와 중심부분(a)의 두께는 균일하지 않게 된다.

도 3a는 중심부분(a)이 노광된 웨이퍼(10)의 평면도이고, 도 3(b)은 중심부분(a)이 노광된 웨이퍼의 단면도이다. 도 3(b)을 참조하면, 가장자리부분(b)을 제외한 부분 중심부분(a)은 전면 노광기 또는 브랭크 샷(blank shoot)을 사용하여 노광(expose)한다. 그리고 노광된 중심부분(a)의 포토 레지스트(13)를 현상하여 제거하면, 가장자리부분(b)의 포토 레지스트(13)만이 남는다.

노광을 위한 마스크 패턴은 소정의 석영기판 상에 크롬(cr)을 사용하여 소정 두께의 차광막을 형성한 후 상기 차광막 상에 감광막을 형성하여 브랭크 마스크 (blank mask)를 형성하고, 상기 감광막을 전자 빔(beam) 또는 레이져(laser)등을 이용하여 선택적으로 노광함으로서 형성된다.

도 4a는 에치 백(etchback)후의 웨이퍼의 평면도를 나타낸다. 도 4a를 참조하면, 웨이퍼(10)의 가장자리 부분(b)은 절연막(11)이 남아있다. 도 4b는 에치백후의 웨이퍼의 단면도를 나타낸다.

도 4b를 참조하면, 포토 레지스트(13)를 노광 및 현상(develop)한 후 습식 식각(wet etch) 또는 건식 식각(dry etch)에 의하여 중심부분(a)의 절연막(11)을 식각해 내고, 가장자리부분(b)의 포토 레지스트(13)를 제거한 후 웨이퍼(10)의 표면을 평탄화하기 위하여 다시 한번 에치 백한 웨이퍼의 평면도를 나타낸다.

도 4b를 참조하면, 도 4b는 실리콘 기판(10) 상에 트랜지스터 등의 디바이스 (device)를 형성하기 이전에 실리콘 기판(10) 상태에서 가장자리 부분(b)에 향후 절연층을 형성하는 공정에서 얇아지는 두께(예컨대 5000 옹스트롱 내지 10000 옹스트롱)만큼 절연막(11)을 미리 보상하는 것을 나타낸다.

도 4b를 참조하면, 절연막(11)의 형성으로 가장자리 부분(b)의 토플로지 (topology)는 중심부분(a)의 토플로지보다 약간 높다.

도 5는 본 발명의 다른 실시예에 따른 가장자리 부분의 절연막의 두께가 보상된 웨이퍼의 수직 단면을 나타낸다. 반도체 소자가 고집적화 및 고속화됨에 따라 금속 배선 공정에서 다층의 구조를 갖는 금속배선을 사용하게 된다.

다층 배선을 사용함에 따라, 하부 금속 배선층의 형성 후에 절연역할을 하는 금속배선 층간의 중간 유전막(inter metal dielectric; IMD)를 형성하게 된다. 이러한 IMD의 평탄화는 후속하여 적층되는 상부 금속배선층의 형성에 매우 중요하다.

도 5를 참조하면, 가장자리 부분(b)의 IMD의 두께는 도 4b의 경우처럼 실리콘 기판(10)상에서 보상되는 것이 아니고, 실리콘 기판(10) 상에 트랜지스터, 메탈, IMD를 적층하여 패턴(pattern)을 형성 후 가장자리 부분(b)의 IMD(11)의 두께가 중심부분(a)의 IMD(11)의 두께보다 얇아지는 경우에 가장자리 부분(b)의 IMD두께를 도 4b의 경우처럼 보상하는 것이다.

즉, 도 5와 같은 방법은 다층 금속 배선을 사용하는 경우에 하부 금속 배선층을 형성한 후 절연역할을 하는 IMD를 형성하는 경우 가장자리부분(b)의 IMD두께를 중심부분(a)의 IMD두께에 대비하여 보상하여 전체 토플로지를 개선하는 것이다.

도 5의 다층 금속 배선을 하는 경우 디바이스를 형성하는 부분(15)을 구현하는 방법은 잘 알려져 있으므로 이에 대한 상세한 설명은 생략한다.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 웨이퍼 가장자리의 절연막의 두께를 보상하여 웨이퍼 두께가 균일한 반도체 장치의 제조방법 및 이를 이용한 반도체 장치는 양질의 디바이스를 만들 수 있으며, 수율을 증가시키는 장점이 있다.

Claims (4)

1. 웨이퍼 전면에 절연막을 형성하고, 상기 절연막 위에 포토 레지스트를 형성하는 단계;

   상기 웨이퍼의 소정의 부분의 포토 레지스트를 노광하여 현상하는 단계;

   상기 현상된 부분의 상기 절연막을 식각하는 단계; 및

   상기 웨이퍼의 전면을 에치백하는 단계를 구비하는 것을 특징으로 하는 웨이퍼 제조방법.
2. 제 1항에 있어서, 상기 소정의 부분은 상기 웨이퍼의 중심부분을 것을 특징으로 하는 웨이퍼 제조방법.
3. 제 1항에 있어서, 상기 노광은 블랭크 마스크를 사용하여 노광하는 것을 특징으로 하는 웨이퍼 제조방법.
4. 반도체 소자의 다층 금속배선 형성방법에 있어서,

   금속 배선층간의 중간 유전막을 적층하고 중심부분을 소정의 식각공정에 의하여 식각해내고 에치벡하는 평탄화 단계를 구비하고,

   상기 에치벡에 의하여 웨이퍼의 가장자리부분에 적층되는 상기 중간 유전막의 두께를 보상하는 것을 특징으로 하는 반도체 소자의 다층 금속배선 형성방법.