KR100769206B1 - 반도체 소자의 평탄화 방법 - Google Patents
반도체 소자의 평탄화 방법 Download PDFInfo
- Publication number
- KR100769206B1 KR100769206B1 KR1020010087213A KR20010087213A KR100769206B1 KR 100769206 B1 KR100769206 B1 KR 100769206B1 KR 1020010087213 A KR1020010087213 A KR 1020010087213A KR 20010087213 A KR20010087213 A KR 20010087213A KR 100769206 B1 KR100769206 B1 KR 100769206B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- film
- semiconductor device
- forming
- metal pattern
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title description 3
- 239000002184 metal Substances 0.000 claims abstract description 35
- 238000004528 spin coating Methods 0.000 claims abstract description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000012643 polycondensation polymerization Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 21
- 239000011229 interlayer Substances 0.000 abstract description 13
- 230000007547 defect Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000003860 storage Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000006068 polycondensation reaction Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 층간절연막의 두께 차이에 의한 공정불량을 방지하는 데 적당한 반도체 소자의 평탄화 방법에 관한 것으로, 복수개의 금속 패턴이 형성된 반도체 기판 상에 겔(gel) 상태의 실리카계 또는 고분자계 절연물질을 스핀 코팅하여 절연층을 형성하는 단계; 상기 절연층을 응결시키는 단계; 상기 복수개의 금속 패턴과 절연층을 평탄화하는 단계; 평탄화된 상기 금속 패턴 및 절연층의 전면에 PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate) 산화막을 형성하는 단계를 포함하여 이루어진다.
층간절연막, PETEOS막
Description
도 1a 내지 도 1b는 종래의 반도체 소자의 평탄화 방법을 설명하기 위한 공정 단면도
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 평탄화 방법을 설명하기 위한 공정 단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 금속 패턴
23 : 절연층 24 : PETEOS막
본 발명은 반도체 소자의 제조공정에 관한 것으로 특히, ILD(Inter Layer Deposition)막의 두께 차이에 의한 공정불량을 방지하는 데 적당한 반도체 소자의 평탄화 방법에 관한 것이다.
최근 반도체 소자의 집적도가 증가함에 따라 소자의 디자인 룰의 축소되고 있으며, 이를 위해 금속 배선에서는 다층 금속 배선의 구조가 요구되고 있다.
또한, 다층 금속 배선의 구조에서 하부 배선과 상부 배선을 절연시키기 위한 층간절연막(Inter Metal Dielectric : IMD)의 역할이 중요 시 되면서, 층간절연막의 두께를 균일하게 형성하는 연구가 진행되고 있다.
즉, 층간절연막 두께의 균일도는 반도체 기판과 마스크 사이의 간격에 불균일성을 초래하고, 사진 식각공정에서 사용되는 투영렌즈의 초점심도(Depth Of Focus : DOF)에 영향을 줌으로써 원하는 패턴 정밀도를 얻을 수 없다.
이러한 층간절연막 두께의 균일도가 크게 문제가 되는 반도체 소자의 제조공정은 디램의 금속 배선 형성공정인데, 이는 메모리 소자의 집적도가 증가함에 따라 한정된 영역에서 여러 소자들을 형성하기 때문이다.
특히, 반도체 소자의 셀영역에서는 정전용량을 증가시키기 위해 커패시터의 하부전극인 스토리지 노드(storage node)의 단면적을 최대한으로 증가시키거나 조밀하게 형성함으로써 스토리지 노드 상의 ILD막은 그 두께가 불균일하게 된다.
이하, 종래 기술에 따른 반도체 소자의 평탄화 방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 1a 내지 도 1b는 종래의 반도체 소자의 평탄화 방법을 설명하기 위한 공정 단면도이다.
도 1a에 도시한 바와 같이, 복수개의 금속 패턴(2)이 형성된 반도체 기판(1)의 전면에 산화막(3)을 형성한다.
여기서, 상기 금속 패턴(2)은 게이트 전극 또는 스토리지 노드를 형성하기 위한 패턴이며, 셀영역 및 주변영역에 따라 금속 패턴(2)들의 간격은 다르게 형성 된다.
또한, 상기 금속 패턴(2)이 게이트 전극 형성용 패턴인 경우, 반도체 기판(1)에 소오스/드레인을 형성하는 공정과 상기 금속 패턴(2)의 양측면에 절연막 측벽을 형성하는 공정 등을 더 포함한다.
그리고, 상기 반도체 기판(1) 전면에 형성하는 상기 산화막(3)은 상기 금속 패턴(2)을 덮을 수 있는 두께로 형성하며, 일반적으로 HLD(High temperature Low pressure Deposition)막을 이용한다.
그러나, 상기 산화막(3)은 점착성(Viscidity)으로 인해 하부의 금속 패턴(2)들 위에 동일한 두께로 도포되지 않고 금속 패턴의 면적 및 그 간격의 조밀도에 따라 다르게 도포된다.
즉, 일반적으로 금속 패턴(2)의 면적이 큰 경우는 면적이 작은 경우에 비해 두껍게 도포되고, 배선간의 조밀도가 높은 지역이 낮은 지역에 비해 두껍게 도포된다.
따라서, 도 1b에 도시한 바와 같이, 화학적 기계 연마(Chemical Mechanical Polishing; CMP) 공정을 실시하여 상기 산화막(3)의 상부를 평탄화 시킴과 동시에 전체 두께를 조절한다.
이후, 상기 산화막(3) 상에 감광막을 도포하고, 노광 및 현상공정으로 패터닝하여 콘택홀이 정의된 감광막 패턴(도시하지 않음)을 형성한다.
그리고, 상기 감광막 패턴을 마스크로 이용하여 상기 산화막(3)을 선택적으로 식각하여 콘택홀을 형성하는 공정으로 진행된다.
상기와 같은 종래의 반도체 소자의 평탄화 방법은 다음과 같은 문제점이 있다.
복수개의 금속 패턴이 형성된 반도체 기판 상에 층간절연막을 증착하면 금속 패턴의 단차 및 조밀도에 의해 층간절연막의 굴곡 및 두께편차가 발생한다.
또한, 층간절연막의 두께편차를 줄이기 위해 CMP 공정을 진행하더라도 돌출된 영역이 상대적으로 받는 압력이 크기 때문에 평탄도 개선이 제한된다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 평탄화 방법의 문제를 해결하기 위한 것으로, 겔 상태의 절연물질을 이용하여 금속 패턴을 갖는 반도체 기판의 전면에 증착하여 패턴의 단차를 제거함으로써 층간절연막의 두께를 균일하게 형성할 수 있는 반도체 소자의 평탄화 방법을 제공하는 데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 평탄화 방법은 복복수개의 금속 패턴이 형성된 반도체 기판 상에 겔(gel) 상태의 실리카계 또는 고분자계 절연물질을 스핀 코팅하여 절연층을 형성하는 단계; 상기 절연층을 응결시키는 단계; 상기 복수개의 금속 패턴과 절연층을 평탄화하는 단계; 평탄화된 상기 금속 패턴 및 절연층의 전면에 PETEOS 산화막을 형성하는 단계를 포함함을 특징으로 한다.
이하, 본 발명의 반도체 소자의 평탄화 방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 평탄화 방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시한 바와 같이, 복수개의 금속 패턴(22)이 형성된 반도체 기판(21)의 전면에 겔(gel) 상태의 절연물질을 코팅하여 절연층(23)을 형성한다.
여기서, 상기 금속 패턴(22)은 게이트 전극 또는 스토리지 노드를 형성하기 위한 패턴이며, 셀영역 및 주변영역에 따라 금속 패턴(22)들의 간격은 각각 다르다.
상기 금속 패턴(22)이 게이트 전극 형성용 패턴인 경우, 반도체 기판(21)에 소오스/드레인을 형성하는 공정과 상기 금속 패턴(22)의 양측면에 절연막 측벽을 형성하는 공정 등을 더 포함한다.
그리고, 상기 절연층(23)은 실리카(Silica)계 또는 고분자계 물질을 스핀 코팅(Spin coating) 방식으로 금속 패턴(22)이 형성된 반도체 기판(21) 전면에 형성하는데, 상기 실리카계 또는 고분자계 물질은 축중합 반응에 의해 겔 상태를 갖는다.
이후, 도 2b에 도시한 바와 같이, 겔 상태의 절연층(23)을 응결시키기 위해 고온에서 열처리를 실시한다.
그리고, 도 2c에 도시한 바와 같이, 상기 금속 패턴(22)과 절연층(23)을 평탄화하는데, 이때 상기 금속 패턴(22)에 대한 절연층(23)의 식각 선택비가 높은 슬러리(slurry)를 이용한다.
이어, 도 2d에 도시한 바와 같이, 평탄화된 상기 금속 패턴(22)과 절연층(23) 상에 산화막, 예컨대 PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막(24)을 증착한다.
이후, 상기 PETEOS막(24) 상에 감광막을 도포한 후, 노광 및 현상공정으로 패터닝하여 콘택홀이 정의된 감광막 패턴(도시하지 않음)을 형성하고, 상기 감광막 패턴을 마스크로 이용하여 상기 PETEOS막(24)을 선택적으로 식각하여 콘택홀을 형성하는 공정이 수행된다.
상기와 같은 본 발명의 반도체 소자의 평탄화 방법은 다음과 같은 효과가 있다.
겔 상태의 절연물질을 이용하여 패턴의 단차를 제거함으로써 금속 패턴의 조밀도와 무관하게 층간절연막의 두께를 균일하게 형성할 수 있다.
따라서, 층간절연막의 두께편차로 인한 공정불량을 방지할 수 있는 효과가 있다.
Claims (4)
- 복수개의 금속 패턴이 형성된 반도체 기판 상에 겔(gel) 상태의 실리카계 또는 고분자계 절연물질을 스핀 코팅하여 절연층을 형성하는 단계;상기 절연층을 응결시키는 단계;상기 복수개의 금속 패턴과 절연층을 평탄화하는 단계;평탄화된 상기 금속 패턴 및 절연층의 전면에 PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate) 산화막을 형성하는 단계를 포함함을 특징으로 하는 반도체 소자의 평탄화 방법.
- 제 1 항에 있어서,상기 겔(gel) 상태의 절연물질은 축중합 반응으로 형성된 것을 특징으로 하는 반도체 소자의 평탄화 방법.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010087213A KR100769206B1 (ko) | 2001-12-28 | 2001-12-28 | 반도체 소자의 평탄화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010087213A KR100769206B1 (ko) | 2001-12-28 | 2001-12-28 | 반도체 소자의 평탄화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030056881A KR20030056881A (ko) | 2003-07-04 |
| KR100769206B1 true KR100769206B1 (ko) | 2007-10-23 |
Family
ID=32215030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010087213A KR100769206B1 (ko) | 2001-12-28 | 2001-12-28 | 반도체 소자의 평탄화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100769206B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163584A (ja) * | 1992-11-18 | 1994-06-10 | Nippon Sheet Glass Co Ltd | 薄膜トランジスタの製造方法 |
| KR19980080791A (ko) * | 1997-03-31 | 1998-11-25 | 가네꼬히사시 | 평탄화 기술을 사용하는 반도체 장치 제조 방법 |
| JP2000150510A (ja) * | 1998-11-05 | 2000-05-30 | Sony Corp | 複合多孔質絶縁膜およびその形成方法、ならびに電子装置およびその製造方法 |
| JP2001144086A (ja) * | 1999-08-31 | 2001-05-25 | Sony Corp | 埋め込み配線の形成方法、及び、基体処理装置 |
| KR20010045489A (ko) * | 1999-11-05 | 2001-06-05 | 박종섭 | 금속간절연막 제조방법 |
-
2001
- 2001-12-28 KR KR1020010087213A patent/KR100769206B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163584A (ja) * | 1992-11-18 | 1994-06-10 | Nippon Sheet Glass Co Ltd | 薄膜トランジスタの製造方法 |
| KR19980080791A (ko) * | 1997-03-31 | 1998-11-25 | 가네꼬히사시 | 평탄화 기술을 사용하는 반도체 장치 제조 방법 |
| JP2000150510A (ja) * | 1998-11-05 | 2000-05-30 | Sony Corp | 複合多孔質絶縁膜およびその形成方法、ならびに電子装置およびその製造方法 |
| JP2001144086A (ja) * | 1999-08-31 | 2001-05-25 | Sony Corp | 埋め込み配線の形成方法、及び、基体処理装置 |
| KR20010045489A (ko) * | 1999-11-05 | 2001-06-05 | 박종섭 | 금속간절연막 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030056881A (ko) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100281892B1 (ko) | 광역평탄화된반도체장치의제조방법 | |
| KR100769206B1 (ko) | 반도체 소자의 평탄화 방법 | |
| US6143596A (en) | Planarization for interlayer dielectric | |
| KR100437835B1 (ko) | 반도체 소자의 평탄화 방법 | |
| US6303484B1 (en) | Method of manufacturing dummy pattern | |
| KR100216500B1 (ko) | 반도체 소자의 평탄화 방법 | |
| KR20030056927A (ko) | 반도체 소자의 평탄화 방법 | |
| KR100460718B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
| KR0161467B1 (ko) | 반도체장치의 평탄화 방법 | |
| KR100361519B1 (ko) | 글로벌평탄화방법 | |
| KR100571674B1 (ko) | 반도체 소자의 층간 절연막을 형성하는 방법 | |
| KR980012082A (ko) | 기생 커패시터 형성을 방지하는 반도체장치의 평탄화 방법 | |
| KR20000043904A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100685618B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100277869B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR20060009419A (ko) | 반도체 소자의 제조방법 | |
| KR0172300B1 (ko) | 미세 선폭을 갖는 전도막 형성방법 | |
| KR100723789B1 (ko) | 반도체 소자의 평탄화 방법 | |
| US20020068376A1 (en) | Method for fabricating contact hole | |
| KR20010092083A (ko) | 반도체소자의 제조방법 | |
| KR19990004604A (ko) | 반도체 소자의 평탄화 방법 | |
| KR20040048491A (ko) | 반도체 소자의 층간절연막 평탄화방법 | |
| KR20030001899A (ko) | 반도체 소자의 커패시터 형성 방법 | |
| KR20030094622A (ko) | 이너 캐패시터를 구비한 반도체 소자 제조방법 | |
| KR20020052477A (ko) | 반도체소자의 미세패턴 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |