JPH1022236A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体基板上に形成される絶縁膜による圧縮
応力と金属配線膜による引張り応力とが、過不足なく相
殺されていないため半導体基板ウエハが凸あるいは凹方
向に反る。 【解決手段】 スクライブライン部１８における半導体
基板１７上に絶縁膜２４、２７とその上に金属配線膜２
６ｃ、２９ｃとを形成し、この金属配線膜２６ｃ、２９
ｃを例えば矩形に分割して形成面積を調整して配設する
ことにより、膜による応力を調整する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置に関
し、特にスクライブライン部の構造に関するものであ
る。

【０００２】

【従来の技術】半導体集積回路装置の製造工程は、ウエ
ハ上に形成された複数個のチップをスクライブラインに
沿って個々に切り離す工程を含む。図１２（ａ）は、従
来の半導体集積回路装置のチップが形成されたウエハの
部分平面図であり、図１２（ｂ）は、図１２（ａ）にお
けるＡ部の部分拡大図である。図に示す様に、ウエハ１
上には、複数個の半導体集積回路装置であるチップ２が
縦、横方向に整列して形成されており、これらの各チッ
プ２は、スクライブライン部３により個々に分離される
と共に、半導体素子形成部４と外部電極接続部５とを含
む。また、スクライブライン部３においては、素子構
成、絶縁膜、金属配線膜などが形成されず、半導体基板
表面が露出されたものである。

【０００３】上記半導体装置におけるスクライブライン
部３と、外部電極接続部５を含む素子形成部４との断面
図を図１３に示す。図において、６はシリコン単結晶等
よりなる半導体基板（以下、基板と称す）、７は基板６
上に形成された素子分離酸化膜、８はこれらの上に形成
された絶縁膜、９は絶縁膜８上の金属配線膜、１０はガ
ラスコート膜である。図１３に示す様に、スクライブラ
イン部３においては、ダイシングされるべき部分の基板
６が露出する構造となり、スクライブライン部３上と素
子形成部４上とで段差が大きいものであった。この段差
は、製造工程において、基板６上に順次膜形成が行われ
て工程が進むにつれて、大きくなるものであり、写真製
版工程における露光のデフォーカスや、レジスト塗布に
おける塗布むらの発生等の問題点があった。

【０００４】上述したスクライブライン部３と素子形成
部４との段差の問題を解消するために、スクライブライ
ン部３に絶縁膜あるいは絶縁膜と金属膜を形成し、また
この絶縁膜で発生したクラック等の割れが素子形成部４
に及ぶことを防ぐために、絶縁膜に素子形成部４を囲う
ような溝を形成した構造の半導体装置が従来から開発さ
れている。図１４は、例えば特開平２−２１１６５２号
公報に記載された半導体装置の構造を示す断面図であ
り、スクライブライン部３上に絶縁膜および金属配線膜
を残す構造にしてスクライブライン部３と素子形成部４
との段差の解消を図ったものである。

【０００５】図において、３、４、６、７および１０は
図１３で示したものと同じもの、１１は第１の絶縁膜、
１２は第１の絶縁膜１１に開口された第１の溝、１３は
第１の溝１２を充填して形成された第１の金属配線膜、
１４は第２の絶縁膜、１５は第２の絶縁膜１１に開口さ
れた第２の溝、１６は第２の溝１５を充填して形成され
た第２の金属配線膜である。この様に、二層配線構造を
有し、素子形成部４で用いられる第１および第２の絶縁
膜１１、１４と第１および第２の金属配線膜１３、１６
とをスクライブライン部３上にも残し、素子形成部４を
囲う様に、クラック等の割れの素子形成部４への侵入防
止のための第１および第２の溝１２、１５を、接続孔
（図示せず）開口と同時に形成したものである。

【０００６】

【発明が解決しようとする課題】ところで、基板６上に
形成される絶縁膜１１、１４は、通常２００℃程度から
１０００℃程度の温度のもとに形成されるが、基板６と
の熱膨張の差に起因して、圧縮応力が生じ、絶縁膜１
１、１４を形成することによってウエハ１は凸状に反
る。一方、金属配線膜１３、１６は、通常引張り応力が
生じ、金属配線膜１３、１６を形成することによってウ
エハ１は凹状に反る。従来の半導体装置において絶縁膜
１１、１４および金属配線膜１３、１６の各膜が基板６
との間に生じる応力は、各膜の膜厚が大きいほど、また
基板６上での形成面積が大きいほど大きくなるものであ
るが、素子形成部４においては、各膜の膜厚および形成
面積は、半導体装置として設計上の所望の寸法に決定さ
れている。またスクライブライン部３においても、素子
形成部４で用いた膜を用い、絶縁膜１１、１４と金属配
線膜１３、１６とを、段差解消のために、スクライブラ
イン部３上のほぼ全面に交互に形成しているため、絶縁
膜１１、１４により生じる応力と金属配線膜１３、１６
により生じる応力は互いに打ち消し合うものではある
が、それぞれの応力を調整してウエハ１の反りを低減す
ることは困難であった。

【０００７】ウエハ１が大きく反った場合には、製造工
程において、製造装置にウエハ１を精度良く装着するこ
とができなくなり、製造工程が途中で停止してしまう場
合もあった。このウエハ１の反り量はウエハ１径が大き
いほど大きくなるため、将来ウエハ径が大きくなると、
増々深刻な問題となる。

【０００８】この発明は、以上の様な問題点を解消する
ためになされたものであり、ウエハの反りを低減できる
スクライブライン部の構造と、それを得るための製造方
法を提供することを目的とする。

【０００９】

【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、半導体基板上に素子形成部とこの素子
形成部を取り囲むスクライブライン部とを有し、このス
クライブライン部における上記半導体基板上に絶縁膜と
その上に金属配線膜とを形成した半導体装置であって、
上記金属配線膜を上記絶縁膜上に、形成面積を調整して
所定の広さに形成して、膜による応力を調整したもので
ある。

【００１０】この発明の請求項２に係る半導体装置は、
スクライブライン部における金属配線膜を、矩形または
他の多角形に分割、あるいは線状パターンに分割して配
設することにより形成面積を調整したものである。

【００１１】この発明の請求項３に係る半導体装置の製
造方法は、半導体基板上の素子形成部に素子形成を行っ
た後、全面に絶縁膜を形成し、この絶縁膜を選択的に除
去して上記素子形成部に接続孔を開口するとともに、上
記素子形成部を取り囲むスクライブライン部に上記絶縁
膜を残存させる工程と、次いで全面に金属膜を形成し、
この金属膜を選択的に除去して、上記素子形成部に上記
接続孔を埋め込む金属配線膜を形成するとともに、上記
スクライブライン部に、膜の応力を調整するため形成面
積を調整して所定の広さに金属配線膜を形成する工程と
を有するものである。

【００１２】この発明の請求項４に係る半導体装置は、
半導体基板上に素子形成部とこの素子形成部を取り囲む
スクライブライン部とを有し、このスクライブライン部
における上記半導体基板上に絶縁膜とその上に金属配線
膜とを形成した半導体装置であって、上記絶縁膜を、形
成面積を調整して所定の広さに形成して、膜による応力
を調整したものである。

【００１３】この発明の請求項５に係る半導体装置は、
スクライブライン部における絶縁膜に、溝またはホール
を設けて形成面積を調整し、金属配線膜を上記溝または
ホールを埋め込んで上記絶縁膜上に形成したものであ
る。

【００１４】この発明の請求項６に係る半導体装置は、
スクライブライン部における絶縁膜を、矩形または他の
多角形に分割、あるいは線状パターンに分割して配設す
ることにより形成面積を調整し、金属配線膜を上記絶縁
膜の抜きパターンを埋め込んで上記絶縁膜上に形成した
ものである。

【００１５】この発明の請求項７に係る半導体装置の製
造方法は、半導体基板上の素子形成部に素子形成を行っ
た後、全面に絶縁膜を形成し、この絶縁膜を選択的に除
去して、上記素子形成部に接続孔を開口するとともに、
上記素子形成部を取り囲むスクライブライン部に、膜の
応力を調整するため形成面積を調整して所定の広さに上
記絶縁膜を残存させる工程と、次いで全面に金属膜を形
成し、この金属膜を選択的に除去して、上記素子形成部
に上記接続孔を埋め込む金属配線膜を形成するととも
に、上記スクライブライン部に上記絶縁膜の開口部分を
埋め込む金属配線膜を形成する工程とを有するものであ
る。

【００１６】この発明の請求項８に係る半導体装置は、
スクライブライン部における絶縁膜の素子形成部との境
界部近傍に、上記素子形成部を囲むように溝を形成し、
上記絶縁膜上の金属配線膜の一部を、上記溝を埋め込ん
で形成したものである。

【００１７】この発明の請求項９に係る半導体装置は、
半導体基板上に素子形成部とこの素子形成部を取り囲む
スクライブライン部とを有し、このスクライブライン部
における上記半導体基板上のほぼ全面に、金属配線膜を
絶縁膜を介することなく形成したものである。

【００１８】この発明の請求項１０に係る半導体装置の
製造方法は、半導体基板上の素子形成部に素子形成を行
った後、全面に絶縁膜を形成し、この絶縁膜を選択的に
除去して上記素子形成部に接続孔を開口するとともに、
上記素子形成部を取り囲むスクライブライン部における
上記絶縁膜を除去する工程と、次いで全面に金属膜を形
成し、この金属膜を選択的に除去して、上記素子形成部
に上記接続孔を埋め込む金属配線膜を形成するととも
に、上記スクライブライン部のほぼ全面に金属配線膜を
形成する工程とを有するものである。

【００１９】

【発明の実施の形態】

実施の形態１．以下、この発明の実施の形態１を図につ
いて説明する。図１はこの発明の実施の形態１による半
導体装置の構造を示す断面図である。図において、１７
はシリコン単結晶等よりなる半導体基板（以下、基板と
称す）、１８はウエハにおける素子形成部、１９はスク
ライブライン部、２０は基板１７上に形成された素子分
離酸化膜、２１はゲート酸化膜、２２はゲート電極、２
３はソース・ドレイン領域である。また２４は全面に形
成された第１の絶縁膜、２５ａは素子形成部１８におけ
る第１の絶縁膜２４に設けられた接続孔としてのコンタ
クトホール、２５ｂはスクライブライン部１９における
第１の絶縁膜２４に素子形成部１８を囲む様に設けら
れ、第１の絶縁膜２４にクラックが発生しても素子形成
部１８に及ぶのを防止する第１の溝、２６は第１の絶縁
膜２４上に形成された第１の金属配線膜で、そのうち２
６ａは素子形成部１８における第１の絶縁膜２４上に、
コンタクトホール２５ａを充填して形成されたものであ
り、２６ｂおよび２６ｃはスクライブライン部１９にお
ける第１の絶縁膜２４上に形成された配線に寄与しない
膜で、２６ｂは第１の溝２５ｂを充填して形成され、２
６ｃは例えば数μｍ〜数十μｍ幅の矩形に分割されて、
所定の形成面積を有して配設されたものである。

【００２０】さらに、２７は第１の金属配線膜２６を覆
って全面に形成された第２の絶縁膜、２８ａは素子形成
部１８における第２の絶縁膜２７に設けられた接続孔と
してのビアホール、２８ｂはスクライブライン部１９に
おける第２の絶縁膜２７に素子形成部１８を囲む様に設
けられ、第２の絶縁膜２７にクラックが発生しても素子
形成部１８に及ぶのを防止する第２の溝、２９は第２の
絶縁膜２７に形成された第２の金属配線膜で、そのうち
２９ａは素子形成部１８における第２の絶縁膜２７上
に、ビアホール２８ａを充填して第１の金属配線膜２６
ａに接続形成されたものであり２９ｂ、２９ｃは、スク
ライブライン部１９における第２の絶縁膜２７上に形成
された配線に寄与しない膜で、２９ｂは第２の溝２８ｂ
を充填して形成され、２９ｃは例えば数μｍ〜数十μｍ
幅の矩形に分割されて、所定の形成面積を有して配設さ
れたものである。また３０は第２の金属配線膜２９を覆
う様に形成されたパシベーション膜である。

【００２１】この様に構成される半導体装置の製造方法
を図２〜図６に基づいて以下に説明する。まず、基板１
７上に素子分離酸化膜２０を選択的に形成し、ゲート酸
化膜２１、ゲート電極２２、およびソース・ドレイン領
域２３を順次形成する。この時、スクライブライン部１
９においては基板１７上に素子形成を行わず、基板１７
表面を露出させた状態にする（図２）。次に、全面に第
１の絶縁膜２４を形成し、ホトリソグラフィ技術および
エッチング技術を用い、コンタクトホール２５ａおよび
第１の溝２５ｂを開口する。この第１の溝２５ｂは、外
部電極形成部（図示せず）を含む素子形成部１８との境
界部近傍のスクライブライン部１９に、素子形成部１８
を囲む様に形成する（図３）。

【００２２】次に、コンタクトホール２５ａおよび第１
の溝２５ｂを埋め込む様に、第１の絶縁膜２４上の全面
に金属膜を形成した後、この金属膜をパターニングして
第１の金属配線膜２６を形成する。このとき、素子形成
部１８においては、コンタクトホール２５ａを介してゲ
ート電極２２およびソース・ドレイン領域２３に接続す
る第１の金属配線膜２６ａを形成し、スクライブライン
部１９においては、第１の溝２５ｂを埋め込んで、素子
形成部１８へのクラックの侵入を防止する第１の金属配
線膜２６ｂと、例えば数μｍ〜数十μｍ幅の矩形に分割
して所定の形成面積を有する第１の金属配線膜２６ｃを
形成する。この第１の金属配線膜２６の形成前には、第
１の絶縁膜２４が基板１７上のほぼ全面に形成されてい
るため、圧縮応力が大きく、ウエハ（基板１７）は凸方
向に反っている。第１の金属配線膜は、その形成によっ
てウエハを凹方向に反らせる引張り応力を生じさせるも
のであり、応力を相殺してウエハを凸にも凹にも反らな
い状態になる様に、スクライブライン部１９上の第１の
金属配線膜２６ｃの形成面積を調整して所定の広さに設
定し、例えば数μｍ〜数十μｍ幅の矩形に分割して配設
される（図４）。

【００２３】次に、全面に第２の絶縁膜２７を形成し、
ホトリソグラフィ技術およびエッチング技術を用い、ビ
アホール２８ａおよび第２の溝２８ｂを開口する。この
第２の溝２８ｂは、外部電極形成部を含む素子形成部１
８との境界部近傍のスクライブライン部１９に、素子形
成部１８を囲む様に形成する。この段階で、ウエハは第
２の絶縁膜２７の形成で生じる圧縮応力により凸方向に
反る（図５）。

【００２４】次に、ビアホール２８ａおよび第２の溝２
８ｂを埋め込む様に、第２の絶縁膜２７上の全面に金属
膜を形成した後、この金属膜をパターニングして第２の
金属配線膜２９を形成する。このとき、素子形成部１８
の第２の金属配線膜２９ａは、ビアホール２８ａを介し
て第１の金属配線膜２６ａに接続され、スクライブライ
ン部１９の第２の金属配線膜２９ｂは第２の溝２８ｂを
埋め込んで第１の金属配線膜２６ｂに接続される。また
スクライブライン部１９における第１の金属配線膜２６
ｃは、例えば数μｍ〜数十μｍ幅の矩形に分割して形成
面積を調整して、下地の第２の絶縁膜２７による応力を
相殺してウエハを凸にも凹にも反らない状態になる様
に、所定の広さで配設される（図６）。次に、全面にパ
シベーション膜３０を形成し、外部電極接続部（図示せ
ず）のパシベーション膜３０を選択的に除去する（図１
参照）。この後、所定の処置を施すことにより半導体装
置を完成する。

【００２５】この実施の形態では、配線に寄与しないス
クライブライン部１９の第１および第２の金属配線膜
（以下、金属配線膜と称す）２６ｃ、２９ｃを矩形に分
割して形成面積を調整して配設することにより金属配線
膜２６、２９による応力を調整し、下地の第１および第
２の絶縁膜（以下、絶縁膜と称す）２４、２７による応
力を相殺してウエハが反らない状態にするものである。
このため、半導体装置の製造工程においてウエハの反り
量が低減でき、製造工程を安定して精度良く行うことが
可能となり信頼性の向上した半導体装置が得られる。ま
た、金属配線膜２６ｃ、２９ｃをスクライブライン部１
９の全面に形成する場合と比べ、金属配線膜２６ｃ、２
９ｃの量が減少するため、ダイシングの際に切断用の刃
（ダイサー）の金属配線膜２６ｃ、２９ｃによる目づま
りが低減でき、ダイサーの寿命を長くできる。

【００２６】なお、上記実施の形態１では、スクライブ
ライン部１９の金属配線膜２６ｃ、２９ｃは矩形に分割
して配設したが、下地の絶縁膜２４、２７の応力を相殺
できる形成面積を有すればこれに限るものではなく、他
の多角形に分割しても、あるいは数μｍ〜数十μｍ幅の
線状パターンに分割しても良い。

【００２７】実施の形態２．上記実施の形態１では、ス
クライブライン部１９において、絶縁膜２４、２７をほ
ぼ全面に形成し、その上の金属配線膜２６ｃ、２９ｃの
形成面積を調整したが、絶縁膜２４、２７の応力が大き
くて、金属配線膜２６、２９により応力を相殺しきれな
い場合は、スクライブライン部１９の絶縁膜２４、２７
に溝やホールを形成して、絶縁膜２４、２７による応力
を低減させる。この絶縁膜２４、２７上には、上記溝や
ホールを埋め込んで金属配線膜２６ｃ、２９ｃを形成す
る。この実施の形態では、スクライブライン部１９の絶
縁膜２４、２７に溝やホールを形成することによって絶
縁膜２４、２７の形成面積を調整し、その上の金属配線
膜２６、２９の形成による応力を相殺するものであり、
上記実施の形態１と同様に、ウエハの反り量が低減で
き、製造工程の安定化、高精度化が図られ、半導体装置
の信頼性が向上する。

【００２８】なお、この場合、スクライブライン部１９
の絶縁膜２４、２７上に形成される金属配線膜２６ｃ、
２９ｃは、スクライブライン部１９の全面に形成して
も、また上記実施の形態１で示した様に形成しても良
い。また、上記実施の形態２では、スクライブライン部
１９の絶縁膜２４、２７に溝やホールを形成して形成面
積を調整したが、スクライブライン部１９の絶縁膜２
４、２７を矩形またはその他の多角形、あるいは線状パ
ターンに分割して形成することにより形成面積を調整し
ても良く、この場合、金属配線膜２６ｃ、２９ｃは絶縁
膜２４、２７の抜きパターンを埋め込んで形成する。

【００２９】実施の形態３．上記実施の形態２では、ス
クライブライン部１９の絶縁膜２４、２７の形成面積を
調整することにより絶縁膜２４、２７による応力を低減
したが、十分に低減することができず、上層の金属配線
膜２６、２９の形成によって応力が相殺しきれない場
合、図７に示す様に、スクライブライン部１９におい
て、絶縁膜２４、２７を除去し、金属配線膜２６ｄ、２
９ｄのみを形成する。この様に構成される半導体装置の
製造方法を図８〜図１１に基づいて以下に説明する。ま
ず、基板１７上に素子分離酸化膜２０を選択的に形成
し、ゲート酸化膜２１、ゲート電極２２、およびソース
・ドレイン領域２３を順次形成する。その後、全面に第
１の絶縁膜２４を形成し、ホトリソグラフィ技術および
エッチング技術を用い、コンタクトホール２５ａを開口
し、同時にスクライブライン部１９における第１の絶縁
膜２４を選択的に除去して基板１７表面を露出させる
（図８）。

【００３０】次に、コンタクトホール２５ａを埋め込む
様に、全面に金属膜を形成した後、この金属膜をパター
ニングして第１の金属配線膜２６を形成する。このと
き、素子形成部１８においては、コンタクトホール２５
ａを介してゲート電極２２およびソース・ドレイン領域
２３に接続する第１の金属配線膜２６ａを形成し、スク
ライブライン部１９においては、露出した基板１７表面
を全て覆う第１の金属配線膜２６ｄを形成する。この第
１の金属配線膜２６ｄは、パターニングの際のエッチン
グ時に基板１７表面に損傷を与えない様に、一部第１の
絶縁膜２４上に渡って形成される（図９）。次に、全面
に第２の絶縁膜２７を形成し、ホトリソグラフィ技術お
よびエッチング技術を用い、ビアホール２８ａを開口
し、同時にスクライブライン部１９における第２の絶縁
膜２７を選択的に除去して、第１の金属配線膜２６ｄの
表面を露出させる（図１０）。

【００３１】次に、ビアホール２８ａを埋め込む様に、
全面に金属膜を形成した後、この金属膜をパターニング
して第２の金属配線膜２９を形成する。このとき、素子
形成部１８においては、ビアホール２８ａを介して第１
の金属配線膜２６ａに接続する第２の金属配線膜２９ａ
を形成し、スクライブライン部１９においては、露出し
た第１の金属配線膜２６ｄ表面を全て覆い、一部第２の
絶縁膜２７上に渡って第２の金属配線膜２９ｄを形成す
る（図１１）。次に、全面にパシベーション膜３０を形
成し、外部電極接続部（図示せず）のパシベーション膜
３０を選択的に除去する（図７参照）。この後、所定の
処置を施すことにより半導体装置を完成する。

【００３２】この実施の形態３では、スクライブライン
部１９に、絶縁膜２４、２７を形成せず、金属配線膜２
６ｄ、２９ｄのみを積層するものであり、素子形成部１
８における絶縁膜２４、２７による応力が十分に大きい
場合でも、金属配線膜２６、２９の形成により応力を相
殺してウエハの反り量を低減することができる。

【００３３】なお、上記実施の形態１〜３では二層配線
構造を有する半導体装置について説明したが、一層また
は三層以上の配線構造でも良い事は明らかであり、ま
た、応力によるウエハの反りの問題は、多層になるほ
ど、ウエハの径が大きくなるほど顕著になるため、この
発明による効果も多層化、大口径化により、一層有効な
ものとなる。

【００３４】

【発明の効果】以上のようにこの発明によると、スクラ
イブライン部に絶縁膜とその上に金属配線膜とを形成
し、この金属配線膜の形成面積を調整して膜による応力
を調整したため、基板（ウエハ）の反り量が低減でき、
製造工程を安定して精度良く行うことが可能となり、信
頼性の向上した半導体装置が得られる。さらに、金属配
線膜の量が低減できることにより、ダイシングに用いる
ダイサーの目づまりを低減でき、ダイシングの信頼性の
向上およびダイサーの長寿命化が図れる。

【００３５】またこの発明によると、スクライブライン
部における金属配線膜を、矩形または他の多角形に分
割、あるいは線状パターンに分割して配設することによ
り形成面積を調整したため、上述した効果が確実に得ら
れる。

【００３６】またこの発明によると、絶縁膜および金属
配線膜の成膜および加工を、素子形成部とスクライブラ
イン部とで同時に行って、上記半導体装置を製造するた
め、製造が容易となり、上述した効果が容易で確実に実
現できる。

【００３７】またこの発明によると、スクライブライン
部に絶縁膜とその上に金属配線膜とを形成し、絶縁膜の
形成面積を調整して膜による応力を調整したため、基板
（ウエハ）の反り量が低減でき、製造工程を安定して精
度良く行うことが可能となり、信頼性の向上した半導体
装置が得られる。

【００３８】またこの発明によると、スクライブライン
部における絶縁膜に、溝またはホールを設けて形成面積
を調整したため、上述した効果が確実に得られる。

【００３９】またこの発明によると、スクライブライン
部における絶縁膜を、矩形または他の多角形に分割、あ
るいは線状パターンに分割して配設することにより形成
面積を調整したため、上述した効果が確実に得られる。

【００４０】またこの発明によると、絶縁膜および金属
配線膜の成膜および加工を素子形成部とスクライブライ
ン部とで同時に行って、上記半導体装置を製造するた
め、製造が容易となり、上述した効果が容易で確実に実
現できる。

【００４１】またこの発明によると、スクライブライン
部の絶縁膜の素子形成部との境界部近傍に、素子形成部
を囲むように溝を形成し、溝を埋め込んで金属配線膜を
形成したため、基板（ウエハ）の反り量が低減できると
ともに、クラックの素子形成部への侵入が防止でき、半
導体装置の信頼性がさらに向上する。

【００４２】またこの発明によると、スクライブライン
部のほぼ全面に、金属配線膜を絶縁膜を介することなく
形成したため、絶縁膜による応力を低減して、基板（ウ
エハ）の反り量を低減でき、製造工程を安定して精度良
く行うことが可能となり、信頼性の向上した半導体装置
が得られる。

【００４３】またこの発明によると、素子形成部で絶縁
膜を加工する際、スクライブライン部における絶縁膜を
除去し、その後金属配線膜の成膜および加工を、素子形
成部とスクライブライン部とで同時に行って、上記半導
体装置を製造するため、製造が容易となり、上述した効
果が容易で確実に実現できる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による半導体装置の
構造を示す断面図である。

【図２】 この発明の実施の形態１による半導体装置の
製造方法の一工程を示す断面図である。

【図３】 この発明の実施の形態１による半導体装置の
製造方法の一工程を示す断面図である。

【図４】 この発明の実施の形態１による半導体装置の
製造方法の一工程を示す断面図である。

【図５】 この発明の実施の形態１による半導体装置の
製造方法の一工程を示す断面図である。

【図６】 この発明の実施の形態１による半導体装置の
製造方法の一工程を示す断面図である。

【図７】 この発明の実施の形態３による半導体装置の
構造を示す断面図である。

【図８】 この発明の実施の形態３による半導体装置の
製造方法の一工程を示す断面図である。

【図９】 この発明の実施の形態３による半導体装置の
製造方法の一工程を示す断面図である。

【図１０】 この発明の実施の形態３による半導体装置
の製造方法の一工程を示す断面図である。

【図１１】 この発明の実施の形態３による半導体装置
の製造方法の一工程を示す断面図である。

【図１２】 従来の半導体装置の構造を示す平面図であ
る。

【図１３】 従来の半導体装置の構造を示す断面図であ
る。

【図１４】 従来の別例による半導体装置の構造を示す
断面図である。

【符号の説明】

１７ 半導体基板、１８ 素子形成部、１９ スクライ
ブライン部、２４ 第１の絶縁膜、２５ａ 接続孔とし
てのコンタクトホール、２５ｂ 第１の溝、２６，２６
ａ，２６ｂ，２６ｃ，２６ｄ 第１の金属配線膜、２７
第２の絶縁膜、２８ａ 接続孔としてのビアホール、
２８ｂ 第２の溝、２９，２９ａ，２９ｂ，２９ｃ，２
９ｄ 第２の金属配線膜。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に素子形成部とこの素子形
   成部を取り囲むスクライブライン部とを有し、このスク
   ライブライン部における上記半導体基板上に絶縁膜とそ
   の上に金属配線膜とを形成した半導体装置において、上
   記金属配線膜を上記絶縁膜上に、形成面積を調整して所
   定の広さに形成して、膜による応力を調整したことを特
   徴とする半導体装置。
2. 【請求項２】 スクライブライン部における金属配線膜
   を、矩形または他の多角形に分割、あるいは線状パター
   ンに分割して配設することにより形成面積を調整したこ
   とを特徴とする請求項１記載の半導体装置。
3. 【請求項３】 半導体基板上の素子形成部に素子形成を
   行った後、全面に絶縁膜を形成し、この絶縁膜を選択的
   に除去して上記素子形成部に接続孔を開口するととも
   に、上記素子形成部を取り囲むスクライブライン部に上
   記絶縁膜を残存させる工程と、次いで全面に金属膜を形
   成し、この金属膜を選択的に除去して、上記素子形成部
   に上記接続孔を埋め込む金属配線膜を形成するととも
   に、上記スクライブライン部に、膜の応力を調整するた
   め形成面積を調整して所定の広さに金属配線膜を形成す
   る工程とを有することを特徴とする請求項１または２記
   載の半導体装置の製造方法。
4. 【請求項４】 半導体基板上に素子形成部とこの素子形
   成部を取り囲むスクライブライン部とを有し、このスク
   ライブライン部における上記半導体基板上に絶縁膜とそ
   の上に金属配線膜とを形成した半導体装置において、上
   記絶縁膜を、形成面積を調整して所定の広さに形成し
   て、膜による応力を調整したことを特徴とする半導体装
   置。
5. 【請求項５】 スクライブライン部における絶縁膜に、
   溝またはホールを設けて形成面積を調整し、金属配線膜
   を上記溝またはホールを埋め込んで上記絶縁膜上に形成
   したことを特徴とする請求項４記載の半導体装置。
6. 【請求項６】 スクライブライン部における絶縁膜を、
   矩形または他の多角形に分割、あるいは線状パターンに
   分割して配設することにより形成面積を調整し、金属配
   線膜を上記絶縁膜の抜きパターンを埋め込んで上記絶縁
   膜上に形成したことを特徴とする請求項４記載の半導体
   装置。
7. 【請求項７】 半導体基板上の素子形成部に素子形成を
   行った後、全面に絶縁膜を形成し、この絶縁膜を選択的
   に除去して、上記素子形成部に接続孔を開口するととも
   に、上記素子形成部を取り囲むスクライブライン部に、
   膜の応力を調整するため形成面積を調整して所定の広さ
   に上記絶縁膜を残存させる工程と、次いで全面に金属膜
   を形成し、この金属膜を選択的に除去して、上記素子形
   成部に上記接続孔を埋め込む金属配線膜を形成するとと
   もに、上記スクライブライン部に上記絶縁膜の開口部分
   を埋め込む金属配線膜を形成する工程とを有することを
   特徴とする請求項４〜６のいずれかに記載の半導体装置
   の製造方法。
8. 【請求項８】 スクライブライン部における絶縁膜の素
   子形成部との境界部近傍に、上記素子形成部を囲むよう
   に溝を形成し、上記絶縁膜上の金属配線膜の一部を、上
   記溝を埋め込んで形成したことを特徴とする請求項１、
   ２、４〜６のいずれかに記載の半導体装置。
9. 【請求項９】 半導体基板上に素子形成部とこの素子形
   成部を取り囲むスクライブライン部とを有し、このスク
   ライブライン部における上記半導体基板上のほぼ全面
   に、金属配線膜を絶縁膜を介することなく形成したこと
   を特徴とする半導体装置。
10. 【請求項１０】 半導体基板上の素子形成部に素子形成
    を行った後、全面に絶縁膜を形成し、この絶縁膜を選択
    的に除去して上記素子形成部に接続孔を開口するととも
    に、上記素子形成部を取り囲むスクライブライン部にお
    ける上記絶縁膜を除去する工程と、次いで全面に金属膜
    を形成し、この金属膜を選択的に除去して、上記素子形
    成部に上記接続孔を埋め込む金属配線膜を形成するとと
    もに、上記スクライブライン部のほぼ全面に金属配線膜
    を形成する工程とを有することを特徴とする請求項９記
    載の半導体装置の製造方法。