KR100356791B1 - 반도체 소자의 퓨즈 형성 방법 - Google Patents

반도체 소자의 퓨즈 형성 방법 Download PDF

Info

Publication number
KR100356791B1
KR100356791B1 KR1019990048657A KR19990048657A KR100356791B1 KR 100356791 B1 KR100356791 B1 KR 100356791B1 KR 1019990048657 A KR1019990048657 A KR 1019990048657A KR 19990048657 A KR19990048657 A KR 19990048657A KR 100356791 B1 KR100356791 B1 KR 100356791B1
Authority
KR
South Korea
Prior art keywords
fuse
forming
thickness
protective film
deposited
Prior art date
Application number
KR1019990048657A
Other languages
English (en)
Other versions
KR20010045387A (ko
Inventor
홍윤석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990048657A priority Critical patent/KR100356791B1/ko
Publication of KR20010045387A publication Critical patent/KR20010045387A/ko
Application granted granted Critical
Publication of KR100356791B1 publication Critical patent/KR100356791B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 퓨즈 형성 방법에 있어서, 금속 배선 공정에서 사용되는 금속으로 퓨즈를 형성하고, 상기 퓨즈의 상부에 증착되는 보호막의 두께를 일정하게 형성함으로써 레이저 절단에 의한 리페어 기능을 향상시키는 방법에 관한 것이다.
본 발명은 반도체 기판 상에 구비된 패드 부분에 금속 배선 공정에서 사용되는 금속을 이용하여 퓨즈를 형성하는 단계와, 상기 퓨즈 상에 일정 두께의 보호막을 형성하는 단계를 포함한다.

Description

반도체 소자의 퓨즈 형성 방법{METHOD FOR FORMING FUSE OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 퓨즈(Fuse) 형성 방법에 관한 것으로서, 보다 구체적으로는 금속(Metal) 배선 공정에서 사용되는 금속으로 퓨즈를 형성하고, 상기 퓨즈 상에 증착되는 보호막(Passivation)의 두께를 일정하게 유지함으로써, 레이저 리페어(Laser Repair)에 의한 퓨즈 절단을 용이하게 하는 방법에 관한 것이다.
반도체 메모리 소자에 있어서 결함(Fail)이 발생한 경우에 결함이 발생한 부분을 리페어하기 위하여 퓨즈를 사용하고 있는데, 상기 퓨즈는 비트 라인(Bit Line)을 형성하는 공정에서 비트 라인을 형성하기 위한 폴리 실리콘(Ploy Silicon)을 사용하여 형성하게 된다.
반도체 소자에서 결함이 발생한 경우에 레이저를 이용하여 상기 퓨즈를 절단하게 되는데, 레이저에 의한 퓨즈의 절단이 용이하게 이루어지기 위해서는 퓨즈의 상부에 증착되는 산화막이 일정 두께를 유지하여야 한다.
도 1은 폴리 실리콘을 사용하여 형성된 종래의 퓨즈를 도시한 평면도이다. 도 1을 참조하면, 종래의 퓨즈 형성 방법은 반도체 기판 상에 구비된 패드(Pad) 영역(10)에 비트 라인(Bit Line) 공정에서 사용되는 폴리 실리콘을 이용하여 퓨즈(1)를 형성하고, 상기 결과물 상부에 산화막을 증착하고, 상기 퓨즈(1)가 노출되도록 마스크(Mask)를 사용하여 상기 산화막을 선택적으로 식각함으로써, 상기 퓨즈가 노출된 부분(2)과 퓨즈가 노출되지 않는 부분(3)으로 이루어진 일정두께를 유지하는 산화막을 형성한다.
일반적으로 레이저에 의한 퓨즈(1)의 절단이 쉽게 이루어지기 위해서는 퓨즈(1) 상부의 산화막의 두께가 5,000 Å정도로 유지되어야 한다.
그러나, 폴리 실리콘으로 형성된 퓨즈 상부의 산화막을 식각하는 과정에 있어서, 반도체 기판의 웨이퍼(Wafer) 자체의 영역별로 산화막의 두께가 서로 다르게 증착되고, 식각 공정 후 남게되는 산화막의 두께가 모니터링 박스(Monitoring Box)와 실제 퓨즈 상의 경우에 서로 다르게 됨으로써 퓨즈 상부에 형성하려고 하는 산화막의 두께를 조절하는 것이 매우 어렵다.
예를 들어, 퓨즈 상부의 산화막에 대한 식각이 과도하게 진행되면 퓨즈가 드러나는 경우가 발생하고, 반대로 산화막이 과소 식각되는 경우에는 레이저에 의한 리페어 공정에서 퓨즈 절단이 제대로 이루어지지 않는 경우가 발생하게 된다.
도 2에는 퓨즈(4)가 노출된 부분(2)의 산화막에 대한 식각 공정이 제대로 이루어지지 않아서 레이저 절단 후에도 퓨즈가 절단되지 않고 남게 된 경우의 단면도를 도시한 것이다. 상기 도 2에서는 레이저 절단 후에도 퓨즈(4)가 2,000 Å정도가 남아있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 금속 배선 공정에서 사용되는 금속을 이용하여 퓨즈를 형성하고, 상기 퓨즈 상부에 증착되는 보호막의 두께를 일정하게 유지함으로써 레이저를 이용한 리페어 작업에 의해 상기 퓨즈가 용이하게 절단되도록 하는데 그 목적이 있다.
도 1은 종래의 폴리 실리콘을 이용한 퓨즈의 평면 구조도,
도 2는 폴리 실리콘으로 형성된 종래의 퓨즈에 있어서 레이저 절단이 제대로 수행되지 않은 경우를 나타내는 단면도,
도 3은 본 발명의 실시예에 따른 금속을 이용한 퓨즈 평면 구조도,
도 4a는 본 발명의 실시예에 따른 제 1 보호막으로서의 USG를 1,000 Å의 두께로 증착한 경우에 패턴이 밀한 지역의 금속 단면도,
도 4b는 본 발명의 실시예에 따른 제 1 보호막으로서의 USG를 3,000 Å의 두께로 증착한 경우에 패턴이 밀한 지역의 금속 단면도.
(도면의 주요 부분에 대한 부호의 명칭)
10: 패드 1: 퓨즈
2: 광원에 노출된 퓨즈 부분 3,5: 광원에 노출되지 않은 퓨즈 부분
4: 절단이 제대로 되지 않은 퓨즈
상기한 목적을 달성하기 위하여, 본 발명은 금속배선 공정에 사용하는 금속을 이용하여 패드영역에 퓨즈를 형성하는 단계와, 상기 결과물 상부에 제 1 보호막으로서 USG를 형성하는 단계와, 상기 제 1 보호막상에 제 2 보호막으로 플라즈마 공정을 통한 질화막을 형성하는 단계와, 상기 퓨즈 상부에 증착된 제 1, 제 2 보호막을 일정하게 유지하기 위해 상기 퓨즈부분의 제 1, 제 2 보호막은 노출시키지 않고, 퓨즈가 없는 부분의 제 1, 제 2 보호막은 노출시키는 마스크를 이용하여 상기 제 1, 제 2 보호막을 선택적으로 식각하는 단계를 포함하는 것을 특징으로 한다.또한, 상기 제 1 보호막은 USG를 1,000 Å 내지 2,500Å의 두께로 증착하는 것이 바람직하다.또한, 상기 제 2 보호막은 플라즈마 공정을 이용한 질화막을 3,000 Å 내지 5,000 Å의 두께로 증착하는 것이 바람직하다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 3은 본 발명의 실시예에 따른 금속 배선 공정의 금속을 이용한 퓨즈의 평면 구조도를 나타낸 것이다. 도 3을 참조하면, 본 발명은 금속 배선 공정에 사용되는 금속을 이용하여 반도체 기판 상의 패드 영역(10)에 퓨즈(1)를 형성하는 단계와, 상기 퓨즈(1) 상부에 일정 두께의 보호막을 형성하는 단계를 포함한다.
금속 배선 공정에서는 일반적으로 알루미늄을 사용하는데, 이러한 알루미늄을 이용하여 퓨즈(1)를 형성할 수도 있고, 알루미늄 이외의 다른 금속을 사용하여 퓨즈(1)를 형성할 수도 있다.
퓨즈(1)를 형성한 후에 보호막을 증착하게 되는데, 레이저 절단 작업을 용이하게 하기 위해서 보호막의 두께는 5,000 Å 정도가 적당하다.
상기 도 3에서는 5,000 Å의 일정한 두께를 갖는 보호막을 형성하기 위하여, 보호막을 5,000 Å으로 미리 증착한 후에 퓨즈가 노출되지 않는 부분(3)과 퓨즈가 없는 부분만 노출시키는 마스크를 제작하여 상기 보호막을 선택적으로 식각하여 상기 보호막의 두께를 일정하게 제어한다. 즉, 상기 퓨즈(1) 부분의 보호막은 노출시키지 않고, 상기 퓨즈(1)가 없는 부분만 보호막을 노출시켜 식각함으로써 상기 보호막의 두께를 일정하게 제어할 수 있다.
여기서, 상기 5,000 Å의 두께를 갖는 보호막은 2층 구조로 형성한다. 먼저, 제 1 보호막으로 USG를 증착하고, 제 2 보호막으로 플라즈마 공정에 의한 질화막을 증착한다. 이때, 제 1 보호막으로 사용되는 USG는 2,000 Å 정도의 두께가 되도록 하고, 제 2 보호막으로 사용되는 질화막은 3,000 Å 정도의 두께가 되도록 하는 것이 바람직하다.
상기와 같이 제 1 보호막과 제 2 보호막을 증착하는 경우에 제 1 보호막으로서의 USG를 3,000 Å 이상의 두께로 증착하는 경우에는 경계면 사이의 접촉이 치밀하지 못하게 되고 그에 따라 열처리 공정에 의해 보이드(Void) 현상이 발생되기 때문에, 제 1 보호막으로서의 USG는 3,000 Å 이하의 두께로 증착하는 것이 바람직하다.
도 4a와 도 4b에는 제 1 보호막으로 USG의 두께를 각각 1,000 Å과 3,000Å으로 증착하고, 제 2 보호막으로서의 질화막은 두 경우에 동일하게 5,000 Å의 두께로 증착한 경우에 패턴이 조밀한 지역의 금속 단면도를 도시한 것이다. 도 4a 및 도 4b를 참조하면, 제 1 보호막으로서의 USG를 3,000 Å의 두께로 증착한 경우에는 경계면에 보이드 현상이 발생되고, USG를 1,000 Å의 두께로 증착된 경우에는 보이드 현상이 발생하지 않은 것을 볼 수 있다.
퓨즈 부분에 5,000 Å의 두께로 증착된 보호막을 일정하게 유지하기 위하여,보호막을 식각하기 위한 패드 마스크는 퓨즈 부분의 보호막은 노출시키지 않고, 퓨즈가 없는 부분의 보호막만을 노출하도록 제작한 후에 식각 공정을 수행한다.
결국, 금속으로 형성된 퓨즈(1)와, 상기 퓨즈(1)가 형성된 부분에 증착된 보호막은 식각되지 않기 때문에 5,000 Å의 두께를 일정하게 유지하게 되고, 그에 따라 레이저에 의한 퓨즈 절단 작업이 정확하게 수행될 수 있다.
상기에서 기술된 방법과는 달리, 5,000 Å의 두께를 갖는 보호막을 형성하기 위하여, 5,000 Å 이상의 두께로 보호막을 증착한 후에 식각 과정을 거쳐서 원하는 두께로 보호막을 형성하는 것도 가능하다. 이 때에는, 퓨즈가 없는 부분의 보호막뿐만 아니라 퓨즈 상부의 보호막을 노출시키도록 마스크를 제작하고 식각 과정을 수행하여야 한다.
이상에서 자세히 설명된 바와 같이, 본 발명의 퓨즈 형성 방법에 따르면 금속 배선 공정에서 사용되는 금속을 이용하여 퓨즈를 형성하고, 상기 퓨즈 상에 증착되는 보호막을 일정한 두께로 형성함으로써, 패드 마스크에 의한 식각 작업을 용이하게 하고, 반도체 소자의 결함이 발생한 경우에 레이저 절단 작업에 의한 수율을 향상시킬 수 있다.
또한, 금속 퓨즈 상부에 보호막을 증착하는 경우에 제 1 산화막으로서 USG를 일정 두께로 유지함으로써 경계면에 보이드 현상이 발생하는 것을 방지함으로써 공정의 신뢰성을 확보할 수 있다.
이하, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (7)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 금속배선 공정에 사용하는 금속을 이용하여 패드영역에 퓨즈를 형성하는 단계와;
    상기 결과물 상부에 제 1 보호막으로서 USG를 형성하는 단계와;
    상기 제 1 보호막상에 제 2 보호막으로 플라즈마 공정을 통한 질화막을 형성하는 단계와;
    상기 퓨즈 상부에 증착된 제 1, 제 2 보호막을 일정하게 유지하기 위해 상기 퓨즈부분의 제 1, 제 2 보호막은 노출시키지 않고, 퓨즈가 없는 부분의 제 1, 제 2 보호막은 노출시키는 마스크를 이용하여 상기 제 1, 제 2 보호막을 선택적으로 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성방법.
  6. 제 5 항에 있어서, 상기 제 1 보호막은
    USG를 1,000 Å 내지 2,500Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
  7. 제 5 항에 있어서, 상기 제 2 보호막은
    플라즈마 공정을 이용한 질화막을 3,000 Å 내지 5,000 Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
KR1019990048657A 1999-11-04 1999-11-04 반도체 소자의 퓨즈 형성 방법 KR100356791B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990048657A KR100356791B1 (ko) 1999-11-04 1999-11-04 반도체 소자의 퓨즈 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990048657A KR100356791B1 (ko) 1999-11-04 1999-11-04 반도체 소자의 퓨즈 형성 방법

Publications (2)

Publication Number Publication Date
KR20010045387A KR20010045387A (ko) 2001-06-05
KR100356791B1 true KR100356791B1 (ko) 2002-10-19

Family

ID=19618564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990048657A KR100356791B1 (ko) 1999-11-04 1999-11-04 반도체 소자의 퓨즈 형성 방법

Country Status (1)

Country Link
KR (1) KR100356791B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100876843B1 (ko) 2006-07-24 2008-12-31 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20190092725A (ko) 2018-01-31 2019-08-08 주식회사 라투인 매칭서비스 기반의 디지털 매뉴얼 제공 및 운영 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187647A (ja) * 1997-09-04 1999-03-30 Hitachi Ltd 半導体集積回路装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187647A (ja) * 1997-09-04 1999-03-30 Hitachi Ltd 半導体集積回路装置およびその製造方法

Also Published As

Publication number Publication date
KR20010045387A (ko) 2001-06-05

Similar Documents

Publication Publication Date Title
US4536949A (en) Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse
US6562674B1 (en) Semiconductor integrated circuit device and method of producing the same
US6168977B1 (en) Method of manufacturing a semiconductor device having conductive patterns
KR100695872B1 (ko) 반도체 장치의 퓨즈 및 그 형성 방법
US20030062592A1 (en) Fuse element, semiconductor device and method for manufacturing the same
KR100356791B1 (ko) 반도체 소자의 퓨즈 형성 방법
JP2993339B2 (ja) 半導体装置の製造方法
JPH1022236A (ja) 半導体装置およびその製造方法
JPH0352254A (ja) Mos型半導体装置およびその製造方法
JPH1131748A (ja) 半導体装置およびその製造方法
JPH09260601A (ja) 半導体集積回路装置
JPH09199588A (ja) 半導体装置の製造方法
JP2830636B2 (ja) 半導体装置の製造方法
KR0151025B1 (ko) 반도체장치의 리던던시 퓨즈 형성방법
KR100505567B1 (ko) 반도체장치의리던던시셀과그제조방법
KR19980048793A (ko) 반도체 소자의 미동작 셀 퓨즈 절단방법
KR100702314B1 (ko) 퓨즈박스의 제조 방법
JP2005101287A (ja) 半導体装置の製造方法及び半導体装置
KR20010056779A (ko) 금속을 이용한 반도체 소자의 퓨즈 형성 방법
KR100349365B1 (ko) 반도체 소자의 금속배선 형성방법
KR20000019250A (ko) 반도체 장치의 퓨즈 형성방법
JPH02237137A (ja) 半導体装置の製造方法
JPH04253336A (ja) 半導体装置の製造方法
KR19980020622A (ko) 반도체 메모리장치 및 그 제조방법
KR20010097504A (ko) 반도체 장치의 퓨즈 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee