JP2830636B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2830636B2 JP2830636B2 JP21579592A JP21579592A JP2830636B2 JP 2830636 B2 JP2830636 B2 JP 2830636B2 JP 21579592 A JP21579592 A JP 21579592A JP 21579592 A JP21579592 A JP 21579592A JP 2830636 B2 JP2830636 B2 JP 2830636B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- wiring
- photoresist
- semiconductor device
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
レーザ光により溶断するヒューズを有する半導体装置の
製造方法に関する。
レーザ光により溶断するヒューズを有する半導体装置の
製造方法に関する。
【０００２】
【従来の技術】半導体装置におけるメモリ部分は、同一
の回路を複数有し、かつ素子密度も非常に高く、他の回
路部分に比較して良品が得にくい。このため、従来から
冗長回路を予め配置した状態で半導体装置を製造し、そ
の後の電気的試験においてメモリ部分の状況を判断して
不良部分を切り離し、その代わりに冗長回路を接続する
ことにより、電気的に良品として使用するようにした構
成がとられている。この不良部分と冗長回路の切り離
し，接続を行うためにヒューズが用いられており、ヒュ
ーズをレーザ光により溶断することで回路の切断を行っ
ている。このレーザ光によるヒューズの溶断に際して
は、配線の熱伝導が高過ぎて非常に高エネルギのレーザ
光が必要となるため、ヒューズは配線層下にポリシリコ
ンを用いて形成し、レーザ光によりヒューズを溶断させ
ている。
の回路を複数有し、かつ素子密度も非常に高く、他の回
路部分に比較して良品が得にくい。このため、従来から
冗長回路を予め配置した状態で半導体装置を製造し、そ
の後の電気的試験においてメモリ部分の状況を判断して
不良部分を切り離し、その代わりに冗長回路を接続する
ことにより、電気的に良品として使用するようにした構
成がとられている。この不良部分と冗長回路の切り離
し，接続を行うためにヒューズが用いられており、ヒュ
ーズをレーザ光により溶断することで回路の切断を行っ
ている。このレーザ光によるヒューズの溶断に際して
は、配線の熱伝導が高過ぎて非常に高エネルギのレーザ
光が必要となるため、ヒューズは配線層下にポリシリコ
ンを用いて形成し、レーザ光によりヒューズを溶断させ
ている。
【０００３】
【発明が解決しようとする課題】このような従来のヒュ
ーズでは、ヒューズ上に被着膜が多くなると、レーザ光
がヒューズに到達されるまでに減衰されてしまうため、
ヒューズの形成後にヒューズ上の被着部を選択的に除去
するエッチングが行われている。しかしながら、近年の
半導体装置では、配線層の数が増加する傾向にあり、配
線層間の絶縁膜の数も増大し、厚さも増加している。更
に、配線の段差を低減させるために有機系の塗布材料が
多用され、製造途中でヒューズ上の絶縁膜をエッチング
除去しておいても、その後に有機材料を塗布したときに
有機材料がその凹みに溜り、結果的には表面が平坦とな
り、絶縁膜の膜厚を薄くすることができないという問題
がある。
ーズでは、ヒューズ上に被着膜が多くなると、レーザ光
がヒューズに到達されるまでに減衰されてしまうため、
ヒューズの形成後にヒューズ上の被着部を選択的に除去
するエッチングが行われている。しかしながら、近年の
半導体装置では、配線層の数が増加する傾向にあり、配
線層間の絶縁膜の数も増大し、厚さも増加している。更
に、配線の段差を低減させるために有機系の塗布材料が
多用され、製造途中でヒューズ上の絶縁膜をエッチング
除去しておいても、その後に有機材料を塗布したときに
有機材料がその凹みに溜り、結果的には表面が平坦とな
り、絶縁膜の膜厚を薄くすることができないという問題
がある。
【０００４】この対策として、全絶縁膜を成長させた後
にヒューズ上のエッチングを行うことが考えられるが、
エッチングにより形成される凹みは深くなるため、その
後の取扱いによって汚れ等が溜り易く、信頼性が悪くな
るという問題がある。また、ヒューズ上の絶縁膜をエッ
チングしてしまうことから、ヒューズ上には配線を配置
することができず、半導体装置の高集積化が難しくなる
という問題がある。本発明の目的は、低エネルギのレー
ザ光でのヒューズ溶断を可能とし、かつヒューズと配線
とを積層可能にして高集積化を可能にした半導体装置の
製造方法を提供することにある。
にヒューズ上のエッチングを行うことが考えられるが、
エッチングにより形成される凹みは深くなるため、その
後の取扱いによって汚れ等が溜り易く、信頼性が悪くな
るという問題がある。また、ヒューズ上の絶縁膜をエッ
チングしてしまうことから、ヒューズ上には配線を配置
することができず、半導体装置の高集積化が難しくなる
という問題がある。本発明の目的は、低エネルギのレー
ザ光でのヒューズ溶断を可能とし、かつヒューズと配線
とを積層可能にして高集積化を可能にした半導体装置の
製造方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、下地絶縁膜上
に薄い金属層を形成する工程と、配線及びヒューズを形
成する領域以外をフォトレジストで覆う工程と、前記フ
ォトレジストをマスクにして前記金属層をエッチングす
る工程と、前記フォトレジストを除去した後、ヒューズ
を形成する領域を別のフォトレジストで覆う工程と、前
記別のフォトレジストをマスクとして前記金属層を成長
核としてめっきにより配線を形成する工程とを含むこと
を特徴とする。
に薄い金属層を形成する工程と、配線及びヒューズを形
成する領域以外をフォトレジストで覆う工程と、前記フ
ォトレジストをマスクにして前記金属層をエッチングす
る工程と、前記フォトレジストを除去した後、ヒューズ
を形成する領域を別のフォトレジストで覆う工程と、前
記別のフォトレジストをマスクとして前記金属層を成長
核としてめっきにより配線を形成する工程とを含むこと
を特徴とする。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１実施例を示しており、同図
（ａ）は平面レイアウト図、（ｂ）はそのＡ−Ａ線断面
図である。下地絶縁膜６上にチタンタングステン３が形
成され、この上にスパッタ法により形成されたスパッタ
金４が形成されている。更に、この上に電解めっき或い
は無電解めっきで形成された配線１が形成されている。
そして、この配線１は一部箇所で切断され、この切断部
は前記チタンタングステン３とスパッタ金４のみで構成
され、これでヒューズ２を形成している。そして、この
ヒューズ２及び配線１上にパッシベーション膜として窒
化膜５が被着されている。
る。図１は本発明の第１実施例を示しており、同図
（ａ）は平面レイアウト図、（ｂ）はそのＡ−Ａ線断面
図である。下地絶縁膜６上にチタンタングステン３が形
成され、この上にスパッタ法により形成されたスパッタ
金４が形成されている。更に、この上に電解めっき或い
は無電解めっきで形成された配線１が形成されている。
そして、この配線１は一部箇所で切断され、この切断部
は前記チタンタングステン３とスパッタ金４のみで構成
され、これでヒューズ２を形成している。そして、この
ヒューズ２及び配線１上にパッシベーション膜として窒
化膜５が被着されている。
【０００７】この製造方法を図２を用いて説明する。先
ず、図２（ａ）のように、下地絶縁膜６上にチタンタン
グステン３を1000Åスパッタし、めっきの成長核となる
金４を 500Åスパッタする。その後、図２（ｂ）のよう
に、フォトレジスト７により配線部とヒューズ部を覆う
ようにパターニングし、前記金４とチタンタングステン
３をエッチングする。次いで、前記フォトレジスト７を
除去し、新たにヒューズ部のみを覆うように別のフォト
レジストをパターニングし、しかる上でこの別のフォト
レジストをマスクにして前記金４の表面上に電解めっき
又は無電解めっきを 1.2μｍの厚さでめっきし、配線１
を形成する。その後、前記別のフォトレジストを除去
し、その上にパッシベーション膜として窒化膜５を１μ
ｍ形成する。
ず、図２（ａ）のように、下地絶縁膜６上にチタンタン
グステン３を1000Åスパッタし、めっきの成長核となる
金４を 500Åスパッタする。その後、図２（ｂ）のよう
に、フォトレジスト７により配線部とヒューズ部を覆う
ようにパターニングし、前記金４とチタンタングステン
３をエッチングする。次いで、前記フォトレジスト７を
除去し、新たにヒューズ部のみを覆うように別のフォト
レジストをパターニングし、しかる上でこの別のフォト
レジストをマスクにして前記金４の表面上に電解めっき
又は無電解めっきを 1.2μｍの厚さでめっきし、配線１
を形成する。その後、前記別のフォトレジストを除去
し、その上にパッシベーション膜として窒化膜５を１μ
ｍ形成する。
【０００８】この構成によれば、チタンタングステン３
とスパッタ金４とからなる非常に薄い金属パターンでヒ
ューズ２を構成することができ、このように形成された
ヒューズは通常の配線より熱伝導が低く、従来と同じエ
ネルギのレーザ光で溶断することができるため、冗長回
路用のヒューズとして充分利用することができる。
とスパッタ金４とからなる非常に薄い金属パターンでヒ
ューズ２を構成することができ、このように形成された
ヒューズは通常の配線より熱伝導が低く、従来と同じエ
ネルギのレーザ光で溶断することができるため、冗長回
路用のヒューズとして充分利用することができる。
【０００９】図３は本発明の第２実施例の断面図であ
る。ここではヒューズ部のスパッタ金を無くしている。
この構成は、例えば図２（ｂ）の工程後の配線の形成後
にフォトレジスト７を除去し、露呈されたスパッタ金４
をエッチングして除去すればよい。このようにすると、
第１実施例よりも更にヒューズ部の金属厚さが薄くで
き、熱伝導を更に低くすることができる。
る。ここではヒューズ部のスパッタ金を無くしている。
この構成は、例えば図２（ｂ）の工程後の配線の形成後
にフォトレジスト７を除去し、露呈されたスパッタ金４
をエッチングして除去すればよい。このようにすると、
第１実施例よりも更にヒューズ部の金属厚さが薄くで
き、熱伝導を更に低くすることができる。
【００１０】また、図２に示した製造方法において、例
えば先に配線１を形成してからヒューズ部のみにフォト
レジストをパターニングして金４及びチタンタングステ
ン３をエッチング除去する方法としたときには、形成さ
れた配線１によって生じる 1.2μｍの配線段差に対し、
跨がるようにフォトレジストをパターニングしなければ
ならず、パターニング精度を上げ難いが、前記した図２
の製造方法では平坦な表面にフォトレジストをパターニ
ングすればよいため、フォトレジストのパターニング精
度が向上する。
えば先に配線１を形成してからヒューズ部のみにフォト
レジストをパターニングして金４及びチタンタングステ
ン３をエッチング除去する方法としたときには、形成さ
れた配線１によって生じる 1.2μｍの配線段差に対し、
跨がるようにフォトレジストをパターニングしなければ
ならず、パターニング精度を上げ難いが、前記した図２
の製造方法では平坦な表面にフォトレジストをパターニ
ングすればよいため、フォトレジストのパターニング精
度が向上する。
【００１１】
【発明の効果】以上説明したように本発明は、最初のフ
ォトレジストを用いたエッチング工程において金属層に
よるヒューズと配線のパターンが形成され、その後はパ
ターン形成された金属層上にめっきにより配線が形成さ
れるため、後のフォトレジストのパターン精度が低い場
合でも、配線とヒューズとの相対位置ずれが生じること
はなく、高精度に寸法管理されたヒューズ及び配線を形
成することができる。これにより、溶断を低エネルギで
行うことが可能なヒューズを高精度、かつ微細パターン
に形成するとこが可能となり、半導体装置の高集積化を
可能とする。
ォトレジストを用いたエッチング工程において金属層に
よるヒューズと配線のパターンが形成され、その後はパ
ターン形成された金属層上にめっきにより配線が形成さ
れるため、後のフォトレジストのパターン精度が低い場
合でも、配線とヒューズとの相対位置ずれが生じること
はなく、高精度に寸法管理されたヒューズ及び配線を形
成することができる。これにより、溶断を低エネルギで
行うことが可能なヒューズを高精度、かつ微細パターン
に形成するとこが可能となり、半導体装置の高集積化を
可能とする。
【図１】本発明の第１実施例の平面図及びそのＡ−Ａ線
断面図である。
断面図である。
【図２】図１の製造方法を工程順に示す断面図である。
【図３】本発明の第２実施例の断面図である。
１ 配線 ２ ヒューズ ３ チタンタングステン ４ スパッタ金 ５ 窒化膜 ６ 下地絶縁膜
Claims (1)
- 【請求項１】 下地絶縁膜上に薄い金属層を形成する工
程と、配線及びヒューズを形成する領域以外をフォトレ
ジストで覆う工程と、前記フォトレジストをマスクにし
て前記金属層をエッチングする工程と、前記フォトレジ
ストを除去した後、ヒューズを形成する領域を別のフォ
トレジストで覆う工程と、前記別のフォトレジストをマ
スクとして前記金属層を成長核としてめっきにより配線
を形成する工程とを含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21579592A JP2830636B2 (ja) | 1992-07-22 | 1992-07-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21579592A JP2830636B2 (ja) | 1992-07-22 | 1992-07-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645448A JPH0645448A (ja) | 1994-02-18 |
| JP2830636B2 true JP2830636B2 (ja) | 1998-12-02 |
Family
ID=16678374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21579592A Expired - Fee Related JP2830636B2 (ja) | 1992-07-22 | 1992-07-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830636B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004039664A (ja) * | 2002-06-28 | 2004-02-05 | Toyota Industries Corp | 半導体集積回路 |
-
1992
- 1992-07-22 JP JP21579592A patent/JP2830636B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0645448A (ja) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0023294B1 (en) | Method for repairing integrated circuits | |
| US4536949A (en) | Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse | |
| EP0818816B1 (en) | Method of forming airbridged metallization for integrated circuit fabrication | |
| US6284575B1 (en) | Method of making a semiconductor device having fuses for repair | |
| JP2830636B2 (ja) | 半導体装置の製造方法 | |
| JPS5928990B2 (ja) | 半導体装置 | |
| CA1088382A (en) | Method of making a large scale integrated device having a planar surface | |
| JPH09199588A (ja) | 半導体装置の製造方法 | |
| KR100356791B1 (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| JPH0293081A (ja) | 多層膜のエッチング法 | |
| JPH0621240A (ja) | 半導体装置の配線接続構造及びその製造方法 | |
| KR0151025B1 (ko) | 반도체장치의 리던던시 퓨즈 형성방법 | |
| KR920002026B1 (ko) | 다층사진공정을 이용한 금속층 연결방법 | |
| KR0172553B1 (ko) | 반도체 소자 제조방법 | |
| KR100349365B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS6211783B2 (ja) | ||
| KR100505567B1 (ko) | 반도체장치의리던던시셀과그제조방법 | |
| KR100356474B1 (ko) | 반도체 소자의 중첩 버니어 형성 방법 | |
| JPH0587973B2 (ja) | ||
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPH0685068A (ja) | 半導体装置の製造方法 | |
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPH0567611A (ja) | 半導体装置及びその製造方法 | |
| JPS61133647A (ja) | 半導体装置の製造方法 | |
| JPH04307757A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |