JPH04307757A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04307757A JPH04307757A JP3071351A JP7135191A JPH04307757A JP H04307757 A JPH04307757 A JP H04307757A JP 3071351 A JP3071351 A JP 3071351A JP 7135191 A JP7135191 A JP 7135191A JP H04307757 A JPH04307757 A JP H04307757A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- semiconductor device
- wiring
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000010408 film Substances 0.000 claims abstract description 92
- 239000010409 thin film Substances 0.000 claims abstract description 43
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims 8
- 230000008018 melting Effects 0.000 claims 8
- 150000001875 compounds Chemical class 0.000 claims 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000007664 blowing Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に冗長ビットを有する半導体メモリ装置に用い
られるプログラム素子の溶断用ヒューズと製造方法に関
する。
関し、特に冗長ビットを有する半導体メモリ装置に用い
られるプログラム素子の溶断用ヒューズと製造方法に関
する。
【０００２】
【従来の技術】近年、半導体メモリ装置は急速に大容量
化が進展してきた。しかし、チップ当りの記憶容量が増
加するに伴ない、製造歩留りを実用水準以上に保つこと
が困難になり、冗長ビットを設けて歩留り向上を図る冗
長構成技術が採用されている。
化が進展してきた。しかし、チップ当りの記憶容量が増
加するに伴ない、製造歩留りを実用水準以上に保つこと
が困難になり、冗長ビットを設けて歩留り向上を図る冗
長構成技術が採用されている。
【０００３】従来の冗長構成技術に用いられるプログラ
ム素子の溶断用ヒューズの製造方法について、図４，図
５を用いて説明する。図４（ａ）〜（ｃ），および図５
は、従来の半導体装置の製造方法を説明するための工程
順の縦断面図，および平面図である。
ム素子の溶断用ヒューズの製造方法について、図４，図
５を用いて説明する。図４（ａ）〜（ｃ），および図５
は、従来の半導体装置の製造方法を説明するための工程
順の縦断面図，および平面図である。
【０００４】まず、ｐ型シリコン基板３０１を酸化する
ことにより、２酸化シリコン膜３０２を厚さ約５００ｎ
ｍ形成する。次に、多結晶シリコン膜３０４をＣＶＤ法
により堆積し、パターニングを行なって溶断用配線層を
形成する。その後、ＣＶＤ法により、層間絶縁膜として
膜厚１μｍ程度の２酸化シリコン膜３０３を堆積する〔
図４（ａ）〕。続いて、コンタクトホール３１０を形成
し、膜厚１μｍ程度のアルミニウム膜を被着し、これを
パターニングしてアルミニウム配線３０５を形成し、他
の素子と接続する。その後、ＣＶＤ法により膜厚１μｍ
程度の表面保護用の窒化シリコン膜３０６を堆積する〔
図４（ｂ）〕。引き続いて、多結晶シリコン膜３０４か
らなる溶断用配線層上の窒化シリコン膜３０６を除去し
て開口部３０７を形成し、溶断用ヒューズを形成する〔
図４（ｃ），図５〕。
ことにより、２酸化シリコン膜３０２を厚さ約５００ｎ
ｍ形成する。次に、多結晶シリコン膜３０４をＣＶＤ法
により堆積し、パターニングを行なって溶断用配線層を
形成する。その後、ＣＶＤ法により、層間絶縁膜として
膜厚１μｍ程度の２酸化シリコン膜３０３を堆積する〔
図４（ａ）〕。続いて、コンタクトホール３１０を形成
し、膜厚１μｍ程度のアルミニウム膜を被着し、これを
パターニングしてアルミニウム配線３０５を形成し、他
の素子と接続する。その後、ＣＶＤ法により膜厚１μｍ
程度の表面保護用の窒化シリコン膜３０６を堆積する〔
図４（ｂ）〕。引き続いて、多結晶シリコン膜３０４か
らなる溶断用配線層上の窒化シリコン膜３０６を除去し
て開口部３０７を形成し、溶断用ヒューズを形成する〔
図４（ｃ），図５〕。
【０００５】多結晶シリコン膜３０４からなる溶断用配
線層の溶断は、通常レーザー光の照射，あるいは大電流
を流して加熱することにより行なわれている。溶断用配
線層上の絶縁膜を薄くしておくと、溶断にレーザー光を
用いる場合にはレーザー光の照射量を少くでき，大電流
を用いる場合には電流を小さくできるので、表面保護膜
としての窒化シリコン膜３０６は除去しておく。
線層の溶断は、通常レーザー光の照射，あるいは大電流
を流して加熱することにより行なわれている。溶断用配
線層上の絶縁膜を薄くしておくと、溶断にレーザー光を
用いる場合にはレーザー光の照射量を少くでき，大電流
を用いる場合には電流を小さくできるので、表面保護膜
としての窒化シリコン膜３０６は除去しておく。
【０００６】
【発明が解決しようとする課題】従来の溶断用ヒューズ
は溶断用配線層が多結晶シリコン膜等で形成されている
ため、他の素子に接続する金属配線との間に接続用のコ
ンタクトホールが必要であり、そのための専用の面積が
必要なため面積が大きくなるという問題があり、半導体
装置を高集積化する妨げになるという欠点があった。
は溶断用配線層が多結晶シリコン膜等で形成されている
ため、他の素子に接続する金属配線との間に接続用のコ
ンタクトホールが必要であり、そのための専用の面積が
必要なため面積が大きくなるという問題があり、半導体
装置を高集積化する妨げになるという欠点があった。
【０００７】また、溶断用配線層上の絶縁膜は薄い方が
望ましいが、溶断用配線層上の絶縁膜は表面保護膜，層
間絶縁膜の２種類の絶縁膜が厚く存在し、確実に除去す
るためには専用の製造工程が必要となる。さらに、アル
ミニウム配線と溶断用配線層との接続のための製造工程
等が必要となるため、製造工程がより長く，複雑になる
という欠点があった。
望ましいが、溶断用配線層上の絶縁膜は表面保護膜，層
間絶縁膜の２種類の絶縁膜が厚く存在し、確実に除去す
るためには専用の製造工程が必要となる。さらに、アル
ミニウム配線と溶断用配線層との接続のための製造工程
等が必要となるため、製造工程がより長く，複雑になる
という欠点があった。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
導電体薄膜，およびアルミニウムを主成分とする前記導
電体薄膜より低抵抗な金属薄膜が積層されてなる金属配
線を有する半導体装置において、前記金属配線の所定部
分の前記金属薄膜が除去されて溶断用配線層を構成して
いる。
導電体薄膜，およびアルミニウムを主成分とする前記導
電体薄膜より低抵抗な金属薄膜が積層されてなる金属配
線を有する半導体装置において、前記金属配線の所定部
分の前記金属薄膜が除去されて溶断用配線層を構成して
いる。
【０００９】また、本発明の半導体装置の製造方法は、
半導体基板の一主表面に導電体薄膜，およびアルミニウ
ムを主成分とする前記導電体薄膜より低抵抗な金属薄膜
からなる２層膜を被着し、２層膜を所定の形状に加工し
て金属配線を形成する工程と、全面に絶縁膜を被着する
工程と、金属配線上の所定領域の絶縁膜を除去して開口
部を形成する工程と、開口部における金属薄膜を選択的
に除去する工程と、を有している。
半導体基板の一主表面に導電体薄膜，およびアルミニウ
ムを主成分とする前記導電体薄膜より低抵抗な金属薄膜
からなる２層膜を被着し、２層膜を所定の形状に加工し
て金属配線を形成する工程と、全面に絶縁膜を被着する
工程と、金属配線上の所定領域の絶縁膜を除去して開口
部を形成する工程と、開口部における金属薄膜を選択的
に除去する工程と、を有している。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。図１（ａ）〜（ｃ），図２は本発明の第１の実施例
を説明するための工程順の縦断面図，平面図である。
る。図１（ａ）〜（ｃ），図２は本発明の第１の実施例
を説明するための工程順の縦断面図，平面図である。
【００１１】まず、ｐ型シリコン基板１０１を酸化する
ことにより、膜厚約５００ｎｍの２酸化シリコン膜１０
２を形成する。次に、ＣＶＤ法により、膜厚１μｍ程度
の２酸化シリコン膜１０３を堆積する。その後、スパッ
タ法を用いて膜厚約１００ｎｍの窒化チタニウム膜１０
４，および膜厚約１μｍのアルミニウム膜１０５を順次
被着し、窒化チタニウム膜１０４，アルミニウム膜１０
５からなる２層膜をパターニングして金属配線を形成す
る〔図１（ａ）〕。なお、アルミニウム膜１０５の代り
にシリコン，銅等を含むアルミニウム膜を用いてもよい
。
ことにより、膜厚約５００ｎｍの２酸化シリコン膜１０
２を形成する。次に、ＣＶＤ法により、膜厚１μｍ程度
の２酸化シリコン膜１０３を堆積する。その後、スパッ
タ法を用いて膜厚約１００ｎｍの窒化チタニウム膜１０
４，および膜厚約１μｍのアルミニウム膜１０５を順次
被着し、窒化チタニウム膜１０４，アルミニウム膜１０
５からなる２層膜をパターニングして金属配線を形成す
る〔図１（ａ）〕。なお、アルミニウム膜１０５の代り
にシリコン，銅等を含むアルミニウム膜を用いてもよい
。
【００１２】続いて、ＣＶＤ法により、膜厚１μｍ程度
の表面保護膜としての窒化シリコン膜１０６を堆積する
。次に、溶断用配線層形成領域上の窒化シリコン膜１０
６をエッチング除去し、開口部１０７を形成する。 〔図１（ｂ），図２〕。なおこの後、開口部１０７に露
呈したアルミニウム膜１０５をマスクにして、窒化チタ
ニウム膜１０４をアンダーカットしてもよい。これによ
り、この部分での抵抗値はさらに高くなる。
の表面保護膜としての窒化シリコン膜１０６を堆積する
。次に、溶断用配線層形成領域上の窒化シリコン膜１０
６をエッチング除去し、開口部１０７を形成する。 〔図１（ｂ），図２〕。なおこの後、開口部１０７に露
呈したアルミニウム膜１０５をマスクにして、窒化チタ
ニウム膜１０４をアンダーカットしてもよい。これによ
り、この部分での抵抗値はさらに高くなる。
【００１３】引き続いて、開口部１０７に露呈したアル
ミニウム膜１０５を、例えば燐酸を主成分とする溶液で
、選択的にエッチング除去する。これにより、開口部１
０７には窒化チタニウム膜１０４により構成された溶断
用配線層１０８が形成される〔図１（ｃ），図２〕。
ミニウム膜１０５を、例えば燐酸を主成分とする溶液で
、選択的にエッチング除去する。これにより、開口部１
０７には窒化チタニウム膜１０４により構成された溶断
用配線層１０８が形成される〔図１（ｃ），図２〕。
【００１４】本実施例は、溶断用配線層１０８の部分を
窒化チタニウム膜１０４により構成することにより、膜
厚が薄く，かつ溶断用ヒューズとしての抵抗値のばらつ
きのすくない溶断用配線層が得られる。
窒化チタニウム膜１０４により構成することにより、膜
厚が薄く，かつ溶断用ヒューズとしての抵抗値のばらつ
きのすくない溶断用配線層が得られる。
【００１５】なお、本実施例において、金属配線がアル
ミニウム膜１０５の下に窒化チタニウム膜１０４等を敷
いて構成されているのは、窒化チタニウム膜１０４等が
下層配線とのバリアメタルとして機能するとともにスト
レスマイグレーション耐性を向上させるためである。こ
のような通常の金属配線の一部を加工することにより溶
断用配線として流用することが可能となる。この構造の
採用により、製造に際しては複雑な工程を設けること無
しに溶断用配線を得ることができる。また、本実施例に
よる溶断用配線は溶断用ヒューズとして用いる以外に、
抵抗配線として用いることもできる。
ミニウム膜１０５の下に窒化チタニウム膜１０４等を敷
いて構成されているのは、窒化チタニウム膜１０４等が
下層配線とのバリアメタルとして機能するとともにスト
レスマイグレーション耐性を向上させるためである。こ
のような通常の金属配線の一部を加工することにより溶
断用配線として流用することが可能となる。この構造の
採用により、製造に際しては複雑な工程を設けること無
しに溶断用配線を得ることができる。また、本実施例に
よる溶断用配線は溶断用ヒューズとして用いる以外に、
抵抗配線として用いることもできる。
【００１６】図３は本発明の第２の実施例を説明するた
めの縦断面図である。本実施例と第１の実施例との違い
は導電体膜の構成にあり、本実施例では窒化チタニウム
膜とチタニウム膜との積層膜から構成されている。
めの縦断面図である。本実施例と第１の実施例との違い
は導電体膜の構成にあり、本実施例では窒化チタニウム
膜とチタニウム膜との積層膜から構成されている。
【００１７】まず、第１の実施例と同様の製造方法によ
り、ｐ型シリコン基板２０１表面に熱酸化による２酸化
シリコン膜２０２，ＣＶＤ法による２酸化シリコン膜２
０３を形成する。次に、スパッタ法により、膜厚約５０
ｎｍのチタニウム膜２０９，膜厚約１００ｎｍの窒化チ
タニウム膜２０４，膜厚約１μｍのアルミニウム膜２０
５を順次被着し、チタニウム膜２０９並びに窒化チタニ
ウム膜２０４からなる積層導電体膜，およびこの積層導
電体膜並びにアルミニウム膜２０５からなる３層構造の
膜を形成する。その後、第１の実施例と同様に、ＣＶＤ
法により膜厚１μｍ程度の表面保護膜としての窒化シリ
コン膜２０６を堆積し、溶断用配線層形成領域上の窒化
シリコン膜２０６をエッチング除去して開口部２０７を
形成し、開口部２０７に露呈したアルミニウム膜２０５
を選択的にエッチング除去する。これにより、開口部２
０７には窒化チタニウム膜２０４，チタニウム膜２０９
により構成された溶断用配線層２０８が形成される。
り、ｐ型シリコン基板２０１表面に熱酸化による２酸化
シリコン膜２０２，ＣＶＤ法による２酸化シリコン膜２
０３を形成する。次に、スパッタ法により、膜厚約５０
ｎｍのチタニウム膜２０９，膜厚約１００ｎｍの窒化チ
タニウム膜２０４，膜厚約１μｍのアルミニウム膜２０
５を順次被着し、チタニウム膜２０９並びに窒化チタニ
ウム膜２０４からなる積層導電体膜，およびこの積層導
電体膜並びにアルミニウム膜２０５からなる３層構造の
膜を形成する。その後、第１の実施例と同様に、ＣＶＤ
法により膜厚１μｍ程度の表面保護膜としての窒化シリ
コン膜２０６を堆積し、溶断用配線層形成領域上の窒化
シリコン膜２０６をエッチング除去して開口部２０７を
形成し、開口部２０７に露呈したアルミニウム膜２０５
を選択的にエッチング除去する。これにより、開口部２
０７には窒化チタニウム膜２０４，チタニウム膜２０９
により構成された溶断用配線層２０８が形成される。
【００１８】本実施例では、下層配線，他の素子と金属
配線との間の接続において、第１の実施例よりコンタク
ト抵抗を低減することができる。
配線との間の接続において、第１の実施例よりコンタク
ト抵抗を低減することができる。
【００１９】なお、第１，および第２の実施例は窒化チ
タニウム膜，および窒化チタニウム膜並びにチタニウム
膜からなる積層膜を用いたが、本発明はこれらに限定さ
れるものではない。例えば、モリブデン膜，タングステ
ン膜，モリブデンシリサイド膜，タングステンシリサイ
ド膜，およびこれらの複合膜，およびこれらと多結晶シ
リコン膜との複合膜等においても、本発明を適用できる
ころは明かである。
タニウム膜，および窒化チタニウム膜並びにチタニウム
膜からなる積層膜を用いたが、本発明はこれらに限定さ
れるものではない。例えば、モリブデン膜，タングステ
ン膜，モリブデンシリサイド膜，タングステンシリサイ
ド膜，およびこれらの複合膜，およびこれらと多結晶シ
リコン膜との複合膜等においても、本発明を適用できる
ころは明かである。
【００２０】
【発明の効果】以上説明したように本発明は、導電体薄
膜，およびアルミニウムを主成分とする前記導電体薄膜
より低抵抗な金属薄膜が積層されてなる金属配線におい
て、一部領域の低抵抗金属薄膜を除去することにより金
属配線に接続された溶断用配線を形成しているため、金
属配線と溶断用配線との接続のための占有面積は不要と
なり、相対的に半導体装置の面積を縮小することになり
、半導体装置の高集積化に対しての妨げとはならない。
膜，およびアルミニウムを主成分とする前記導電体薄膜
より低抵抗な金属薄膜が積層されてなる金属配線におい
て、一部領域の低抵抗金属薄膜を除去することにより金
属配線に接続された溶断用配線を形成しているため、金
属配線と溶断用配線との接続のための占有面積は不要と
なり、相対的に半導体装置の面積を縮小することになり
、半導体装置の高集積化に対しての妨げとはならない。
【００２１】また、溶断用配線の製造に際しては複雑の
工程を必要としなくなり、低いパワーのレーザー光，少
ない電流値で溶断用配線での溶断が可能となる。
工程を必要としなくなり、低いパワーのレーザー光，少
ない電流値で溶断用配線での溶断が可能となる。
【図１】本発明の第１の実施例を説明するための工程順
の縦断面図である。
の縦断面図である。
【図２】本発明の第１の実施例を説明するための平面図
である。
である。
【図３】本発明の第２の実施例を説明するための縦断面
図である。
図である。
【図４】従来の半導体装置を説明するための工程順の縦
断面図である。
断面図である。
【図５】従来の半導体装置を説明するための平面図であ
る。
る。
１０１，２０１，３０１ ｐ型シリコン基板１０
２，１０３，２０２，２０３，３０２，３０３
２酸化シリコン膜 １０４，２０４ 窒化チタニウム膜１０５，２０
５，３０５ アルミニウム膜１０６，２０６，３
０６ 窒化シリコン膜１０７，２０７，３０７
開口部１０８，２０８ 溶断用配線層 ２０９ チタニウム膜 ３０４ 多結晶シリコン膜 ３１０ コンタクトホール
２，１０３，２０２，２０３，３０２，３０３
２酸化シリコン膜 １０４，２０４ 窒化チタニウム膜１０５，２０
５，３０５ アルミニウム膜１０６，２０６，３
０６ 窒化シリコン膜１０７，２０７，３０７
開口部１０８，２０８ 溶断用配線層 ２０９ チタニウム膜 ３０４ 多結晶シリコン膜 ３１０ コンタクトホール
Claims (10)
- 【請求項１】 導電体薄膜，およびアルミニウムを主
成分とする前記導電体薄膜より低抵抗な金属薄膜が積層
されてなる金属配線を有する半導体装置において、前記
金属配線の所定部分の前記金属薄膜が除去されて、溶断
用配線層が構成されることを特徴とする半導体装置。 - 【請求項２】 前記溶断用配線層における前記導電体
薄膜の幅が、前記積層された前記金属配線における前記
導電体薄膜の幅より狭いことを特徴とする請求項１記載
の半導体装置。 - 【請求項３】 前記導電体薄膜が高融点金属薄膜であ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記導電体薄膜が高融点金属の化合物
からなる薄膜であることを特徴とする請求項１記載の半
導体装置。 - 【請求項５】 前記導電体薄膜が、多結晶半導体薄膜
，高融点金属薄膜，および高融点金属の化合物からなる
薄膜の少なくとも２層からなる積層膜であることを特徴
とする請求項１記載の半導体装置。 - 【請求項６】 半導体基板の一主表面に導電体薄膜，
およびアルミニウムを主成分とする前記導電体薄膜より
低抵抗な金属薄膜からなる２層膜を被着し、前記２層膜
を所定の形状に加工して金属配線を形成する工程と、全
面に絶縁膜を被着する工程と、前記金属配線上の所定領
域の前記絶縁膜を除去して開口部を形成する工程と、前
記開口部における前記金属薄膜を選択的に除去する工程
と、を有することを特徴とする半導体装置の製造方法。 - 【請求項７】 前記金属配線上の所定領域の前記絶縁
膜を除去して開口部を形成し、前記金属薄膜をマスクに
して前記導電体薄膜をアンダーカットする工程を有する
ことを特徴とする請求項６記載の半導体装置の製造方法
。 - 【請求項８】 前記導電体薄膜が高融点金属薄膜であ
ることを特徴とする請求項６記載の半導体装置の製造方
法。 - 【請求項９】 前記導電体薄膜が高融点金属の化合物
からなる薄膜であることを特徴とする請求項６記載の半
導体装置の製造方法。 - 【請求項１０】 前記導電体薄膜が、多結晶半導体薄
膜，高融点金属薄膜，および高融点金属の化合物からな
る薄膜の少なくとも２層からなる積層膜であることを特
徴とする請求項６記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071351A JPH04307757A (ja) | 1991-04-04 | 1991-04-04 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071351A JPH04307757A (ja) | 1991-04-04 | 1991-04-04 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04307757A true JPH04307757A (ja) | 1992-10-29 |
Family
ID=13457990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3071351A Pending JPH04307757A (ja) | 1991-04-04 | 1991-04-04 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04307757A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005251183A (ja) * | 2004-02-06 | 2005-09-15 | Semiconductor Energy Lab Co Ltd | 半導体装置、ｉｃカード、ｉｃタグ、ｒｆｉｄ、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類 |
| US7946503B2 (en) | 2004-02-06 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
1991
- 1991-04-04 JP JP3071351A patent/JPH04307757A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005251183A (ja) * | 2004-02-06 | 2005-09-15 | Semiconductor Energy Lab Co Ltd | 半導体装置、ｉｃカード、ｉｃタグ、ｒｆｉｄ、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類 |
| US7946503B2 (en) | 2004-02-06 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8430326B2 (en) | 2004-02-06 | 2013-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0127020B1 (en) | Method of manufacturing multi-layer semiconductor device | |
| US5543360A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| JPH05235170A (ja) | 半導体装置 | |
| US4968643A (en) | Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device | |
| JP2002176055A (ja) | 半導体装置及びその製造方法 | |
| JPH1092924A (ja) | 半導体装置及びその製造方法 | |
| JPH04307757A (ja) | 半導体装置およびその製造方法 | |
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| JP3463961B2 (ja) | 半導体装置 | |
| US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH0322711B2 (ja) | ||
| JPH0388351A (ja) | 半導体装置の製造方法 | |
| JP3210462B2 (ja) | 半導体装置の製造方法 | |
| JP2830636B2 (ja) | 半導体装置の製造方法 | |
| JPH05267470A (ja) | 集積回路装置およびその製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPS60186038A (ja) | 半導体装置 | |
| JPS6143855B2 (ja) | ||
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JPH0344062A (ja) | 改善された可溶性リンクを有する集積回路 | |
| JPH09270425A (ja) | 半導体装置及びその製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06125012A (ja) | 半導体装置の配線構造 |