JPH08274098A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH08274098A JPH08274098A JP7669995A JP7669995A JPH08274098A JP H08274098 A JPH08274098 A JP H08274098A JP 7669995 A JP7669995 A JP 7669995A JP 7669995 A JP7669995 A JP 7669995A JP H08274098 A JPH08274098 A JP H08274098A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- metal wiring
- forming
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】多層配線半導体装置の配線構造において、金属
配線の上部、下部及び側壁全体がバリアメタルにより覆
われていることを特徴とする。半導体基板上に形成され
た第１の絶縁膜上に形成された、第１の金属配線層は第
２の金属配線層により側壁、底辺、上辺覆われる形状で
あり、多層配線構造の半導体装置の第２層目配線以降も
同様の形状であることを特徴とする半導体装置とその製
造方法。 【効果】金属配線の信頼性、特にエレクトロマイグレー
ション耐性が飛躍的に向上する。高電流を印加した場合
でも配線材料のアルミニウムなどの金属がＴｉＮに接し
ていない側壁などから移動して流れ出て、断線不良が起
こることを防ぐ。また、第１金属配線層主成分は、アル
ミニウムの他、銅、金、銀、亜鉛、白金、鉄、また、第
２金属配線層の主成分は、チタニウム、タングステン、
モリブデン、チッ化チタン、チッ化タングステン、チッ
化モリブデンであっても良い。
配線の上部、下部及び側壁全体がバリアメタルにより覆
われていることを特徴とする。半導体基板上に形成され
た第１の絶縁膜上に形成された、第１の金属配線層は第
２の金属配線層により側壁、底辺、上辺覆われる形状で
あり、多層配線構造の半導体装置の第２層目配線以降も
同様の形状であることを特徴とする半導体装置とその製
造方法。 【効果】金属配線の信頼性、特にエレクトロマイグレー
ション耐性が飛躍的に向上する。高電流を印加した場合
でも配線材料のアルミニウムなどの金属がＴｉＮに接し
ていない側壁などから移動して流れ出て、断線不良が起
こることを防ぐ。また、第１金属配線層主成分は、アル
ミニウムの他、銅、金、銀、亜鉛、白金、鉄、また、第
２金属配線層の主成分は、チタニウム、タングステン、
モリブデン、チッ化チタン、チッ化タングステン、チッ
化モリブデンであっても良い。
Description
【０００１】
【産業上の利用分野】本発明は、多層配線構造を有する
半導体装置の構造、あるいは半導体装置の製造方法に関
するものである。
半導体装置の構造、あるいは半導体装置の製造方法に関
するものである。
【０００２】
【従来の技術】従来は、図３の様に、、前記半導体基板
上に形成された第１の絶縁膜上にバリアメタル、前記第
１金属配線層、バリアメタルの順に形成され、フォトリ
ソグラフィ、エッチング工程を経て所望のパターンに形
成する。その後第１層間絶縁膜を形成する製造方法であ
った。構造は金属配線の下部及び上部のみがバリアメタ
ルに接触しているが、側壁部にバリアメタルは形成され
ていないものであった。
上に形成された第１の絶縁膜上にバリアメタル、前記第
１金属配線層、バリアメタルの順に形成され、フォトリ
ソグラフィ、エッチング工程を経て所望のパターンに形
成する。その後第１層間絶縁膜を形成する製造方法であ
った。構造は金属配線の下部及び上部のみがバリアメタ
ルに接触しているが、側壁部にバリアメタルは形成され
ていないものであった。
【０００３】
【発明が解決しようとする課題】しかしながら、配線の
構造の多層化、微細化のなかで、従来の技術では十分に
金属配線の信頼性を確保することは困難になってきた。
従来技術の金属配線に信頼性試験を行うため、高電流を
印加すると、Ｔｉ、ＴｉＮなどのバリアメタルに接して
いない金属配線の側壁部から金属配線の一部が移動して
溶け出た様な形状になり、断線不良が生ずるという問題
点を有する。
構造の多層化、微細化のなかで、従来の技術では十分に
金属配線の信頼性を確保することは困難になってきた。
従来技術の金属配線に信頼性試験を行うため、高電流を
印加すると、Ｔｉ、ＴｉＮなどのバリアメタルに接して
いない金属配線の側壁部から金属配線の一部が移動して
溶け出た様な形状になり、断線不良が生ずるという問題
点を有する。
【０００４】そこで本発明はかかる問題を解決するもの
で、その目的とするところは金属配線表面全体ををバリ
アメタルで覆う形状にすることにより、金属配線の信頼
性向上を可能にするところにある。
で、その目的とするところは金属配線表面全体ををバリ
アメタルで覆う形状にすることにより、金属配線の信頼
性向上を可能にするところにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上にに形成された前記第１の絶縁膜上に形成
された前記金属配線の側壁及び上辺、下辺のがバリアメ
タルに覆われていることを特徴とする。
半導体基板上にに形成された前記第１の絶縁膜上に形成
された前記金属配線の側壁及び上辺、下辺のがバリアメ
タルに覆われていることを特徴とする。
【０００６】
【実施例】図３は従来の半導体装置の断面図である。図
２は、本発明の一実施例における半導体装置の断面図で
ある。また図１（ａ）から（ｄ）は、本発明の一実施例
（請求項２）における製造方法での製造工程ごとの主要
断面図である。図４（ａ）から（ｄ）は本発明の一実施
例（請求項３）における製造方法による製造工程毎の主
要断面図である。なお、実施例の全図において、同一の
機能を有するものには、同一の符号を付け、その繰り返
しの説明は省略する。以下、図１（ａ）から（ｄ）に従
い、製造方法（請求項２）を順に説明していく。
２は、本発明の一実施例における半導体装置の断面図で
ある。また図１（ａ）から（ｄ）は、本発明の一実施例
（請求項２）における製造方法での製造工程ごとの主要
断面図である。図４（ａ）から（ｄ）は本発明の一実施
例（請求項３）における製造方法による製造工程毎の主
要断面図である。なお、実施例の全図において、同一の
機能を有するものには、同一の符号を付け、その繰り返
しの説明は省略する。以下、図１（ａ）から（ｄ）に従
い、製造方法（請求項２）を順に説明していく。
【０００７】（実施例１）第１の実施例を図１に従い説
明する。まず、図１（ａ）の如く、半導体基板１０１上
に化学的気相成長（ＣＶＤ）法により二酸化シリコン膜
からなる絶縁膜１０２を約５００ｎｍ形成する。次いで
図（ｂ）の如くスパッタ法により厚さ４０ｎｍ程度の第
２金属配線層１０３と厚さ５００ｎｍの金属配線層（材
質はアルミニウム、銅など）を形成する。次に図（ｃ）
の如くフォトレジストをマスク材として用いたフォトリ
ソグラフィーと、エッチング工程を施すことにより幅約
１．２μｍの第一配線層１０４を形成する。その後再度
スパッタ法により第２金属配線層１０５を４０ｎｍ程度
全面に形成する。次に図（ｄ）の如く前記第２金属配線
層をフォトリソグラフィー、エッチング法により前記第
１配線層の幅（約１．２μｍ）より大きく１．６μｍ程
度に形成する。
明する。まず、図１（ａ）の如く、半導体基板１０１上
に化学的気相成長（ＣＶＤ）法により二酸化シリコン膜
からなる絶縁膜１０２を約５００ｎｍ形成する。次いで
図（ｂ）の如くスパッタ法により厚さ４０ｎｍ程度の第
２金属配線層１０３と厚さ５００ｎｍの金属配線層（材
質はアルミニウム、銅など）を形成する。次に図（ｃ）
の如くフォトレジストをマスク材として用いたフォトリ
ソグラフィーと、エッチング工程を施すことにより幅約
１．２μｍの第一配線層１０４を形成する。その後再度
スパッタ法により第２金属配線層１０５を４０ｎｍ程度
全面に形成する。次に図（ｄ）の如く前記第２金属配線
層をフォトリソグラフィー、エッチング法により前記第
１配線層の幅（約１．２μｍ）より大きく１．６μｍ程
度に形成する。
【０００８】以上で第２配線層まで形成したが、同様に
第３配線層以降も形成する。
第３配線層以降も形成する。
【０００９】第３配線層まで形成した半導体装置の断面
図を図２にあらわす。
図を図２にあらわす。
【００１０】まず、半導体基板２０１上に化学的気相成
長（ＣＶＤ）法により二酸化シリコン膜からなる絶縁膜
２０２を約５００ｎｍ形成する。次いでスパッタ法によ
り厚さ４０ｎｍ程度の第２金属配線層２０３と厚さ５０
０ｎｍの金属配線層（材質はアルミニウム、銅など）を
形成し、フォトレジストをマスク材として用いたフォト
リソグラフィーと、エッチング工程を施すことにより幅
約１．２μｍの第一配線層２０４を形成する。その後再
度スパッタ法により第２金属配線層を４０ｎｍ程度全面
に形成する。前記第２金属配線層をフォトリソグラフィ
ー、エッチング法により前記第１配線層の幅（約１．２
μｍ）より大きく１．６μｍ程度に形成する。次にＣＶ
Ｄ法により厚さ約８００ｎｍの二酸化シリコン膜からな
る層間絶縁膜２０５を形成する。前記第１層間絶縁膜を
形成した後、フォトリソ、エッチング工程を経ることに
より０．７μｍ程度のホールを形成する。その後。スパ
ッタ法により第２金属配線層を４０ｎｍ程度と、金属配
線層５００ｕｍ全面に形成し、フォトレジストをマスク
材として用いたフォトリソグラフィーと、エッチング工
程を施すことにより第３金属配線層２０７を形成する。
その後再度スパッタ法により第２金属配線層を４０ｎｍ
程度全面に形成する。前記バリアメタルをフォトリソグ
ラフィー、エッチング法により前記第２配線層の幅より
約０．４μｍ程度若干大きく形成する。
長（ＣＶＤ）法により二酸化シリコン膜からなる絶縁膜
２０２を約５００ｎｍ形成する。次いでスパッタ法によ
り厚さ４０ｎｍ程度の第２金属配線層２０３と厚さ５０
０ｎｍの金属配線層（材質はアルミニウム、銅など）を
形成し、フォトレジストをマスク材として用いたフォト
リソグラフィーと、エッチング工程を施すことにより幅
約１．２μｍの第一配線層２０４を形成する。その後再
度スパッタ法により第２金属配線層を４０ｎｍ程度全面
に形成する。前記第２金属配線層をフォトリソグラフィ
ー、エッチング法により前記第１配線層の幅（約１．２
μｍ）より大きく１．６μｍ程度に形成する。次にＣＶ
Ｄ法により厚さ約８００ｎｍの二酸化シリコン膜からな
る層間絶縁膜２０５を形成する。前記第１層間絶縁膜を
形成した後、フォトリソ、エッチング工程を経ることに
より０．７μｍ程度のホールを形成する。その後。スパ
ッタ法により第２金属配線層を４０ｎｍ程度と、金属配
線層５００ｕｍ全面に形成し、フォトレジストをマスク
材として用いたフォトリソグラフィーと、エッチング工
程を施すことにより第３金属配線層２０７を形成する。
その後再度スパッタ法により第２金属配線層を４０ｎｍ
程度全面に形成する。前記バリアメタルをフォトリソグ
ラフィー、エッチング法により前記第２配線層の幅より
約０．４μｍ程度若干大きく形成する。
【００１１】（実施例２）次に第２の実施例を図４に従
い説明する。まず、図４（ａ）の如く、半導体基板４０
１上に化学的気相成長（ＣＶＤ）法により二酸化シリコ
ン膜からなる絶縁膜４０２を約５００ｎｍ形成する。次
いで図（ｂ）の如くスパッタ法により厚さ４０ｎｍ程度
の第２金属配線層４０３と厚さ５００ｎｍの第１金属配
線層（材質はアルミニウム、銅など）４０４を形成し、
再び第２金属配線層４０５を４０ｎｍ形成する。フォト
レジストをマスク材として用いたフォトリソグラフィー
と、エッチング工程を施すことにより幅約１．２μｍの
第１金属配線層４０４を形成する。その後再度スパッタ
法により第２金属配線層を５００ｎｍ程度全面に形成す
る。前記バリアメタルをエッチバック法によりより異方
性エッチングする。
い説明する。まず、図４（ａ）の如く、半導体基板４０
１上に化学的気相成長（ＣＶＤ）法により二酸化シリコ
ン膜からなる絶縁膜４０２を約５００ｎｍ形成する。次
いで図（ｂ）の如くスパッタ法により厚さ４０ｎｍ程度
の第２金属配線層４０３と厚さ５００ｎｍの第１金属配
線層（材質はアルミニウム、銅など）４０４を形成し、
再び第２金属配線層４０５を４０ｎｍ形成する。フォト
レジストをマスク材として用いたフォトリソグラフィー
と、エッチング工程を施すことにより幅約１．２μｍの
第１金属配線層４０４を形成する。その後再度スパッタ
法により第２金属配線層を５００ｎｍ程度全面に形成す
る。前記バリアメタルをエッチバック法によりより異方
性エッチングする。
【００１２】以上が前記第１金属配線層４０４の側壁、
上部、下部など表面全体を前記第２金属配線層で覆うこ
とを特徴とする製造方法である。
上部、下部など表面全体を前記第２金属配線層で覆うこ
とを特徴とする製造方法である。
【００１３】以上本発明者によってなされた発明を、前
記実施例に基づき、具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において、変形し得ることは勿論である。例え
ば、３層以上の多層配線であっても良い。また、第１金
属配線層主成分は、アルミニウムの他、銅、金、銀、亜
鉛、白金、鉄でも同様の効果が得られる。また、第２金
属配線層の主成分は、チタニウム、タングステン、モリ
ブデン、チッ化チタン、チッ化タングステン、チッ化モ
リブデンでであっても同様の効果が得られる。
記実施例に基づき、具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において、変形し得ることは勿論である。例え
ば、３層以上の多層配線であっても良い。また、第１金
属配線層主成分は、アルミニウムの他、銅、金、銀、亜
鉛、白金、鉄でも同様の効果が得られる。また、第２金
属配線層の主成分は、チタニウム、タングステン、モリ
ブデン、チッ化チタン、チッ化タングステン、チッ化モ
リブデンでであっても同様の効果が得られる。
【００１４】
【発明の効果】以上述べた様に、本発明によれば第１金
属配線層は側壁、底辺、上辺が第２金属配線層に覆われ
ていることにより、金属配線層に高電流を印加しても第
１金属配線層に使用されているアルミニウムなどが移動
して第２金属配線層に接していない側壁から流れ出るこ
とがなくなる。そのため金属配線層の信頼性、特にエレ
クトロマイグレーション耐性が飛躍的に向上し、特に金
属配線の微細化、多層化に対応することが可能となる。
属配線層は側壁、底辺、上辺が第２金属配線層に覆われ
ていることにより、金属配線層に高電流を印加しても第
１金属配線層に使用されているアルミニウムなどが移動
して第２金属配線層に接していない側壁から流れ出るこ
とがなくなる。そのため金属配線層の信頼性、特にエレ
クトロマイグレーション耐性が飛躍的に向上し、特に金
属配線の微細化、多層化に対応することが可能となる。
【図１】本発明の半導体装置の製造方法の一例を工程順
に説明するための主要断面図である。
に説明するための主要断面図である。
【図２】本発明の半導体装置の一実施例を示す主要断面
図である。
図である。
【図３】従来の半導体装置の一実施例を示す主要断面図
である。
である。
【図４】本発明の半導体装置の製造方法の一例を工程順
に説明するための主要断面図である。
に説明するための主要断面図である。
１０１ ・・・半導体基板 １０２ ・・・第１絶縁膜 １０３ ・・・第２金属配線層 １０４ ・・・第１金属配線層 １０５ ・・・第２金属配線層 ２０１ ・・・半導体基板 ２０２ ・・・第１絶縁膜 ２０３ ・・・バリアメタル ２０４ ・・・第１金属配線層 ２０５ ・・・第１層間絶縁膜 ２０６ ・・・第２金属配線層 ２０７ ・・・第３金属配線層 ３０１ ・・・半導体基板 ３０２ ・・・第１絶縁膜 ３０３ ・・・第２金属配線層 ３０４ ・・・第１金属配線層 ３０５ ・・・第１層間絶縁膜 ３０６ ・・・第２金属配線層 ３０７ ・・・第３金属配線層
Claims (4)
- 【請求項１】半導体基板上に形成された第１の絶縁膜上
に形成された、第１の金属配線層は第２の金属配線層に
より側壁、底辺、上辺覆われる形状であり、多層配線構
造の半導体装置の第２層目配線以降も同様の形状である
ことを特徴とする半導体装置。 - 【請求項２】前記請求項１記載の半導体装置において、
第１の主成分とする金属は、少なくともアルミニウム、
銅、金、銀、亜鉛、白金、鉄であり、第２の主成分とす
る金属は、少なくともチタニウム、タングステン、モリ
ブデン、チッ化チタン、チッ化タングステン、チッ化モ
リブデンであることを特徴とする半導体装置。 - 【請求項３】半導体装置の製造方法において、少なくと
も、第１の絶縁膜を形成する工程と、ＴｉＮを形成する
工程と、アルミニウムを形成する工程と、前記アルミニ
ウムをパターニングする工程と、再びＴｉＮを形成する
工程と、前記ＴｉＮをアルミニウムより大きく形成する
工程とを含んでいることを特徴とする半導体装置の製造
方法。 - 【請求項４】半導体装置の製造方法において、少なくと
も、第１の絶縁膜を形成する工程と、ＴｉＮを形成する
工程と、アルミニウムを形成する工程と、前記アルミニ
ウムをパターニングする工程と、再びＴｉＮを厚く形成
する工程と、前記ＴｉＮを異方性エッチする工程とを含
んでいることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7669995A JPH08274098A (ja) | 1995-03-31 | 1995-03-31 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7669995A JPH08274098A (ja) | 1995-03-31 | 1995-03-31 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274098A true JPH08274098A (ja) | 1996-10-18 |
Family
ID=13612758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7669995A Pending JPH08274098A (ja) | 1995-03-31 | 1995-03-31 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274098A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538324B1 (en) | 1999-06-24 | 2003-03-25 | Nec Corporation | Multi-layered wiring layer and method of fabricating the same |
| JP2007250814A (ja) * | 2006-03-16 | 2007-09-27 | Nippon Telegr & Teleph Corp <Ntt> | 配線構造とその製造方法 |
-
1995
- 1995-03-31 JP JP7669995A patent/JPH08274098A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538324B1 (en) | 1999-06-24 | 2003-03-25 | Nec Corporation | Multi-layered wiring layer and method of fabricating the same |
| JP2007250814A (ja) * | 2006-03-16 | 2007-09-27 | Nippon Telegr & Teleph Corp <Ntt> | 配線構造とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07307385A (ja) | 半導体素子の多層金属配線の形成方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS62298136A (ja) | 半導体素子の製造方法 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JPH07283306A (ja) | 半導体装置およびその製造方法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPH09293778A (ja) | 半導体装置の製造方法 | |
| JP3063836B2 (ja) | 半導体の製造方法 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH04266048A (ja) | 半導体装置の製造方法 | |
| JPH0228324A (ja) | 半導体装置の製造方法 | |
| JP2002261160A (ja) | 半導体装置及びその製造方法 | |
| JPH08111460A (ja) | 多層配線の構造および製造方法 | |
| JP2000114261A (ja) | 半導体装置とその製造方法 | |
| JPH1145885A (ja) | 半導体装置の製造方法 | |
| JPH07142476A (ja) | 半導体装置の製造方法 | |
| JPH07193130A (ja) | 半導体装置の製造方法 | |
| JPS62243341A (ja) | 半導体装置の製造方法 | |
| JPH11297697A (ja) | 半導体装置 | |
| JPH05326504A (ja) | 半導体装置の製造方法 | |
| JPH0536842A (ja) | 多層配線形成法 | |
| JPH0621233A (ja) | 半導体装置およびその製造方法 | |
| JPH0794584A (ja) | 半導体装置の製造方法 | |
| JPH10209274A (ja) | 半導体装置の製造方法 | |
| JPH0488634A (ja) | 薄膜配線の形成方法 |